

6주차 : Homework

❖ VerilogHDL 분석 및 Testbench 작성하기

- 6주차 Lab자료에 있는 01~08에 들어있는 RTL 코드 및 Testbench를 분석하고, 테스트벤치 안에,

// Put your testbench

// Example 10 cases

위와 같이 기술되어 있는 곳에 본인이 만든 테스트 벤치(Vector)를 추가하고 시뮬레이션 결과를 본인 스스로 분석하여, 파워포인트에 캡처 및 추가하고 Comment 하기 (waveform viewer는 반드시 Verdi를 사용함)

- 파일 제목 : 학번_이름_6weeks_hw_VerilogHDL.pptx