

7주차 : Homework

❖ 14, 26개 instruction 지원하는 Single Cycle Processor 설계

- 7주차 Lab자료(07b)에 있는 14, 26개를 지원하는 Single Cycle RISC-V RV32I 프로세서 설계 및 환경을 모두 압축하여 업로드 (테스트 벤치 결과 Simulation Success가 나와야 함)
- 보고서 작성 없음
- 압축을 파일을 다운로드 받아 교수가 시뮬레이션을 돌려볼 수 있도록 디렉토리 전체를 압축하여 업로드
- 파일 제목 : 학번_이름_7weeks_hw_VerilogHDL.tar.gz