

컴퓨터구조 과제 4장 17011599 안정연

#4.5

4.5.1 데이터 메모리는 lw와 sw에 사용되므로 25%+10%=35%이다.

4.5.2 부호 확장 회로는 날짜 또는 시계열에서 결과를 계산하지만 ADD 및 NOT 명령어의 경우

출력이 무뎡다. 부호 확장 회로의 입력 ALU, BEQ, LW, SW 이므로

$$20+25+25+10=80\%$$

#4.8

4.8.1 파이프라인 프로세서 = 350

파이프라이닝 X 프로세서 = 250+350+150+300+200 = 1250.
→ Single-cycle

4.8.2 파이프라인 프로세서 = 1750 = 350 x 5

단일 사이클 프로세서 = 1250.

4.8.3 ID 단계를 나누는 것이 좋다. 각각의 단계가 350/2 = 175ps로 줄어든다.

이때, 프로세서의 클럭사이클 시간은 300ps이다.

4.8.4 데이터 메모리는 sw와 lw 명령어에만 사용된다.

$$\therefore 20\% + 15\% = 35\%$$

4.8.5. Write register 포드는 ALU와 lw에서만 사용된다.

$$45\% + 20\% = 65\%$$

$$\therefore 65\%$$

4.8.6

단일 사이클 구조의 클럭 사이클 시간 = 1250ps

파이프라인 구조의 클럭 사이클 시간 = 350ps

다중 사이클 구조의 클럭 사이클 시간 = 350ps

LW → 5 cycles

SW, ALU, BEQ → 4 cycles

∴ Single cycle : 실행시간이 파이프라인 구조의 3.57배이다. (1250 / 350 = 3.57)

Multi cycle : 실행시간이 파이프라인 구조의 4.2배이다.

$$(0.2 \times 5 + 0.8 \times 4 = 4.2)$$

#4.13

4.13.1

add \$5, \$2, \$1

nop

nop

lw \$3, 4(\$5)

lw \$1, 0(\$2)

nop

or \$3, \$5, \$3

nop

nop

sw \$3, 0(\$5)

4.13.2

add \$5, \$2, \$1

lw \$2, 0(\$2)

nop

lw \$3, 4(\$5)

nop

nop

or \$3, \$5, \$3

nop

nop

sw \$3, 0(\$5),

4.13.3

해저드 정출 유치가 없다면 바로 어전로드에 의존해 명령이 로드 명령 이전에 레지스터가

가져온 오래된 값을 가져왔다. 코드는 정상적으로 실행됨.