

20180932: WIECLAW Manon  
L3: TD B / Com G8  
TE605-DE (08/03/2021)  
A001

Ne rien inscrire dans ce cadre

Prénom Manon  
Nom WIECLAW  
Promotion 2023  
Groupe EO1

18,5/20

**Promotion : L3**

**Module VHDL**

**TE605**

**Devoir Ecrit Horaire : 14h00-15h45**

**Examen sur table**

Sujet rédigé par : ILKI (Didier MEIER)

**Supports autorisés :**

Calculatrice autorisée : **non**

Documents autorisés : **non**

Traducteur électronique : **non**

Dictionnaire : **non**

**Consigne :**


Merci de restituer : **le sujet avec votre copie quadrillée**

**Rappel :**

- Tous les appareils électroniques (téléphones portables, ordinateurs, tablettes, montres connectées, accès à internet ...) doivent être éteints et rangés.
- Il est interdit de communiquer.
- Toute fraude ou tentative de fraude fera l'objet d'un rapport de la part du surveillant et sera sanctionnée par la note zéro, assortie d'une convocation devant le conseil de discipline. Aucune contestation ne sera possible. Tous les documents et supports utilisés frauduleusement devront être remis au surveillant.
- Aucune sortie de la salle d'examen ne sera autorisée avant la moitié de la durée de l'épreuve.

Ne rien inscrire dans ce cadre

### 3. On souhaite décrire en VHDL le fonctionnement « hardware » du bloc suivant :



Le bloc fonctionnel réalise un multiplexeur 2 vers 1 synchrone. Son fonctionnement est le suivant :

- A chaque front descendant de l'horloge clock :
  - si l'entrée Sel\_in est égale à '0' : la sortie S\_out est égale A\_in + 1 (addition)
  - si l'entrée Sel\_in est égale à '1' : la sortie S\_out est égale B\_in - 1 (soustraction)

Pour la synthèse VHDL, les types de signaux utilisés sont STD\_LOGIC et STD\_LOGIC\_VECTOR.

#### 3.1.1. Complétez alors la description ci-dessous de l'entité.

entity ma\_fonction is

Port (

A\_in : in std\_logic\_vector (3 downto 0);

B\_in : in std\_logic\_vector (3 downto 0);

Sel\_in : in std\_logic;

clock : in std\_logic;

S\_out : out std\_logic\_vector (3 downto 0)

);

end ma\_fonction;

#### 3.1.2. Complétez l'architecture nommée ma\_fonction\_arch de l'entité ma\_fonction permettant de décrire puis synthétiser ce bloc fonctionnel.

architecture ma\_fonction\_arch of ma\_fonction is

-- définition des signaux (si nécessaire) :

my\_S\_out : std\_logic\_vector (3 downto 0) := "0000";

begin

-- début de la description de l'architecture

myprocess : process (clock)

begin

~~when~~ (clock'event and clock = '0') ~~=~~ *then*

*if* (sel-in = '0') then

my-s-out  $\leftarrow$  A-in + 1;

*+3,5* else

my-s-out  $\leftarrow$  B-in - 1;

end if;

*end if;*

end process;

S-out  $\leftarrow$  my-s-out;

end ma\_fonction\_arch;

NOM :	WIECLAW
PRENOM :	Manon

**VHDL**

18,5

Introduction :

Le devoir surveillé de programmation VHDL se décompose en trois parties distinctes et indépendantes :

1. Questions de cours (7 points)
2. Analyses de synthèses en VHDL (7 points)
3. Réalisation d'une synthèse en VHDL (6 points)

Vos réponses aux différentes questions sont à indiquer directement sur l'énoncé. L'ensemble du feuillet est à remettre obligatoirement au surveillant à la fin de l'examen.

La durée impartie à la réalisation de ce devoir surveillé est de 1h45min.

Bon travail !



**1. Questions de cours****1.1. Que signifie l'acronyme VHDL ?**

+0,5  
VHDL signifie VHSIC Hardware Description Language.  
VHSIC = very high speed integrated circuit.

**1.2. Quelles sont les 5 unités de base permettant de décrire la structure du langage VHDL ?**

Les 5 unités sont :

- ① les bibliothèques ✓
- ② les unités de conception VHDL (entité, architecture, package...)
- ③ les unités d'instruction VHDL (séquentielles et concurrentielles)
- ④ le support de l'information (variable, signaux...)
- ⑤ le typage des objets. (std-logic-vector...)

+1

**1.3. L'entité « entity » permet-elle de décrire la vue externe ou interne d'une description matérielle ?**

L'entité permet de décrire la vue externe.

+0,5

**1.4. L'architecture « architecture » permet-elle de décrire la vue externe ou interne d'une description matérielle ?**

L'architecture permet de décrire la vue interne.

+0,5


2.1.1. L'automate est-il initialisé (reset) de manière synchrone ou asynchrone (justifiez votre réponse) ?

+0,5 L'automate est initialisé de manière asynchrone car il n'est pas encapsulé dans la condition (clock'event and clock='0').

2.1.2. L'évolution de l'automate s'effectue-t-elle sur front montant ou descendant de l'horloge d'entrée (clock) ?


+0,5 L'évolution de l'automate s'effectue sur front descendant de l'horloge : clock = '0'.

2.1.3. A l'aide d'un schéma, décrivez l'automate du code ci-dessus en respectant le codage binaire des états et en faisant apparaître les transitions entre états, les entrées et les sorties.





**2.1.4. Complétez, à l'aide du code précédent, le chronogramme suivant pour les sorties *var\_out* et *states* en fonction des évolutions des différentes entrées.**



**2.2. On considère les extraits de codes VHDL du tableau suivant. Indiquez les fonctions logiques décrites par ces extraits (soyez précis dans vos descriptions).**

Tous les signaux utilisés sont de types STD\_LOGIC ou STD\_LOGIC\_VECTOR.

Extraits de codes VHDL	Fonctions logiques décrites ?
<pre> Myprocname1 : process (clock, reset, preset) Begin     if (preset = '1') then         Qout &lt;= '1';     elsif (reset = '1') then         Qout &lt;= '0';     elsif (clock'event and clock = '1') then         Qout &lt;= Din;     end if; End process ;         </pre>	<p>Représente une bascule D avec un preset et un reset asynchrone. <i>synchrone</i></p> <p><i>but ?</i></p>
<pre> Myprocname2 : process (Ain, Bin) Begin     if (Bin &lt; Ain) then         gre &lt;= '1'; equ &lt;= '0'; low &lt;= '0';     elsif (Bin = Ain) then         gre &lt;= '0'; equ &lt;= '1'; low &lt;= '0';     else         gre &lt;= '0'; equ &lt;= '0'; low &lt;= '1';     end if; End process ;         </pre>	<p>C'est un comparateur asynchrone entre deux entrées.</p>
<pre> Myprocname3 : process (clock, reset) Begin     If (reset = '1') then         Cntout &lt;= "0000";     elsif (clock'event and clock = '1') then         If (Cntout = "1100") then             Cntout &lt;= "0000";         else             Cntout &lt;= Cntout + 1;         end if;     end if; End process ;         </pre>	<p>C'est un compteur synchrone sur 4 bits modulo 13 avec un reset asynchrone, compteur actif sur front montant.</p>
<pre> Myprocname4 : process (clock) Begin     if (clock'event and clock = '1') then         Sout &lt;= not Sout;     end if; End process ;         </pre>	<p>C'est un inverseur synchrone, sur front montant.</p>



**1.5. Pourquoi peut-on dire « au sein d'une architecture, tout est process ! » ?**

Les process sont les éléments calculatoire de base du simulateur. Il y a des process explicites avec le mot clé "process" et ceux implicites qui sont les instructions concurrentielles. Donc du point de vue de l'exécution tout est process.

≈ oh...

+1

**1.6. Quelles sont les principales différences entre un signal et une variable ?**

Une variable est affectée ~~post-compilation~~ ? alors que les signaux doivent attendre la fin de l'exécution ~~de quoi?~~ pour que la valeur dans leur registre leur soit affectée.

T0,3

Manque de précision...

- portée ?  
- ...

**1.7. Le langage VHDL permet-il d'effectuer des descriptions de schémas hiérarchiques ? Si oui, décrivez-en le principe.**

Oui il permet d'effectuer des descriptions de schémas hiérarchique.

+0,5 On déclare plusieurs composants qui seront tous reliés entre eux par des signaux. Il y aura un composant "principal" qui possèdera les entrées et sorties nécessaires aux composants internes.

**1.8. Les corps des fonctions et les procédures contiennent-ils des instructions séquentielles ou concurrentielles ?**

+0,5 Les corps des fonctions et des process contiennent des instructions séquentielles.

**1.9. En VHDL, à quoi correspond le driver d'un signal ? Donnez un exemple de sa composition.**

Le driver d'un signal ou pilote est la mémoire du signal, c'est un couple état - durée :

+0,5

S ←

	0ns	10ns	20ns
'1'	'0'	'1'	'0'

**1.10. Décrivez, de manière synthétique, le principe de fonctionnement d'une simulation en VHDL (penser à la « roue temporelle »).**

Une simulation VHDL fonctionne selon le principe d'une roue temporelle :

① Tous les événements non nuls présents dans les pilotes sont classés par ordre croissant des dates futures.

+1 ② Le temps est avancé jusqu'au premier événement non nul de la liste et va être supprimé de celle-ci. On affecte au signal la valeur présente dans le pilote.

③ Cette affectation va déclencher un processus qui va affecter de nouvelles valeurs dans les pilotes des autres signaux ce qui va contribuer à une nouvelle liste.

On revient ensuite au ①.

2.5h

## 2. Analyses de synthèses en VHDL

### 2.1. On considère le code VHDL suivant représentant un automate :

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity DS_Auto_1 is
  Port (
    reset : in STD_LOGIC;
    clock : in STD_LOGIC;
    var_in : in STD_LOGIC;
    states : out STD_LOGIC_VECTOR (2 downto 0);
    var_out : out STD_LOGIC);
end DS_Auto_1;

architecture my_auto_arch of DS_Auto_1 is
  signal my_actual_state : STD_LOGIC_VECTOR (2 downto 0) := "000";
  signal my_next_state : STD_LOGIC_VECTOR (2 downto 0) := "000";
begin

  my_state_evolution_process : process (reset, clock)
  begin
    if (reset = '1') then
      my_actual_state <= "111";
    elsif (clock'event and clock = '0') then
      my_actual_state <= my_next_state;
    end if;
  end process;

  my_state_calculation_process : process (my_actual_state, var_in)
  begin
    case (my_actual_state) is
      when "000" =>
        if (var_in = '0') then my_next_state <= "111";
        else my_next_state <= "001";
        end if;
      when "001" =>
        my_next_state <= "010";
      when "010" =>
        if (var_in = '0') then my_next_state <= "001";
        else my_next_state <= "011";
        end if;
      when "011" =>
        my_next_state <= "100";
      when "100" =>
        if (var_in = '1') then my_next_state <= "101";
        else my_next_state <= "011";
        end if;
      when "101" =>
        my_next_state <= "110";
      when "110" =>
        if (var_in = '1') then my_next_state <= "111";
        else my_next_state <= "101";
        end if;
      when others =>
        my_next_state <= "000";
    end case;
  end process;

  var_out <= '1' when (my_actual_state(1 downto 0) = "00") else '0';
  states <= my_actual_state;
end my_auto_arch;
```

