



20200646: HAUDIE Jean-samuel

Celestin Inkpé L3: TD I / Com G23 TE506V-DE (07/12/2021)

C001

| Ne rien inscrire dans ce cadre |
|--------------------------------|
|--------------------------------|

Prénom Lan-Samuel

Nom Haydie

Promotion Lz

Groupe

Promotion: L3

Module Conception de circuit numérique

TE506V

Devoir Ecrit Horaire: 08h00-09h50

Examen sur table

Sujet rédigé par : ILKI (Didier MEIER)

Supports autorisés:

Calculatrice autorisée: non

Documents autorisés : non

Traducteur électronique: non


Dictionnaire: non

Consigne:

Merci de restituer : SUJET

Rappel:

- Tous les appareils électroniques (téléphones portables, ordinateurs, tablettes, montres connectées, accès à internet ...) doivent être éteints et rangés.
- Il est interdit de communiquer.
- Toute fraude ou tentative de fraude fera l'objet d'un rapport de la part du surveillant et sera sanctionnée par la note zéro, assortie d'une convocation devant le conseil de discipline. Aucune contestation ne sera possible. Tous les documents et supports utilisés frauduleusement devront être remis au surveillant.
- Aucune sortie de la salle d'examen ne sera autorisée avant la moitié de la durée de l'épreuve.



begin

-- début de la description de l'architecture

MyProcess: Process (CIR)

if (clk'event and clk=1) then

if (sel_In = 0') then

MyS_out
A_in * B_In;

else

MyS_out
B_In;

endif;

end Process;

s-out = Mys-out;

end ma_fonction_arch;



| NOM: | Haudié |
|---------|-------------|
| PRENOM: | Jean-Samuel |

Conception de circuit numérique

Introduction:

Le devoir surveillé de conception de circuit numérique se décompose en quatre parties distinctes et indépendantes :


- 1. Questions de cours (6 points)
- 2. Exercices de conception (6 points)
- 3. Analyses de synthèses en VHDL (4 points)
- 4. Réalisation d'une synthèse en VHDL (4 points)

Vos réponses aux différentes questions sont à indiquer directement sur l'énoncé. L'ensemble du feuillet est à remettre obligatoirement au surveillant à la fin de l'examen.


Bon travail!

1. Questions de cours (6 points)

1.1. Complétez le schéma générique d'une structure séquentielle permettant de synthétiser un automate à l'aide de bascules.



1.2. Décrivez, à l'aide d'un schéma, l'architecture « globale » interne d'un CPLD. Vous ferez, au minimum, apparaître les blocs des E/S, le PIA, les LAB ou FB et porterez une attention particulière à la représentation des interconnexions de ces blocs sur votre schéma.



3.1.4. A l'aide d'un schéma, décrivez l'automate du code VHDL précédent en respectant le codage binaire des états et en faisant apparaître les transitions entre états, les entrées et les sorties.

2021/2022

Soit varin = a si si varin = 1

Varin = a si varin = 0

Varin = a si varin = 0

a soit

a soit

a soit

a soit

a soit


a soit

my_actual_state=on

a soit

a

3.1.5. Complétez, à l'aide du code VHDL précédent, le chronogramme suivant pour les sorties var_out et states en fonction des évolutions des différentes entrées.



Conception de circuit numérique


Page 11 sur 13

D. Meier

| Réservé | à | la | correction | į |
|---------|---|----|------------|---|
| reserve | a | Id | correction | • |

4. Réalisation d'une synthèse en VHDL (4 points)

On souhaite décrire en VHDL le fonctionnement « hardware » du bloc suivant :



Le bloc fonctionnel réalise un multiplieur / additionneur synchrone. Son fonctionnement est le suivant :

- · A chaque front montant de l'horloge clock :
 - o si l'entrée Sel in est égale à '0' : la sortie S out est égale A in * B in (multiplication)
 - o si l'entrée Sel_in est égale à '1' : la sortie S_out est égale B_ in + B_in (addition)

Pour la synthèse VHDL, les types de signaux utilisés sont STD_LOGIC_et STD_LOGIC_VECTOR.

4.1.1. Complétez alors la description ci-dessous de l'entité.

entity ma_fonction is

end ma_fonction;

4.1.2. Complétez l'architecture nommée ma_fonction_arch de l'entité ma_fonction permettant de décrire puis synthétiser ce bloc fonctionnel.

architecture ma_fonction_arch of ma_fonction is

-- définition des signaux (si nécessaire) :

| 1.3. | Quels | sont | les | deux | principaux | types | de | FPGA (en | termes | de | techn | olog | ies |
|------|----------|---------|-------|-------|----------------|----------|--------|-------------|-----------|--------|----------|------|-----|
| | d'inter | connex | (ions | ? Que | lles en sont l | es princ | ipales | différences | s (vous i | ndique | erez au | ı mo | ins |
| | 2 difféi | rences) | ? | | | | _ | | | 1 | <u> </u> | | |

- FPGA programmable une fois (fusible, anti-fusible)

- Programmable plusieurs Pois

1.4. Que signifie l'acronyme VHDL?

VHSIC Hardware language Description language

1.5. En VHDL, qu'appelle-t-on « liste de sensibilité » d'un process ? Que contient-elle ? Quelle

la liste de sensibilité est la liste d'élément qui Permet de réveiller un grocess. Elle contient des broches d'entrées

1.6. L'entité « entity » permet-elle de décrire la vue externe ou interne d'une description

Elle permet de décrire la vue externe

1.7. L'architecture « architecture » permet-elle de décrire la vue externe ou interne d'une description matérielle?

Elle permet de décrire la vue interne

1.8. Les corps des fonctions et les procédures contiennent-ils des instructions séquentielles ou

les corps des fonctions et des procédures contiennent instructions séquentielles

1.9. Pourquoi peut-on dire « au sein d'une architecture, tout est process ! » ? Justifier votre réponse.

Parce qu'eller se fait de manière concurrentielle


3. Analyses de synthèses en VHDL (4 points)

3.1. On considère le code VHDL suivant représentant un automate :

```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;
entity DS_Auto_1 is
  Port ( reset : in STD_LOGIC;
          clock: in STD LOGIC;
          var_in: in STD_LOGIC;
          states : out STD_LOGIC_VECTOR (2 downto 0);
          var_out : out STD_LOGIC);
end DS_Auto_1;
architecture my_auto_arch of DS_Auto_1 is
          signal my_actual_state: STD_LOGIC_VECTOR (2 downto 0) := "000";
          signal my_next_state : STD_LOGIC_VECTOR (2 downto 0) := "000";
begin
          my_state_evolution_process : process (reset, clock)
          begin
                    if (reset = '1') then
                               my_actual_state <= "111";
                     elsif (clock'event and clock = '1') then
                               my_actual_state <= my_next_state;
                    end if:
          end process;
          my_state_calulation_process: process (my_actual_state, var_in)
          begin
                    case (my_actual_state) is
                               when "000" =>
                                         if (var_in = '1') then my_next_state <= "001";
                                         else my_next_state <= "000";
                                          end if;
                               when "001" =>
                                         my_next_state <= "010";
                               when "010" =>
                                         if (var_in = '1') then my_next_state <= "011";
                                         else my_next_state <= "010";
                                         end if;
                               when "011" =>
                                         my_next_state <= "100";
                               when "100" =>
                                         if (var_in = '1') then my_next_state <= "101";
                                         else my_next_state <= "100";
                                         end if;
                               when "101" =>
                                         my_next_state <= "110";
                               when "110" =>
                                         if (var_in = '1') then my_next_state <= "111";
                                         else my_next_state <= "110";
                                         end if;
                               when others =>
                                         my_next_state <= "000";
                    end case:
          var_out <= '1' when (my_actual_state(1 downto 0) = "00") else '0';
          states <= my_actual_state;
end my_auto_arch;
```

EFREI

3.1.1. L'automate est-il initialisé (reset) de manière synchrone ou asynchrone (justifiez votre réponse) ?




3.1.2. L'évolution de l'automate s'effectue-t-elle sur front montant ou descendant de l'horloge d'entrée (clock) ?

rnorloge d'entrée (clock)?

12 évolution de l'automate se fait sur front montant d'horloge

- 3.1.3. Complétez le schéma suivant d'une structure séquentielle permettant de résoudre un automate à l'aide de bascules en y indiquant, au bon emplacement :
 - my_state_evolution_process
 - my_state_calulation_process
 - my_actual_state
 - my_next_state
 - var_in
 - var_out




1.10. Décrivez, de manière synthétique, le principe de fonctionnement de la technique du « clock gating » permettant de réduire la consommation d'énergie dans un composant programmable.



2. Exercices de conception (6 points)


2.1. Effectuer la synthèse du graphe d'état suivant à l'aide de deux bascules D avec la méthode du tableau.

Donner les expressions de D1 et D0






2.2. On considère le montage ci-dessous :




- 2.2.1. Calculer la fréquence maximale F_{MAX1} du circuit en considérant :
 - TSU = 1 ns
 - TCO = 1 ns
 - skew négligeable



2.2.2. Proposer un circuit équivalent fonctionnant à une fréquence maximale plus élevée avec les mêmes considérations pour TSU, TCO et skew.

Quelle est cette nouvelle valeur de fréquence maximale FMAX2?



Conception de circuit numérique

Page 7 sur 13

D. Meier

Réservé à la correction :

2.3. On considère les extraits de codes VHDL du tableau suivant. Indiquez les fonctions logiques décrites par ces extraits (soyez précis dans vos descriptions).

Tous les signaux utilisés sont de types STD_LOGIC ou STD_LOGIC_VECTOR.

| Extraits de codes VHDL | Fonctions logiques décrites ? |
|--|---|
| Myprocname1: process (clock, reset) Begin if (reset = '1') then Qout <= '0'; elsif (clock'event and clock = '1') then Qout <= Din; end if; End process; | Il s'agit d'une bascule D. Elle est seguentialle est synchron com et combinataire, pas d'effet mémoure |
| Myprocname2 : process (selection) Begin if (Ain > Bin) then gre <= '1'; equ <='0'; low <= '0'; elsif (Ain = Bin) then gre <= '0'; equ <='1'; low <= '0'; else gre <= '0'; equ <='0'; low <= '1'; end if; End process; | |
| Myprocname3: process (clock, reset) Begin if (clock'event and clock = '1') then If (reset = '1' or Cntout = "1001") then Cntout <= "0000"; else Cntout <= CntOut+1; end if; End process; | Il s'agit d'un compteur modulo 9. Elle réagit au front montant, donc elle est synchrone. Il y a de l'effet mémoire donc elle est sequentiel |

Conception de circuit numérique

Page 8 sur 13

D. Meier