GESTION DE ESTACIONAMIENTO

Alumnos Agustin Barbero Hugo Junior Albarenque

ETAPAS

01 Diagrama de estados FSM entrada/salida


02 Implementación FSM entrada/salida

Diagrama de estados FSM contador

04 Modulo principal

Modulo antirrebote

FSM ENTRADA/ SALIDA



- 7 ESTADOS
- 2 ENTRADAS
- 2 SALIDAS


Implementacion de modulo entrada/salida

```
1 module entrada_salida(
        input clk,
        input wire A,
        input wire B,
        output wire [2:0]estado,
        output wire [1:0]salida
   );
    ffD flipflipD0(
10
        .D(D0),
        .Q(estado[0]),
11
12
        .Clk(clk)
13 );
14
    ffD flipflipD1(
16
        .D(D1),
        .Q(estado[1]),
17
        .Clk(clk)
18
19
    );
20
    ffD flipflipD2(
22
        .D(D2),
23
        .Q(estado[2]),
24
        .Clk(clk)
25 );
```

```
1 wire Q0 = estado[0];
    wire Q1 = estado[1];
    wire Q2 = estado[2];
    assign D2 = (~A & B & ~Q2 & Q1 & Q0)
                 ( A & B & Q1 & ~Q0)
                 ( A & Q2 & Q1 & ~Q0)
                 (~A & B & Q2 & ~Q1 & Q0)
                 ( A & Q2 & ~Q1 & ~Q0);
    assign D1 = (A \& B \& \sim Q2 \& Q0)
11
                 (~A & B & ~Q1 & ~Q0)
12
                 (~A & B & ~Q2 & Q1 & ~Q0)
13
                 (A & ~B & Q2 & Q1 & ~Q0)
                 (A & ~B & Q2 & ~Q1 & ~Q0)
14
15
                 (A & B & Q2 & ~Q1 & Q0);
16
   assign D0 = (B \& Q2 \& \sim Q1 \& Q0)
                 (B & ~Q2 & Q1 & Q0)
18
                 (A & ~Q2 & Q0)
19
20
                 (A \& \sim B \& \sim Q2 \& \sim Q1);
21
    assign salida[0] = (Q0 & ~Q1 & Q2 & ~A & ~B);
    assign salida[1] = (\sim Q0 \& Q1 \& Q2 \& \sim A \& \sim B);
24
25
26
```


Las expresiones logicas para las entradas de los flip-flops tipo D fueron obtenidas mediante mapas de Karnaugh

FSM CONTADOR



- 8 estados
- 2 entradas
- 1 salida

MODULO PRINCIPAL



Al modulo antirebote le enviamos la señal de los botones negada debido a que los botones de la FPGA se encuentran conectados a una resistencia pull -UP

```
1 reg A = 0, B = 0;
    wire [2:0]estado;
    wire [1:0]salida;
5 entrada_salida gestion(
       .clk(CLK),
       .A(BTN1_clean),
       .B(BTN2_clean),
       .estado(estado),
       .salida(salida)
10
11 );
12
    wire [2:0] num;
14 wire lleno;
15 contador cuenta(
       .clk(CLK),
       .reset(RST),
17
       .z1(salida[0]),
       .z2(salida[1]),
19
       .c(num),
20
21
       .lleno(lleno)
22 );
23 assign LED0 = num[0];
24 assign LED1 = num[1];
25 assign LED2 = num[2];
26 assign LED3 = lleno;
```

MODULO ANTIRREBOTE

```
1 module antirrebote_modulo (
        input wire clk,
        input wire btn,
                           // entrada con rebotes
                                // salida limpia
        output reg btn_clean
5 );
        //El rebote mecánico típico de un pulsador dura entre 5 ms y 20ms
        //Como el reloj interno de nuestra FPGA es de 12MHz,
        //es decir, 83,33ns por ciclo, como resultado si queremos esperar 20ms
        //debemos esperar 240000 ciclos de reloj.
10
        parameter tiempo_antirebote = 240000; // 20ms en ciclos de reloj a 12MHz
        reg [18:0] contador = 0; // esto cuenta el tiempo que se encuentra activada la entrada
11
                               // estado interno
12
        reg estado = 0;
13
        always @(posedge clk) begin
14
            if (btn != estado) begin
                // cambio detectado en la entrada, se reinicia contador
15
16
                estado <= btn;
17
                contador <= 0;</pre>
            end else if (contador < tiempo_antirebote) begin</pre>
18
                // si no hay cambio se incrementa el contador hasta alcanzar el tiempo necesario
19
                contador <= contador + 1;</pre>
20
            end else begin
21
                // se cumplió el tiempo, se actualiza la salida
22
                btn_clean <= estado;</pre>
23
24
            end
        end
25
   endmodule
```



FIN DE LA PRESENTACIÓN

