



GESTION DE ESTACIONAMIENTO



Alumnos
Agustin Barbero
Hugo Junior Albarenque

ETAPAS



01 Diagrama de estados
FSM entrada/salida


02 Implementación FSM
entrada/salida

03 Diagrama de estados
FSM contador

04 Modulo principal

05 Modulo antirrebote

FSM ENTRADA / SALIDA



- 7 ESTADOS
- 2 ENTRADAS
- 2 SALIDAS


Implementacion de modulo entrada/salida

```
1 module entrada_salida(  
2     input clk,  
3     input wire A,  
4     input wire B,  
5     output wire [2:0]estado,  
6     output wire [1:0]salida  
7 );  
8  
9 ffD flipflipD0(  
10     .D(D0),  
11     .Q(estado[0]),  
12     .Clk(clk)  
13 );  
14  
15 ffD flipflipD1(  
16     .D(D1),  
17     .Q(estado[1]),  
18     .Clk(clk)  
19 );  
20  
21 ffD flipflipD2(  
22     .D(D2),  
23     .Q(estado[2]),  
24     .Clk(clk)  
25 );
```

```
1 wire Q0 = estado[0];  
2 wire Q1 = estado[1];  
3 wire Q2 = estado[2];  
4 assign D2 = (~A & B & ~Q2 & Q1 & Q0) |  
5             ( A & B & Q1 & ~Q0) |  
6             ( A & Q2 & Q1 & ~Q0) |  
7             (~A & B & Q2 & ~Q1 & Q0) |  
8             ( A & Q2 & ~Q1 & ~Q0);  
9  
10 assign D1 = ( A & B & ~Q2 & Q0) |  
11             (~A & B & ~Q1 & ~Q0) |  
12             (~A & B & ~Q2 & Q1 & ~Q0) |  
13             (A & ~B & Q2 & Q1 & ~Q0) |  
14             (A & ~B & Q2 & ~Q1 & ~Q0) |  
15             (A & B & Q2 & ~Q1 & Q0);  
16  
17 assign D0 = (B & Q2 & ~Q1 & Q0) |  
18             (B & ~Q2 & Q1 & Q0) |  
19             (A & ~Q2 & Q0) |  
20             (A & ~B & ~Q2 & ~Q1);  
21  
22 assign salida[0] = (Q0 & ~Q1 & Q2 & ~A & ~B);  
23 assign salida[1] = (~Q0 & Q1 & Q2 & ~A & ~B);  
24  
25  
26
```

Las expresiones logicas para las entradas de los flip-flops tipo D fueron obtenidas mediante mapas de Karnaugh

FSM CONTADOR



- 8 estados
- 2 entradas
- 1 salida

MODULO PRINCIPAL



```
1 module mostrarFPGA(  
2     input CLK,  
3     input RST,  
4     input wire BTN1,  
5     input wire BTN4,  
6     output wire LED0,  
7     output wire LED1,  
8     output wire LED2,  
9     output wire LED3  
10 );  
11  
12 wire BTN2_clean;  
13 wire BTN1_clean;  
14 antirrebote_modulo rebote1(  
15     .clk(CLK),  
16     .btn(~BTN1),  
17     .btn_clean(BTN1_clean)  
18 );  
19 antirrebote_modulo rebote2(  
20     .clk(CLK),  
21     .btn(~BTN4),  
22     .btn_clean(BTN2_clean)  
23 );
```

Al modulo antirebote le enviamos la señal de los botones negada debido a que los botones de la FPGA se encuentran conectados a una resistencia pull -UP



```
1 reg A = 0, B = 0;  
2  
3 wire [2:0]estado;  
4 wire [1:0]salida;  
5 entrada_salida gestion(  
6     .clk(CLK),  
7     .A(BTN1_clean),  
8     .B(BTN2_clean),  
9     .estado(estado),  
10    .salida(salida)  
11 );  
12  
13 wire [2:0] num;  
14 wire lleno;  
15 contador cuenta(  
16     .clk(CLK),  
17     .reset(RST),  
18     .z1(salida[0]),  
19     .z2(salida[1]),  
20     .c(num),  
21     .lleno(lleno)  
22 );  
23 assign LED0 = num[0];  
24 assign LED1 = num[1];  
25 assign LED2 = num[2];  
26 assign LED3 = lleno;
```


MODULO ANTIRREBOTE

```
1 module antirrebote_modulo (  
2     input wire clk,  
3     input wire btn,      // entrada con rebotes  
4     output reg btn_clean // salida limpia  
5 );  
6     //El rebote mecánico típico de un pulsador dura entre 5 ms y 20ms  
7     //Como el reloj interno de nuestra FPGA es de 12MHz,  
8     //es decir, 83,33ns por ciclo, como resultado si queremos esperar 20ms  
9     //debemos esperar 240000 ciclos de reloj.  
10    parameter tiempo_antirebote = 240000; // 20ms en ciclos de reloj a 12MHz  
11    reg [18:0] contador = 0; // esto cuenta el tiempo que se encuentra activada la entrada  
12    reg estado = 0;          // estado interno  
13    always @(posedge clk) begin  
14        if (btn != estado) begin  
15            // cambio detectado en la entrada, se reinicia contador  
16            estado <= btn;  
17            contador <= 0;  
18        end else if (contador < tiempo_antirebote) begin  
19            // si no hay cambio se incrementa el contador hasta alcanzar el tiempo necesario  
20            contador <= contador + 1;  
21        end else begin  
22            // se cumplió el tiempo, se actualiza la salida  
23            btn_clean <= estado;  
24        end  
25    end  
26 endmodule
```

FIN DE LA PRESENTACIÓN

