# CPU 设计文档

# 目录:

一、设计要求	1
1.模块化与层次化设计要求	1
2.设计说明	1
二、模块设计	2
1. IFU(取指令单元)	
2.NPC(计算下一 PC)	2
3. GRF(寄存器堆)	3
4. ALU(算术逻辑单元)	
5. DM(数据存储器)	
6. EXT(位扩展器)	5
三、数据通路设计	6
四、控制器设计	7
五、测试程序	9
六、思考题	10
L0.T2	10
L0.T4	10
L0.T5	11

## 一、设计要求

#### 1.模块化与层次化设计要求

- (1) 单周期处理器包括控制器和数据通路,将其放入 mips.v 的层次下。 code.txt 中存储相应的指令码。
- (2) control 模块占一个独立的 Verilog HDL 文件,实现控制器这个单一的职责,保持模块不受污染。
  - (3) datapath 中的每个 module 都由一个独立的 Verilog HDL 文件组成。
  - (4) 所有 mux 都建模在一个 mux.v 中。

#### 2.设计说明

- (1) 处理器应支持指令集为: {addu, subu, ori, lw, sw, beq, lui, jal, jr,nop}。
- (2) addu,subu 不支持溢出。
- (3) 处理器为单周期设计。
- (4) 不考虑延迟槽。

# 二、模块设计

# 1. IFU (取指令单元)

(1) PC (程序计数器)

PC 用[31:0] reg 实现, 具有复位功能。起始地址: 0x00003000。

(2) IM (指令存储器)

IM 用[31:0] reg [1023:0]实现,容量为 32bit×1024。以读取文件的方式将 code.txt 中指令加载至 IM 中。

由于 IM 地址宽度为 10 位,PC 为 32 位且起始地址为 0x00003000,故通过 PC 取 IM 中指令时需要选择 PC 的 2-11 位。

(3) 端口定义与功能描述

表 2.1.1 IFU 模块端口定义

信号名	方向	描述
NPC[31:0]	I	由 NPC 计算出的下一个 PC 的值
clk	I	时钟信号
reset	I	同步复位信号
PC[31:0]	О	当前 PC 的值
Instr[31:0]	О	输出当前 PC 所指的指令

表 2.1.2 IFU 模块功能描述

序号	功能描述	描述
1	复位	时钟上升沿时,若 reset 信号有效,PC 指向 0x0000_3000
2	取指令	根据 PC 取出 IM 中相应指令并输出

#### 2.NPC(计算下一PC)

表 2. 2. 1 NPC 模块端口定义

信号名	方向	描述
Imm[15:0]	I	由上一条指令提取出的 16 位 beq 指令立即数
Jal[25:0]	I	由上一条指令提取出的 26 位 jal 指令立即数
rs[31:0]	I	由 GRF 输出用于 jr 指令的 32 位数值
Br[1:0]	I	控制信号,确定下一指令的计算方法
PC[31:0]	I	当前执行指令地址

PC4[31:0]	О	输出 PC+4 的值
NPC[31:0]	0	下一条应执行的指令地址

表 2. 2. 2 NPC 模块功能描述

序号	功能描述	描述
1	连续指令	执行下一条指令, NPC = PC + 4
2	分支指令 beq	跳转,NPC = PC + 4 + {14{Imm[15]}, Imm, 0, 0}
3	跳转指令 jal	跳转,NPC = {PC[31:28] , Jal, 0, 0}
4	跳转指令jr	跳转,NPC=rs

### 3. GRF (寄存器堆)

用具有写使能的寄存器实现,寄存器总数为 32 个,0 号寄存器的值始终保持为 0,其他寄存器初始值均为 0。

表 2.3.1 GRF 模块端口定义

信号名	方向	描述
clk	Ι	时钟信号
reset	Ι	同步复位信号,将 32 个寄存器中的值全部清零
WE	Ι	写使能信号。
A1[4:0]	I	地址输入信号,指定32个寄存器中的一个,将其中存储
		的数据读出到 RD1
A2[4:0]	I	地址输入信号,指定32个寄存器中的一个,将其中存储
		的数据读出到 RD2
A3[4:0]	Ι	地址输入信号,指定32个寄存器中的一个,作为写入的
		目标寄存器
WD[31:0]	I	32 位数据输入信号
RD1[31:0]	О	输出 A1 指定的寄存器中的 32 位数据
RD2[31:0]	О	输出 A2 指定的寄存器中的 32 位数据

表 2.3.2 GRF 模块功能描述

序号	功能描述	描述
1	复位	时钟上升沿时,若 reset 信号有效,所有寄存器数值清零
2	读数据	读出 A1, A2 地址对应寄存器中所存储的数据到 RD1, RD2

3	写数据	当 WE 有效且时钟上升沿来临时,将 WD 写入 A3 所对应的
		寄存器中

### 4.ALU(算术逻辑单元)

提供32位加、减、或运算及大小比较功能,其中加减运算不检测溢出。

表 2. 4. 1 ALU 模块端口定义

信号名	方向	描述
A[31:0]	I	ALU 的第一个操作数
B[31:0]	I	ALU 的第二个操作数
ALUOp[1:0]	I	控制 ALU 的计算种类
C[31:0]	О	ALU 的运算结果

表 2. 4. 2 ALU 模块功能描述

序号	功能描述	描述
1	加运算	C = A + B
2	减运算	C = A - B
3	或运算	$C = A \mid B$
4	大小比较	若 A=B, 则 C=1, 否则 C=0

#### 5. DM (数据存储器)

使用[31:0] reg [1023:0]实现,容量为 32bit×1024。起始地址: 0x000000000。

表 2.5.1 DM 模块端口定义

信号名	方向	描述
A[9:0]	I	指向 DM 的地址
Input[31:0]	I	将要写入 DM 的数据
clk	I	时钟信号
reset	I	异步复位信号
MemWr	I	DM 写使能信号
D[31:0]	О	DM 输出的数据

表 2.5.2 DM 模块功能描述

序号	功能描述	描述			
1	复位	时钟上升沿时,若 reset 信号有效,所有寄存器数值清零			

#### CPU 设计文档

2	读数据	读出 A 地址中所存储的数据到 D
3	写数据	当 MemWr 信号有效且时钟上升沿来临时,将 Input 输入
		的数据写入 A 所对应的地址中

## 6. EXT (位扩展器)

### 表 2. 6.1 EXT 模块端口定义

信号名	方向	描述
A[15:0]	I	待扩展数
EXTOp[1:0]	I	控制扩展类型
B[31:0]	О	输出扩展结果

### 表 2. 6. 2 EXT 模块功能描述


序号	功能描述	描述
1	高位0扩展	$B = \{16\{0\}, A\}$
2	低位0扩展	$B = \{A, 16\{0\}\}\$
3	符号扩展	$B = \{16\{A[15]\}, A\}$
4	地址扩展	$B = \{14\{A[15]\}, A, 0, 0\}$


# 三、数据通路设计

根据 P3 时设计的数据通路架构图以及各个部件模块的输入输出端口,在 datapath.v 中定义一些内部的变量,利用模块间的逻辑关系,将各个部件模块串接在一起,使之成为一个整体,并预留出控制器信号的输入和输出端口。

信号名	方向	描述
reset	I	同步复位信号
clk	I	时钟信号
instr[31:0]	О	当前指令
Br[1:0]	I	分支/跳转判断信号
RegIn,	I	GRF 输入地址来源控制信号
RegWr,	I	GRF 写使能信号
EXTOp[1:0]	I	EXT扩展方式控制信号
ALUsrc,	I	ALU 第二个运算数来源控制信号
ALUOp[1:0]	I	ALU 计算方式控制信号
MemWr	I	DM 写使能信号
MemtoReg	I	GRF 输入来源控制信号

表 3.1 datapath 模块端口定义





# 四、控制器设计

表 4.1 控制信号的意义

控制信号	功能名称
	Br = 00 时, 该指令为常规指令, NPC = PC + 4;
Br	Br = 01 时,该指令为分支指令 beq,NPC = PC + 4 + sign_ext(Imm  00)。
	Br = 10 时,该指令为跳转指令 jal,NPC = {PC[31:28] , Jal, 0, 0}。
	Br = 11 时,该指令为跳转指令 jr, NPC = rs。
	RegIn = 00 时,数据写入 rt 寄存器;
RegIn	RegIn = 01 时,数据写入 rd 寄存器。
	RegIn = 10 时, 数据写入 31 号寄存器。
RegWr	RegWr=0时,GRF不能写入数据;RegWr=1时,GRF可以写入数据。
	EXTOp = 00 时, 进行高位 0 扩展, B = {16{0}, A};
EXTOp	EXTOp = 01 时, 进行低位 0 扩展, B = {A, 16{0}};
	EXTOp = 10 时, 进行符号扩展, B = {16{A[15]}, A};
	EXTOp = 11 时,进行地址扩展,B = {14{A[15]}, A, 0, 0}。
ALUSrc	ALUSrc = 0 时, ALU 的第二个运算数来自 rt 寄存器;
	ALUSrc = 1 时,ALU 的第二个运算数来自位扩展之后的立即数。
	ALUOp = 00 时, 进行加运算, C = A + B;
ALUOp	ALUOp = 01 时,进行减运算,C = A - B;
	ALUOp = 10 时, 进行或运算, C = A   B;
	ALUOp = 11 时, 进行大小比较, 若 A = B, 则 C = 1, 否则 C = 0。
MemWr	MemWr=0时,DM不能写入数据;MemWr=1时,DM可以写入数据。
	ToReg = 00 时,写入寄存器的数据来自 ALU;
ToReg	ToReg = 01 时,写入寄存器的数据来自 DM。
	ToReg = 01 时,写入寄存器的数据来自 NPC。

表 43.2 控制信号产生的真值表

指令	opcode	funct	Br	Regin	RegWr	EXT0p	ALUSrc	ALU0p	MemWr	ToReg
addu	000000	100001	00	01	1	X	0	00	0	00
subu	000000	100011	00	01	1	X	0	01	0	00

ori	001101		00	00	1	00	1	10	0	00
lw	100011		00	00	1	10	1	00	0	01
SW	101011		00	X	0	10	1	00	1	X
beq	000100		01	X	0	X	0	11	0	X
lui	001111		00	00	1	01	1	00	0	00
nop	000000		00	00	0	0	0	0	0	00
jal	000011		10	10	1	X	X	X	0	10
jr	000000	001000	11	X	0	X	X	X	0	X

### 附表 支持指令集编码与操作

指令	编码形式	操作
addu	000000 rs rt rd 00000 100001	GPR[rd] = GPR[rs] + GPR[rt]
subu	000000 rs rt rd 00000 100011	GPR[rd] = GPR[rs] - GPR[rt]
ori	100011 base rt offset	GPR[rt] = GPR[rs] OR zero_extend(immediate)
lw	100011 base rt offset	Addr = GPR[base] + sign_ext(offset)
		GPR[rt] = memory[Addr]
sw	101011 base rt offset	$Addr = GPR[base] + sign\_ext(offset)$
		memory[Addr] = GPR[rt]
		if(GPR[rs] == GPR[rt])
beq	000100 rs rt offset	$PC = PC + 4 + sign_extend(offset  00)$
		else
		PC = PC + 4
lui	001111 00000 rt immediate	$GPR[rt] = immediate    0^16$
jal	000011 instr_index	PC = PC[31:28]    instr_index    00
		GPR[31] = PC + 4
jr	000000 rs 10{0} 5{0} 001000	PC = GPR[rs]
nop	0x00000000	

# 五、测试程序

#### 表 5 CPU 测试程序与期望输出

测试程序	期望输出或现象
1 ori \$t0,\$t0,0xffff	00003000: \$ 8 <= 0000ffff
2 lui \$t1,0xffff	00003004: \$ 9 <= ffff0000
3 addu \$t2,\$t0,\$t1	00003008: \$10 <= ffffffff
4 subu \$t3,\$t1,\$t0	0000300c: \$11 <= fffe0001
5 nop	无现象
6 beq \$t1,\$t1,yes	跳转至第 13 行继续执行
7 jjj:	
8 ori \$t4,4	00003018: \$12 <= 0000000c
9 sw \$t3,0(\$t4)	0000301c: *0000000c <= fffe0001
10 lw \$t5,0(\$t4)	00003020: \$13 <= fffe0001
11 jr \$ra	跳转至第 18 行继续执行
12 yes:	
13 beq \$t0,\$t1,jjj	不跳转,顺序执行
14 ori \$t4,8	0000302c: \$12 <= 00000008
15 sw \$t3,0(\$t4)	00003030: *00000008 <= fffe0001
16 lw \$t5,0(\$t4)	00003034: \$13 <= fffe0001
17 jal jjj	00003038: \$31 <= 0000303c
18 ori \$t6,\$t6,0x1111	0000303c: \$14 <= 00001111

## 六、思考题

#### **L0.T2**

Q1、根据你的理解,在下面给出的 DM 的输入示例中,地址信号 addr 位数为什么是[11:2]而不是[9:0]? 这个 addr 信号又是从哪里来的?

文件	模块接口定义					
dm.v	<pre>dm(clk,reset,MemWrite,addr,din,dout); input clk; //clock input reset; //reset input MemWrite; //memory write enable input [11:2] addr; //memory's address for write input [31:0] din; //write data output [31:0] dout; //read data</pre>					

A1:方便连接,直观。addr 信号从 ALU 的输出经过位数处理后得到。

Q2、在相应的部件中, reset 的优先级比其他控制信号(不包括 clk 信号)都要高, 且相应的设计都是同步复位。清零信号 reset 是针对哪些部件进行清零复位操作? 这些部件为什么需要清零?

A2: GRF 和 DM。因为内部存在寄存器,在复位时需要清零。IFU 里的 PC 寄存器需要复位,但复位时不清零,而是变成 0x00003000。

#### L0.T4

Q1、列举出用 Verilog 语言设计控制器的几种编码方式 (至少三种),并给出代码示例。

A1、(1) 利用 if-else (或 case) 完成操作码和控制信号的值之间的对应:

(2) 利用 assign 语句完成操作码和控制信号的值之间的对应;

#### (3) 利用宏定义

`define ori op == 6' b001101

Q2、根据你所列举的编码方式,说明他们的优缺点。

A2: 第一种直观但是麻烦, 第二种简介但是难懂, 第三种为了好看??

#### L0.T5

Q1、C语言是一种弱类型程序设计语言。C语言中不对计算结果溢出进行处理,这意味着C语言要求程序员必须很清楚计算结果是否会导致溢出。因此,如果仅仅支持C语言,MIPS指令的所有计算指令均可以忽略溢出。 请说明为什么在忽略溢出的前提下,addi与addiu是等价的,add与addu是等价的。提示: 阅读《MIPS32® Architecture For Programmers Volume II: The MIPS32® Instruction Set》中相关指令的Operation部分。

A1、addi 与 addiu 的区别是 addi 考虑溢出而 addiu 不考虑溢出,因此在忽略溢出的前提下, addi 与 addiu 是等价的。add 与 addu 同理。

Q2、根据自己的设计说明单周期处理器的优缺点。

A2、优点:结构简单,一周期处理一条指令,不需要考虑前后代码关系。 缺点:时钟周期长,慢。

Q3、简要说明 jal、ir 和堆栈的关系。

A3、在调用函数时, jal 和 jr 所需要的地址一般存储在堆栈中。