

BÁO CÁO LAB1: LÀM QUEN CÔNG CỤ SYNPSYS CUSTOM DESIGNER VÀ THIẾT KẾT CÔNG INVERTER

Sinh viên thực hiện: Trần Minh Tiến – 23521586

Giáo viên hướng dẫn: Tạ Trí Đức

Mục Lục

1.1) Inverter Schematic:	1
a) Bảng sự thật của inverter:	1
b) Schematic	1
c) Inverter Symbol và mô phỏng hoạt động	5
1.2) Inverter layout	6
a) Layout	6
b) kiểm tra LVS	6
c) Kiểm tra DRC	7
d) Trích xuất tự và trở kí sinh (LPE)	8


1.1) Inverter Schematic:

a) Bảng sự thật của inverter:

In	Out
0	1
1	0


b) Schematic

Trước khi tối ưu kích thước của NMOS và PMOS:



Hình 1: Inverter schematic


- Chênh lệch fall time và rise time lớn do chưa chọn width và length tối ưu:



Hình 2: Mô phỏng khi chưa tối ưu kích thước

Sau khi tối ưu kích thước của NMOS và PMOS:

- Đưa kích thước NMOS về kích thước tối thiểu theo Design Rule 90nm với width = 0.12um và length = 0.1um, PMOS có cùng length với NMOS là 0.1 um và đặt width= xu để tìm width tối ưu thông qua mô phỏng hspice.



Hình 3: Inverter schematic chuẩn bị cho mô phỏng Hspice

- Mô phỏng SAE để tạo file netlist của schematic và lưu làm file .net:

```
.GLOBAL gnd! vdd!
*****
* Library      : inv
* Cell         : inv
* View        : schematic
* View Search List : hspice hspice0 schematic spice veriloga
* View Stop List  : hspice hspice0
*****
m6 out in vdd! vdd! P w='(xu*1)' l=0.1u nf=1 m=1 ad='(((xu*1)*0.22u)*1.0)/1)'
+ as='(((xu*1)*0.22u)*1)/1)' pd='(((0.22u*1.0)+(xu*1)*1.0)*2)/1)'
+ ps='(((0.22u*1)+(xu*1)*1)*2)/1)' nrd='(1.25e-07/xu)' nrs='(1.25e-07/xu)'
+ sa=0.22u sb=0.22u sd=0
m7 out in gnd! gnd! N w=0.12u l=0.1u nf=1 m=1 ad=48.1f as=48.1f pd=0.84u ps=0.84u
+ nrd=3.340277778 nrs=3.340277778 sa=0.29u sb=0.29u sd=0
```

Hình 4: File netlist

- File .sp lên kế hoạch mô phỏng tìm width của PMOS thích hợp:

```

.param xu=0.12u

* 2. Noi dung file Netlist cua ban
m6 out in vdd! P w='(xu*1)' l=0.1u nf=1 m=1 ad='(((xu*1)*0.22u)*1.0)/1)'
+ as='(((xu*1)*0.22u)*1)/1)' pd='(((0.22u*1.0)+(xu*1)*1.0)*2)/1)'
+ ps='(((0.22u*1)+(xu*1)*1)*2)/1)' nrd='(1.25e-07/xu)' nrs='(1.25e-07/xu)'
+ sa=0.22u sb=0.22u sd=0

m7 out in gnd! N w=0.12u l=0.1u nf=1 m=1 ad=48.1f as=48.1f pd=0.84u ps=0.84u
+ nrd=3.340277778 nrs=3.340277778 sa=0.29u sb=0.29u sd=0

* 3. Cap nguồn (Giá su VDD = 1.2V, bạn có thể đổi tùy theo công nghệ PDK đang dùng)
Vdd vdd! 0 1.2V
Vss gnd! 0 0V

* 4. Tín hiệu ngõ vào (Xung vuông)
* PULSE(V_low V_high T_delay T_rise T_fall T_on T_period)
Vin in 0 PULSE(0 1.2V 0.5n 10p 10p 1n 2.5n)

* 5. Tải điện dung (Load Capacitor) - Dữ liệu giá trị nhỏ để mô phỏng thực tế hơn
Cload out 0 5f

* 6. Thiết lập mô phỏng Tran kém Sweep tham số 'xu'
* Quét 'xu' từ 0.12u đến 0.60u với bước nhảy 0.02u
.TRAN 1p 5n SWEEP xu 0.12u 0.60u 0.02u


* 7. Đo thời gian trễ (Giá su VDD/2 = 0.6V cho mức logic 50%)
* tplt: Thời gian ngõ ra chuyển từ Thấp lên Cao (Rise delay)
.MEASURE TRAN tplt TRIG V(in) VAL=0.6 FALL=1 TARG V(out) VAL=0.6 RISE=1

* tptl: Thời gian ngõ ra chuyển từ Cao xuống Thấp (Fall delay)
.MEASURE TRAN tptl TRIG V(in) VAL=0.6 RISE=1 TARG V(out) VAL=0.6 FALL=1

```

Hình 5: file .sp cấu hình mô phỏng

- Kết quả mô phỏng đánh giá thời gian trễ truyền đạt của cổng inverter. Trong đó tplt(Time Propagation Low-to-High) đặc trưng cho khả năng kéo lên mức logic 1 của PMOS và tptl(Time Propagation High-to-Low) đặc trưng cho khả năng kéo xuống mức logic 0 của NMOS. Width tối ưu của PMOS được xác định tại điểm mà hai giá trị này cân bằng nhau, (tplt= tptl), giúp inverter đạt được điểm chuyển mạch đối xứng.




Hình 6: waveform kết quả mô phỏng tìm width của PMOS

- ⇒ Có thể thấy ở $xu = 0.317 \mu m$ thì rise time và fall time có chênh lệch nhỏ nhất nên kích thước tối ưu của PMOS sẽ là $0.317 \mu m$, kết quả phù hợp với lý thuyết là width của PMOS sẽ chênh lệch khoảng 2 đến 3 lần NMOS.


c) Inverter Symbol và mô phỏng hoạt động

- Hình ảnh Inverter symbol sau khi vẽ schematic:



Hình 7: Inverter symbol

- Kiểm tra Fall/ Rise time:




Hình 8: Kiểm tra rise time - fall time

⇒ Chênh lệch giữa rise time và fall time nằm trong khoảng chấp nhận được và hoạt động đúng chức năng của cổng Inverter

1.2) Inverter layout

a) Layout

- Hình ảnh layout inverter sử dụng tỉ lệ đã tìm được ở bước mô phỏng tìm width cho PMOS, nhân đôi giá trị width đó cho cả 2 PMOS và NMOS để tăng khả năng lái tải.
 - Cụ thể kích thước của NMOS sẽ là length= 0.1um, width =0.24um.
 - Kích thước của PMOS sẽ là length=0.1um, width =0.63um.



Hình 9: Inverter layout

b) kiểm tra LVS

- Tiến hành LVS kiểm tra kết nối có tương đồng với schematic hay không:

```

Checking inv/inv/schematic
No rule violations found in "inv/inv/schematic"
No Design Integrity rule violations found in "inv/inv/schematic"
Information: "Netlisting design "inv/inv/schematic" finished successfully." (NETLISTING-012)
Information:
=====
JobID: hercules_lvs_1
Completed with no errors.
=====
v


```

Hình 10: LVS check

⇒ LVS kiểm tra thành công, layout tương đồng với schematic, tiến tới design rule check.

c) Kiểm tra DRC

- Tiến hành kiểm tra DRC để đáp ứng các thông số của công nghệ 90nm theo design rule và xử lý các lỗi vi phạm.




Hình 11: Vi phạm DRC

```

=====
JobID: hercules_drc_7
Completed with no errors.
=====
Information: Saving design "inv inv layout". (DESIGN_WINDOW-004)
Information:
=====
JobID: hercules_drc_7

```


Hình 12: Pass DRC sau khi đã sửa hết các vi phạm



Hình 13: Layout inverter sau khi pass DRC và LVS

d) Trích xuất tụ và trở kí sinh (LPE)

Hình ảnh sau extract RC kiểm tra trở và tụ kí sinh của layout:



Hình 14: Trích xuất tụ và trở kí sinh

Mô phỏng SAE sau khi kiểm tra tụ và trở kí sinh (LPE):



Hình 15: Mô phỏng SAE sau khi extract RC