

THỰC HÀNH THIẾT KẾ VI MẠCH SỐ - LỚP CE222.Q21
BÀI THỰC HÀNH 2

Giảng viên hướng dẫn	Tạ Trí Đức		ĐIỂM
Sinh viên thực hiện	Trần Minh Tiến	23521586	

I) Thiết kế và mô phỏng cổng NAND2

1. Bảng W/L của từng NMOS và PMOS

Ở bài Lab trước, ta xác định Inverter đơn vị có tỉ lệ $W_p/W_n = 2.63$ với kích thước như sau:


	L	W
NMOS	0.1 μm	0.24 μm
PMOS	0.1 μm	0.63 μm

Ta xác định được Nmos và Pmos có trở là R sau khi tối ưu W_p và W_n . Với thiết kế NAND2, ta có:


- 2 PMOS được mắc song song nên chỉ cần 1 PMOS để kéo output lên vdd => Giá trị W_p được giữ nguyên.
- 2 NMOS được mắc nối tiếp để kéo output xuống gnd => $2R$ => Cần tăng giá trị W_n lên gấp 2 lần để giảm R từ đó đảm bảo là trở kéo lên của hai Pmos vẫn là R và trở kéo xuống của hai Nmos vẫn là R.

	L	W
NMOS	0.1 μm	0.48 μm
PMOS	0.1 μm	0.63 μm


a) Hình ảnh schematic, symbol, layout




Hình 1: Schematic Nand2




Hình 2: Symbol Nand2



Hình 3: Layout Nand2




Hình 4: Kiểm tra DRC



Hình 5: kiểm tra LVS


Hình 6: Waveform của Nand2




Hình 7: T_{rise} và T_{fall} của Nand2

Nhận xét:

b) Mô phỏng timing post-layout




Hình 8: Cấu hình mô phỏng post layout Nand2



Hình 9: Rise time và Fall time của Nand2

Nhận xét rise time và fall time:

- Rise time và fall time của mạch tương đối giống nhau, cho thấy việc lựa chọn W_n và W_p đã chính xác, sự chênh lệch chủ yếu xảy ra do Nmos dẫn nhàn hơn Pmos nên dễ thấy là fall time sẽ nhanh hơn rise time.
- Vài delay cao hơn do sự nhiễu của mạch khi tín hiệu chuyển trong thời gian ngắn làm cho tụ kí sinh chưa kịp xả hết điện áp.



Hình 10: Delay từ input đến output của mạch


Nhận xét thời gian từ input đến output của mạch:

- Độ delay nhỏ, tương đối cân bằng khi xét từng input. Khi xét cả 2 input, mạch được kéo lên VDD nhanh hơn do 2 PMOS song song và kéo xuống GND chậm hơn do 2 NMOS nối tiếp.
- Việc tối ưu W_n cũng đã giúp giảm R tại Nmos và giúp tổng thể delay tương đối bằng nhau và đạt tốc độ đủ nhanh.


II)Thiết kế và mô phỏng bộ FULL ADDER

1)Hình ảnh schematic, symbol, layout


a) Thiết kế



Hình 11: Full Adder schematic



Hình 12: Symbol của Full Adder



Hình 13: Full Adder layout

2) Kiểm tra

```

=====
LVS error file      = full_adder.LVS_ERRORS
Layout error file   = full_adder.LAYOUT_ERRORS
Schematic netlist    = full_adder.sch_out
Layout netlist       = full_adder.net
Equivalence file     = [automatic]
Runset file          = /root/lab1vlsi/synopsys_custom/full_adder.hercules.lvs/reference_lvs.lvs.evx
Working directory    = /root/lab1vlsi/synopsys_custom/full_adder.hercules.lvs
Compare directory     = run_details/compare
Compare start time   = 2026-05-18 20:05:35

=====
Top block compare result: PASS

##### ## ##### #####
# # # # # #
##### ##### ##### #####
# # # # # #
# # # ##### #####

[full_adder == full_adder]

```

Hình 14: Pass kiểm tra LVS

reference_drc.drc.evx	full_adder.RESULTS	full_adder.LAYOUT_ERRORS	stdout.drc.log
-----------------------	--------------------	--------------------------	----------------

```

LAYOUT ERRORS RESULTS: CLEAN


#### # ##### ## # #
# # # # # # #
# # ##### ##### # #
# # # # # #
#### ##### ##### # # #

=====
Library name: nand
Structure name: full_adder

```

Hình 15: Pass kiểm tra DRC

3) Mô phỏng post layout



Hình 16: Full adder sau khi extract RC


```
*****
xi0 a b cin cout s full_adder

*****
* PHẦN THÊM VÀO ĐỂ CHẠY MÔ PHỎNG (TESTBENCH)
*****
* 1. Khai báo nguồn DC
V_vdd vdd! 0 1.2
V_gnd gnd! 0 0

|
V_a a 0 PULSE (0 1.2 0 300p 300p 10n 20n)
V_b b 0 PULSE (0 1.2 0 300p 300p 20n 40n)
V_cin cin 0 PULSE (0 1.2 0 300p 300p 40n 80n)

.tran 10p 100n
```


Hình 17: Cài đặt nguồn và tham số để mô phỏng



Hình 18: Rise time và Fall time của mạch

Nhận xét:

- Fall time và rise time của 2 output tương đối gần nhau, mạch hoạt động tốt
- Tính hiệu output kéo xuống GND yếu hơn chủ yếu do mắc 2 Nmos song song nên điện trở R tăng lên.




Hình 19: Delay input đến output


Nhận xét: Giá trị delay của Cout lớn hơn S khoảng 15ps, cả delay lúc lên và xuống của từng output đều gần nhau. Mạch hoạt động tốt.

III) Full adder 2 bit


1) Hình ảnh schematic, symbol, layout



Hình 20: Schematic



Hình 21: Symbol



Hình 22: Layout

2) Kiểm tra

```
reference_drc.drc.evx  full_adder_2bit.RESULTS  full_adder_2bit.LAYOUT_ERRORS  stdout.drc.log

LAYOUT ERRORS RESULTS: CLEAN

#### #      ##### ## # #
# # #      # # ## #
# # #      ##### # # #
# # #      # # # # #
#### ##### # # # #

=====

Library name: nand
Structure name: full_adder_2bit

CDRNG CMMADV
```

Hình 23: Pass DRC của full adder 2 bit

```
reference_lvs.lvs.evx  full_adder_2bit.RESULTS  full_adder_2bit.LAYOUT_ERRORS  full_adder_2bit.LVS_ERRORS  stdout.lvs.log

LAYOUT ERRORS RESULTS: CLEAN

#### #      ##### ## # #
# # #      # # ## #
# # #      ##### # # #
# # #      # # # # #
#### ##### # # # #

=====

Library name: nand
Structure name: full_adder_2bit

ERROR SUMMARY
```

Hình 24: Pass LVS


3) Mô phỏng

```
* 1. Khai báo nguồn DC
V_vdd vdd! 0 1.2
V_gnd gnd! 0 0


* Thứ tự chu kỳ: a (ngắn nhất) -> b -> cin -> a1 -> b1 (dài nhất)
V_a a 0 PULSE (0 1.2 0 300p 300p 10n 20n)
V_b b 0 PULSE (0 1.2 0 300p 300p 20n 40n)
V_cin cin 0 PULSE (0 1.2 0 300p 300p 40n 80n)
V_a1 a1 0 PULSE (0 1.2 0 300p 300p 80n 160n)
V_b1 b1 0 PULSE (0 1.2 0 300p 300p 160n 320n)

.tran 10p 320n
```

Hình 25: Cấu hình nguồn và input mô phỏng



Hình 26: Full adder 2 bit sau khi extract RC



Hình 27: rise time và fall time

Nhận xét:

- Delay của các tín hiệu tương đối bằng nhau cho thấy mạch hoạt động đúng.
- Tối ưu W_n và W_p cho thấy sự hiệu quả và rise time sẽ cao hơn fall time do ảnh hưởng của kích thước Pmos và độ linh động dẫn điện.
- Tín hiệu có sự nhiễu nhẹ trong quá trình hoạt động do ảnh hưởng các tụ và trở ký sinh trên đường dây và bản thân linh kiện.