

THỰC HÀNH THIẾT KẾ VI MẠCH SỐ - LỚP CE222.Q21
BÀI THỰC HÀNH 3

Giảng viên hướng dẫn	Tạ Trí Đức		ĐIỂM
Sinh viên thực hiện	Trần Minh Tiến	23521586	

I) Thiết kế và mô phỏng cổng DFF

1. Bảng W/L của từng NMOS và PMOS

Ở bài Lab trước, ta xác định Inverter đơn vị có tỉ lệ $W_p/W_n = 2.63$ với kích thước như sau:

	L	W
NMOS	0.1 μm	0.24 μm
PMOS	0.1 μm	0.63 μm


Ta xác định được NMOS có trở R còn PMOS có trở là $5R$. Với thiết kế NAND2, ta có:

- 2 PMOS được mắc song song nên chỉ cần 1 PMOS để kéo output lên vdd $\Rightarrow$ Giá trị W_p được giữ nguyên.
- 2 NMOS được mắc nối tiếp để kéo output xuống gnd $\Rightarrow 2R/k \Rightarrow$ Cần tăng giá trị W_n lên gấp 2 lần.

	L	W
NMOS	0.1 μm	0.48 μm
PMOS	0.1 μm	0.63 μm

Sử dụng schematic của D-latch sau để giảm số lượng cổng NAND2 cần thiết:


$\Rightarrow$ Nối 2 D-latch được thiết kế từ các cổng NAND2 để tạo thành D-flip flop.




Hình 1: Mô hình D-latch từ NAND2

2. Hình ảnh schematic, symbol và timing pre-layout

a) Schematic and symbol




Hình 2: Schematic của DFF



Hình 3: Symbol của DFF


b) Timing pre-layout



Hình 4: Mô phỏng rise time và fall time

Nhận xét:

- Rise time và fall time của Q và Qn gần như tương đương nhau, do chưa có ảnh hưởng của tụ và trở kí sinh nên sai số gần như không đáng kể.
- Fall time nhanh hơn rise time là do sự ảnh hưởng của độ linh động các hạt mang điện.



Hình 5: Propagation delay của mạch

Nhận xét:


Độ trễ Low-to-High: 64.6 ps (Khi Q chuyển từ mức THẤP lên mức CAO).

Độ trễ High-to-Low: 110 ps (Khi Q chuyển từ mức CAO xuống mức THẤP).

$$T_{pd} = \frac{64.6 + 110}{2} = 87.3 \text{ ps}$$

3) Layout và kiểm tra mô phỏng timing post-layout

a) Layout của DFF



Hình 6: Layout DFF

```
-----  
LVS error file      = dff.LVS_ERRORS  
Layout error file   = dff.LAYOUT_ERRORS  
Schematic netlist   = dff.sch_out  
Layout netlist      = dff.net  
Equivalence file    = [automatic]  
Runset file         = /root/lab1vlsi/synopsys_custom/dff.hercules.lvs/reference_lvs.lvs.evx  
Working directory   = /root/lab1vlsi/synopsys_custom/dff.hercules.lvs  
Compare directory   = run_details/compare  
Compare start time  = 2026-05-25 11:24:25  
-----
```

```
-----  
Top block compare result: PASS
```

```
#####  
# # # # #  
#####  
# # # # #  
# # # # #
```

```
[dff == dff]
```

Hình 7: Pass LVS

LAYOUT ERRORS RESULTS: CLEAN

```

##### # ##### ## # #
# # # # # # #
# # ##### ##### # #
# # # # # # #
##### ##### # # #

```


Library name: lab3
Structure name: dff

ERROR SUMMARY

ERROR DETAILS

Hình 8: Pass DRC

Mô phỏng waveform của DFF:



Hình 9: Mô phỏng waveform hoạt động của DFF

⇒ Thiết kế hoạt động đúng chức năng với v(q) và v(qn) được nạp giá trị ngay tại cạnh lên của xung clock.

b) Kiểm tra rise time và fall time của thiết kế

– Cấu hình mô phỏng với nguồn vào có T_{rise} và T_{fall} là 0.1ns :

```

* =====
* TESTBENCH CHO D-FLIP FLOP (DFF)
* =====

* 1. Nạp file netlist
.include 'netlist.net'

* 2. Khai báo Nguồn cung cấp (Power Supply)

V_VDD vdd! @ 1.2V
V_VSS gnd! @ 0V

* 3. Khai báo Tín hiệu kích thích (Stimulus)

* Ở đây tạo Clock chu kỳ 10ns, độ rộng xung 5ns (Tần số 100MHz)
V_clk clk @ PULSE(0 1.2 0 0.1n 0.1n 5n 10n)
|
V_d d @ PWL(0 0 12n 0 12.1n 1.2 28n 1.2 28.1n 0 42n 0 42.1n 1.2 65n 1.2)

* 5. Cấu hình phân tích mô phỏng (Analysis)
* Chạy mô phỏng miền thời gian (Transient) với bước nhảy 10ps, chạy trong 80ns
.tran 10p 80n


* 6. Tùy chọn xuất dữ liệu

.option post=1
.option runlvl=5

.end

```

Hình 10: File.sp để cấu hình mô phỏng



Hình 11: Rise time và Fall time của thiết kế


Nhận xét:

- T_{rise} và T_{fall} của Qn cao hơn Q do tín hiệu output của Qn lấy được ở cổng NAND2 cuối cùng, từ đó do ảnh hưởng của tụ và trở kháng trên đường dây nên ảnh hưởng đến T_{rise} và T_{fall} của Qn cao hơn Q.
- T_{rise} cao hơn T_{fall} ở cả 2 output cho thấy sự ảnh hưởng của độ linh động lỗ trống ở Pmos thấp hơn electron ở Nmos gây ra.

- T_{rise} và T_{fall} của thiết kế tương đối gần nhau cho thấy thiết kế đã tối ưu về mặt kích thước của Nmos và Pmos.

c) Kiểm tra Propagation delay (delay từ input đến output của thiết kế)

- Input tác động đến sự thay đổi ở output Q và Qn là do xung CLOCK, vì vậy đo propagation delay giữa xung CLOCK và Q.



Hình 12: Propagation delay của thiết kế

Nhận xét:

Độ trễ Low-to-High: 40.6 ps (Khi Q chuyển từ mức THẤP lên mức CAO).

Độ trễ High-to-Low: 59.8 ps (Khi Q chuyển từ mức CAO xuống mức THẤP).

Propagation delay của mạch là:

$$T_{pd} = \frac{40.6 + 59.8}{2} = 50.2 \text{ ps}$$

- **Khác biệt về số tầng logic :** Trong cấu trúc DFF gồm 9 cổng NAND, đường truyền tín hiệu từ chân CLK qua các cổng logic nội bộ để kéo Q từ 1 xuống 0 phải đi qua hai Nmos nên tính hiệu delay nhiều hơn so với khi kéo Q từ 0 lên 1.

- **Tải ký sinh nội bộ:** Các node trung gian giữa 9 cổng NAND có dung kháng ký sinh không đồng đều. Quá trình xả dòng của chuỗi NMOS nối tiếp trong các cổng NAND để tạo sườn xuống tại Q mất nhiều thời gian hơn.

II) Thiết kế JK flip flop từ D-flip flop

Truth Table

J	K	CLK	Q
0	0	↑	Q_0 (no change)
1	0	↑	1
0	1	↑	0
1	1	↑	$\overline{Q_0}$ (toggles)

Hình 13: True table JK flip flop

1) Biến đổi JK flipflop từ D flipflop

Input		Current state(Q_n)	Next state(Q_{n+1})	DFF input
J	K	Q_n	Q_{n+1}	D
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	0	0
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	0	0

Hình 14: Bảng chuyển đổi JK flip flop từ D flip flop

	K Q_n			
J	00	01	11	10
0	0	1	0	0
1	1	1	0	1

Hình 15: Bìa karnaugh của JK flip flop từ D flip flop

$$\Rightarrow D = \overline{K}Q_n + J\overline{Q}_n$$

Biến đổi biểu thức D thành chỉ sử dụng cổng NAND2:

Áp dụng định luật De Morgan: $A+B = (A' \cdot B')'$:


$$D = \overline{K}Q_n + J\overline{Q}_n = ((K'Q_n)' \cdot (JQ_n'))'$$

$$D = \overline{(\overline{K} \cdot Q_n)} \cdot \overline{(J \cdot \overline{Q}_n)}$$

Hình 16: Biểu thức của chuyển từ JKFF sang DFF sau khi rút gọn


2) Hình ảnh schematic, symbol và timing pre-layout

a) schematic của JK flipflop




Hình 17: Schematic của JK flipflop từ biểu thức

- Do thiết kế còn tồn tại cổng NOT nên để thay đổi sang dùng toàn bộ NAND2 ta sử dụng cổng NAND2 thay thế cho cổng NOT.



Hình 18: Schematic của JK flipflop



Hình 19: Symbol JK flipflop


b)Timing pre-layout

```
* =====
* 3. TÍN HIỆU KÍCH THÍCH (STIMULI) ĐỂ KIỂM TRA 4 TRẠNG THÁI LOGIC
* =====
* Tạo xung Clock: Chu kỳ 10ns, độ rộng xung 5ns, thời gian sườn lên/xuống 100ps
Vclk clk gnd! PULSE (0 'SUPPLY' 0 100p 100p 5n 10n)

Vj j gnd! PWL (0n 0 15n 0 15.1n 'SUPPLY' 35n 'SUPPLY' 35.1n 0 55n 0 55.1n 'SUPPLY' 100n 'SUPPLY')
Vk k gnd! PWL (0n 0 35n 0 35.1n 'SUPPLY' 100n 'SUPPLY')
```

```
* =====
* 4. ĐIỀU KIỆN BAN ĐẦU (INITIAL CONDITIONS)
* =====
* Bắt buộc phải đặt trạng thái ban đầu cho mạch tuần tự để tránh lỗi không xác định (X)
.ic v(q)=0 v(qn)='SUPPLY'
```

Hình 20: File .sp kịch bản mô phỏng hoạt động JK flip flop




Hình 21: Waveform hoạt động của JK flip flop

Nhận xét:

- JK flip flop hoạt động ở cạnh lên của xung CLOCK
 - Hoạt động đúng theo true table của JK flip flop
 - Nhận thấy rise time tốn nhiều thời gian hơn fall time do độ linh động của các hạt mang điện của Pmos và Nmos, nhưng độ chênh lệch không quá lớn cho thấy kích thước của Nmos và Pmos đã tối ưu đúng.
 - Kiểm tra mô phỏng pre-layout chưa có tác động của tụ và trở ký sinh nên tín hiệu sẽ ổn định và nhanh hơn.
- ⇒ Thiết kế schematic đã chính xác, mạch hoạt động đúng.

3) Layout và kiểm tra mô phỏng post-layout

a) Layout JK flipflop



Hình 22: Layout JK flip flop từ D flip flop

- Sử dụng D flip flop được thiết kế từ Nand2 và 4 nand2 để hiện thực JK flip flop từ Nand2.
- Sử dụng mental 1, mental 2 và mental 4, với theo chuẩn mental lẻ (mental 1) đi dọc và mental chẵn(mental 2 và 4) đi ngang.

```

-----
Top block compare result: PASS


#####
# # # # #
#####
# # # # #
# # # # #
#####

[jkff == jkff]


-----
Comparison summary
  1 successful equivalencies
  0 failed equivalencies
Schematic and layout agree at all equivalent points.
End of LVS comparison report

```

Hình 23: Kiểm tra LVS của thiết kế



Hình 24: Kiểm tra DRC của thiết kế



Hình 25: Hình ảnh thiết kế sau khi extractRC

b) Kiểm tra rise time và fall time của thiết kế

```

*****
xio clk j k q qn jkff|

.param SUPPLY=1.2V
Vdd vdd! gnd! 'SUPPLY'

* Tạo xung Clock: Chu kỳ 10ns, độ rộng xung 5ns, thời gian sườn lên/xuống 100ps
Vclk clk gnd! PULSE (0 'SUPPLY' 0 100p 100p 5n 10n)


Vj j gnd! PWL (0n 0 15n 0 15.1n 'SUPPLY' 35n 'SUPPLY' 35.1n 0 55n 0 55.1n 'SUPPLY' 100n 'SUPPLY')
Vk k gnd! PWL (0n 0 35n 0 35.1n 'SUPPLY' 100n 'SUPPLY')

* 4. ĐIỀU KIỆN BAN ĐẦU (INITIAL CONDITIONS)
.ic v(q)=0 v(qn)='SUPPLY'
.tran 10p 100n

```

Hình 26: File cấu hình kiểm tra mô phỏng

- Kiểm tra mô phỏng với chu kỳ 10ns, rise time và fall time của xung clock là 80ps. Thiết lập các giá trị thời gian mô phỏng giống với pre-layout để kiểm tra hoạt động của JK flip flop post-layout:




Hình 27: Rise time và fall time của thiết kế

Nhận xét:

- Xung clock là nguồn trực tiếp ảnh hưởng đến rise time và fall time của JK flip flop do ảnh hưởng của clock skew.
 - Nhận thấy rise time và fall time của Q luôn nhanh hơn Qn do output Qn phải đi qua thêm 1 cổng NAND2 làm kéo dài thời gian hoạt động JK flip flop khi xuất kết quả Qn.
 - Kết quả rise time và fall time của JK flip flop bị lệch nhiều hơn so với D flip flop ở rise time và fall time cho thấy Nmos đang hoạt động tốt hơn Pmos.
 - Sự chênh lệch có thể do width Nmos đang được tăng với tỉ lệ là gấp 2 lần là chưa chính xác, khiến cho các tụ kí sinh của Nmos nhỏ hơn nên thời gian xả tụ nhanh hơn, sự chênh lệch này thể hiện rõ khi kết nối nhiều cổng NAND2 khiến cho fanout tăng lên.
 - Có thể cải thiện sự chênh lệch bằng cách tăng width của Nmos lên thêm.
 - Sự chênh lệch giữa độ linh động của các hạt mang điện cũng gây ảnh hưởng.
- ⇒ kết quả cho thấy thiết kế JK flip flop hoạt động đúng chức năng, các gai nhỏ xảy ra do ảnh hưởng của các R và C kí sinh, có thể tăng width của Nmos để cải thiện sự chênh lệch rise time và fall time.

c) Kiểm tra Propagation delay



Hình 28: Propagation delay của thiết kế

Nhận xét:

Độ trễ Low-to-High: 50.7 ps (Khi Q chuyển từ mức THẤP lên mức CAO).

Độ trễ High-to-Low: 74 ps (Khi Q chuyển từ mức CAO xuống mức THẤP).


Propagation delay của mạch là:

$$T_{pd} = \frac{74 + 50.7}{2} = 62.35 \text{ ps}$$

- **Khác biệt về số tầng logic :** Trong cấu trúc JK flip flop gồm 13 cổng NAND, đường truyền tín hiệu từ chân CLK qua các cổng logic nội bộ để kéo Q từ 1 xuống 0 phải đi qua hai Nmos nên tính hiệu delay nhiều hơn so với khi kéo Q từ 0 lên 1.
 - **Tải ký sinh nội bộ:** Các node trung gian giữa 13 cổng NAND có dung kháng ký sinh không đồng đều. Quá trình xả dòng của chuỗi NMOS nối tiếp trong các cổng NAND để tạo sườn xuống tại Q mất nhiều thời gian hơn, có thể thay đổi width của Nmos để cải thiện sự chênh lệch này.
- ⇒ Nhận thấy propagation delay của JK flip flop kéo dài hơn DFF do số cổng NAND2 tăng và các tụ ký sinh làm chậm thời gian hoạt động.

III) Thiết kế Synchronous Counter

Sơ đồ chuyển trạng thái:



Hình 3-2: Trạng thái của mạch đếm

Hình 29: Sơ đồ chuyển trạng thái

1) Thiết kế Synchronous Counter từ JK flip flop

Biến đổi biểu thức


Current State		Next State		Second JK flip flop		First JK flip flop	
Q1	Q0	Q1+	Q0+	J1	K1	J0	K0
0	0	0	1	0	X	1	X
0	1	1	1	1	X	X	0
1	0	1	1	X	0	1	X
1	1	0	0	X	1	X	1

- Rút gọn biểu thức của các JK flip flop:
 - $J1 = Q0$
 - $K1 = Q0$
 - $J0 = 1$
 - $K0 = Q1$
- Để mạch có thể nạp được giá trị bất kì cho mạch đếm từ bên ngoài, tiến hành thiết kế thêm MUX21 để chọn giữa giá trị nạp vào hoặc giá trị cũ để thực hiện đếm.


2) Thiết kế cổng MUX21

a) Thiết kế MUX21

Thiết kế MUX21 từ các cổng NAND2:



Hình 30: Schematic MUX21




Hình 31: Symbol MUX21


b) Layout MUX21 và kiểm tra hoạt động của MUX21

Bảng hoạt động của MUX21:


Input			Output
A	B	Load	Out
		0	A
		1	B



Hình 32: Layout MUX21



Hình 33: Layout MUX21 khi extractRC




Hình 34: Waveform MUX21

⇒ Thiết kế MUX21 đã thực hiện đúng chức năng, khi Load = 0 thì output Out sẽ lấy giá trị tại input A, và khi Load = 1 thì Out sẽ lấy giá trị tại input B.


3) Thiết kế Synchronous Counter 2-bit có khả năng nạp giá trị ngõ vào

a) Thiết kế schematic, symbol và timing pre-layout

- Thiết kế schematic của synchronous counter 2-bit có khả năng nạp giá trị ban đầu thông qua cổng MUX21. Khi Load = 1 thì nạp giá trị cho JK flip flop, nếu Load = 0 thì nhận lại giá trị cũ qua Q0 và Q1 để tiến hành đếm theo chuỗi.




Hình 35: Schematic synchronous counter 2-bit



Hình 36: Symbol synchronous counter 2-bit

Tiến hành kiểm tra mô phỏng pre-layout kiểm tra hoạt động của counter:




Hình 37: Waveform hoạt động của counter

Nhận xét:

- Khi Load = 1 counter được nhận giá trị 10, sau đó tiến hành đưa Load = 0 để tiến hành đếm theo chu trình 10 -> 11 -> 00 -> 01 -> 11 tại mỗi cạnh lên của xung clock.
 - Do Q0 phải chờ tín hiệu từ Q1 nên dễ thấy thời gian rise time và fall time của Q0 lâu hơn Q1.
 - Ngoài ra Q0 phải kéo tải là J1 và K1 nên thời gian rise time và fall time cũng bị ảnh hưởng.
- ⇒ Thiết kế schematic cho synchronous counter 2-bit đã hoạt động đúng chức năng

b) Layout và kiểm tra mô phỏng post-layout


- Tiến hành layout Synchronous counter với chức năng nạp giá trị bất kì vào bộ đếm và đếm theo chu kỳ. Layout theo cấu trúc đối xứng các cổng NAND2 và đường vdd! bao quanh tạo thành hình chữ nhật nhằm tối ưu diện tích.(14.14 x 34.575)



Hình 38: Layout Synchronous Counter

Kiểm tra rise time và fall time thiết kế:

- Tiến hành mô phỏng với kịch bản tương tự mô phỏng pre-layout khi load=1 thì nạp giá trị 10 vào cho counter và khi load=0 thì bắt đầu đếm theo chuỗi.




Hình 39: Waveform mô phỏng post-layout

Nhận xét:

- Mạch hoạt động đúng theo thiết kế với chu trình đếm theo chuỗi đã tính toán.
- Các gai nhỏ trên Q1 và Q0 là do các RC kí sinh gây ra cho quá trình nạp xả khi hoạt động của mạch.

- Rise time và fall time có sự chênh lệch chủ yếu do các kích thước của NAND2 chưa tối ưu ở các vị trí có tải khác nhau nên cần kích thước cổng NAND2 khác nhau.
 - Q1 có rise time và fall time thấp hơn Q0 do phải kéo ít tải hơn nên thời gian nạp xả nhanh hơn.
- ⇒ Thiết kế đúng chức năng và mạch hoạt động tốt, các sự chênh lệch giữa rise time và fall time và các cổng output có thể cải thiện bằng cách tính toán lại kích thước các cổng logic trên thiết kế theo mô hình logical effort.

Kiểm tra propagation delay của thiết kế:



Hình 41: Propagation Delay của thiết kế

Nhận xét:

Do output có độ trễ Propagation delay cao nhất là Q0 nên sẽ chọn Propagation delay của Q0 làm chuẩn cho toàn bộ thiết kế.

- **Độ trễ Low-to-High: 65.6 ps** (Khi Q chuyển từ mức THẤP lên mức CAO).
- **Độ trễ High-to-Low: 88.1 ps** (Khi Q chuyển từ mức CAO xuống mức THẤP).

Propagation delay của mạch là:

$$T_{pd} = \frac{65.6 + 88.1}{2} = 76.85 \text{ ps}$$

- ⇒ Nhận thấy propagation delay của Propagation Counter kéo dài hơn các thiết kế nhỏ cấu thành như DFF, JK flip flop nhưng sự chênh lệch không quá cao, mạch hoạt động đúng chức năng.