

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH



BÁO CÁO BÀI TẬP
THIẾT KẾ VI MẠCH SỐ
CE222.Q11

ĐỀ TÀI: PHÂN TÍCH TÌM THIẾT KẾ TỐI ƯU CỦA DECODER
2-TO-4 DỰA TRÊN PHƯƠNG PHÁP TỐI ƯU DELAY

Giảng viên hướng dẫn:
ThS. PGS.TS Lâm Đức Khải

Sinh viên thực hiện:
Trần Minh Tiến – 23521586
Trần Hoàng Thông -23521529
Trần Thảo Vy - 23521838

I) Khảo sát hiện thực Decoder 2 to 4

1.1) Cách thực hiện

- Để khảo tối ưu delay cho thiết kế decoder 2 to 4 ta cần tìm ra nỗ lực đường dẫn (F) dựa trên các đại lượng G, H, B của decoder 2 to 4
- Giả sử thiết kế decoder ban đầu có các input A1,A0 và A1', A0' riêng lẻ để đơn giản hóa quá trình tính toán.
- Theo yêu cầu thiết kế decoder ban đầu có đầu vào C_in là Inverter, tiến hành tìm C_in của Inverter và dùng C_in làm đơn vị Unit Size của thiết kế.
- Thực hiện tìm kiếm kích thước của các thành phần cấu tạo của thiết kế theo các bước sau:

- 1) Compute path effort $F = GBH$
- 2) Estimate best number of stages $N = \log_4 F$
- 3) Sketch path with N stages
- 4) Estimate least delay $D = NF^{\frac{1}{N}} + P$
- 5) Determine best stage effort $\hat{f} = F^{\frac{1}{N}}$
- 6) Find gate sizes $C_{in_i} = \frac{g_i C_{out_i}}{\hat{f}}$

Hình 1: Quy trình tối ưu thiết kế cho Decoder 2 to 4

1.2) Kiến trúc Decoder 2 to 4

- Decoder tích cực mức cao(1) để bật tín hiệu:


A	B	D0	D1	D2	D3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Bảng 1: True Table của Decoder 2 to 4 hoạt động mức cao

Phương trình Boolean rút gọn cho từng ngõ ra:

- $D0 = \bar{A} \cdot \bar{B}$ (kích hoạt khi A=0, B=0)
- $D1 = \bar{A} \cdot B$ (kích hoạt khi A=0, B=1)
- $D2 = A \cdot \bar{B}$ (kích hoạt khi A=1, B=0)
- $D3 = A \cdot B$ (kích hoạt khi A=1, B=1)

⇒ Để giảm độ phức tạp decoder 2 to 4 sẽ có các giá trị A, $\bar{A}$ và B, $\bar{B}$ được đưa thẳng vào mà không phải chuyển đổi trong mạch.




Hình 2: Thiết kế Decoder 2 to 4

II) Tìm C_{in} của Inverter cho Unit Size


2.1) Thiết kế Schematic và Layout

- Thiết kế Inverter với các thông số $L_{NMOS} = 0.1 \mu m$, $W_{NMOS} = 1 \mu m$ và $L_{PMOS} = 0.1 \mu m$, $W_{PMOS} = 2.24 \mu m$:



Hình 3: Schematic Inverter

- Layout Inverter với kích thước đã nêu ở trên và tiến hành extract RC để tìm C_{in} cho đầu vào của khối Decoder:
- C_{in} của Inverter là tập hợp các giá trị tụ tại Gate của Inverter.
- C_{in} của Inverter tỉ lệ thuận với Width của Nmos và Pmos nên có thể dùng như một Unit Size để tìm kích thước Nmos và Pmos cho các cổng logic khác trên đường dây.



Hình 4: Layout Inverter sau khi extractRC

2.2) Tính toán C_{in} của Inverter tại cực Gate

– Vì C_{in} của Inverter nằm ở cực Gate tỉ lệ thuận với width của Nmos và Pmos vì thế muốn tìm C_{in} ta cộng tất cả giá trị tụ của cực Gate sau khi extractRC.

```
cg54 59:in 0 c=4.80767e-17
c53 59:in mm7|drn c=9.92481e-17
c52 59:in mm6|bulk c=3.35329e-17
c51 59:in mm6|src c=2.2078e-16
c50 59:in mm6|drn c=2.2078e-16
c49 59:in 35:out c=2.00182e-16
c48 59:in 52:vdd! c=1.17744e-16
c47 59:in 15:gnd! c=5.73641e-17
c46 59:in 14:gnd! c=4.50201e-18
c45 59:in 51:vdd! c=1.82004e-18
c44 59:in vdd! c=1.45527e-19
c43 59:in mm7|bulk c=2.37922e-17
c42 59:in mm7|src c=9.92481e-17
```

Hình 5: Tụ tại node in

```

:41 mm7|gate 52:vdd! c=6.91124e-20
:40 mm7|gate 51:vdd! c=1.35678e-19
:39 mm7|gate 35:out c=1.37924e-17
:38 mm7|gate vdd! c=1.28538e-20
:37 mm6|gate 52:vdd! c=5.53939e-19
:36 mm6|gate 51:vdd! c=1.33542e-18
:35 mm6|gate 35:out c=2.89246e-17
:34 mm6|gate vdd! c=1.17289e-19


```

Hình 6: Tụ tại node Gate

⇒ Tổng giá trị tụ C_{in} của Inverter là : $1.12 \text{ fF} + 0.044 \text{ fF} = 1.165 \text{ fF}$

2.3) Kết luận Unit Size của Decoder và giá trị tải C_{load}

- Ta có Unit Size = C_{in} gate của Inverter bằng **1.165fF**.
- Vì theo yêu cầu của bài $C_{load} = 96 \times \text{Unit Size}$, hay $C_{load} = 96 \times 1.165 \text{ fF} = \mathbf{111.84 \text{ fF}}$.
- ⇒ Để dễ dàng cho việc tính toán ta chỉ lấy tỉ lệ của của C_{in} và C_{load} là 1 và 96 cho thiết kế Decoder.
- Mô hình hóa thiết kế Decoder 2 to 4 có input đầu vào phải chịu tải C_{in} của Inverter là 1 Unit Size và tải C_{load} của Decoder phải chịu 96 Unit Size:



Hình 7: Tải đầu vào và tải phải kéo của Decoder 2 to 4

III) Lựa chọn thiết kế Decoder 2 to 4

– Để lựa chọn thiết kế cho Decoder có Input phải kéo tải của Inverter đầu tiên, ta tiến hành tìm số tầng N của thiết kế dựa vào công thức tìm **Path Effort**, sau đó lựa chọn các thiết kế có số tầng N đáp ứng được Delay của thiết kế.

- Công thức tìm Path Effort của thiết kế:

$$F = BGH$$

Với các đại lượng như sau:

- G: Logical Effort
- H: Electrical Effort
- B: Branching Effort

- Tìm số tầng N từ Path Effort:

$$N = \log_4 F$$

3.1) Tính toán tìm số tầng N của Decoder 2 to 4

- Thiết kế có C_{in} là 1 và C_{load} là 96:

$$\text{Electrical Effort } H = 96$$

- Vì có 2 bit đầu vào và 4 ngõ ra, mỗi bit đầu vào sẽ có giá trị 1 ở đúng 2 trạng thái. Do đó, tín hiệu sẽ phải rẽ ra làm 2 nhánh:

$$\text{Branching Effort } B = 2$$

- Vì chưa lựa chọn được thiết kế tối ưu cho Decoder nên ta sẽ giả sử Logical Effort là 1:

$$\text{Logical Effort } G = 1$$

- Số tầng của thiết kế:

$$N = \log_4(96 \times 2 \times 1) = 3.8$$

⇒ Vậy ta sẽ lựa chọn thiết kế có số tầng $N=4$.

3.2) Lựa chọn thiết kế Decoder 2 to 4 dựa trên delay D

a) Hiện thực công thức tính Path Delay

- Vì đã tìm ra số tầng N của thiết kế, tiến hành tìm ra công thức phổ quát của **Path Delay (D)** từ công thức **Path Effort**.
- Liệt kê các thiết kế có input đi vào Inverter đầu tiên và sử dụng công thức **Path Delay** để tìm ra delay của từng thiết kế.
- Do ở ban đầu đã giả sử $G=1$ nên có thể có sự chênh lệch khi tính delay giữa các thiết kế, nên ta đặt G là biến sẽ được thế vào để tính delay.
- Vì số tầng là **3.8** nên các thiết kế được chọn sẽ có số tầng từ 3 đến 5 tầng.
- Công thức tính Path Delay tổng quát:

$$D = N \times F^{\frac{1}{N}} + P$$

- Công thức tính Path Delay của Decoder 2 to 4:

$$D = N \times (192 \times G)^{\frac{1}{N}} + P$$

b) Tìm thiết kế tối ưu cho Decoder

- Tìm các thiết kế phù hợp dựa vào biểu thức output của Decoder 2 to 4, các cổng sẽ sử dụng nhằm mục đích biến đổi thành cổng AND2:

Kiến trúc	Số tầng(N)	G(Logical effort)	P (Parasitic delay)	D (Path delay)
INV - NAND2 - INV	3	4/3	4	23
INV - NOR2 - INV - INV	4	5/3	5	21.9
INV - INV - NAND2 - INV	4	4/3	5	21
INV - INV - INV - NAND2 - INV	5	4/3	6	21.1
INV - INV - NOR2 - INV - INV	5	5/3	6	21.8

Nhận xét:

- Thiết kế **INV - INV - NAND2 – INV** có hệ số Path Delay ngắn nhất bằng **21τ** và đáp ứng đủ số tầng là 4 vì vậy sẽ được chọn làm thiết kế chính của Decoder 2 to 4.
 - Thiết kế **INV - NAND2 – INV** dù có số tầng là $N=3$ nhưng do ảnh hưởng của hệ số nỗ lực cho mỗi tầng (stage effort) $f = F^{\frac{1}{N}} = 256^{\frac{1}{3}} \approx 6.35$ khiến cho mỗi tầng phải delay lâu hơn.
 - Dù **INV - NOR2 - INV – INV** cũng có 4 tầng nhưng ảnh hưởng của hệ số G khiến cho delay của thiết kế này cao hơn.
- ⇒ Thiết kế lý tưởng là thiết kế có Path Delay ngắn nhất và f gần với giá trị 4 nhất.


c) Tìm các đại lượng kích thước của thiết kế Decoder 2 to 4

- Lựa chọn thiết kế **INV - INV - NAND2 – INV** làm thiết kế của Inverter với hệ số nỗ lực của từng tầng là $f = F^{\frac{1}{N}} = (192 \times \frac{4}{3})^{\frac{1}{4}} = 4$.
- Đặt x, y, z lần lượt là width của các cổng cần tìm, tải C_{out} của các cổng đó sẽ là C_{in} của cổng phía sau.
- Sử dụng công thức để tính được giá trị C_{in} của các cổng cấu thành và từ đó suy ra kích thước của các cổng x, y, z .

$$C_{in} = \frac{b \times g \times C_{out}}{f}$$

Với:

- g là nỗ lực logic của cổng (logical effort)
- C_{out} là tải mà cổng phải kéo ở phía sau
- f là hệ số nỗ lực của từng tầng
- b là hệ số rẽ nhánh



Hình 8: Mô phỏng thiết kế Decoder 2 to 4

Hiện thực:

Tầng 4 Inverter có width là z:

- Có tải ngõ ra $C_{load} = 96$ unit và nỗ lực logic của cổng Inverter (logical effort) $g = 1$.

$$z = W_{Inverter} = \frac{1 \times 96}{4} = 24 \text{ unit}$$

Tầng 3 Nand2 có width là y:

- Có tải ngõ ra $C_{load} = 24$ unit là kích thước của cổng Inverter phía sau nó và nỗ lực logic của cổng Nand2 (logical effort) $g = \frac{4}{3}$.


$$y = W_{Nand2} = \frac{\frac{4}{3} \times 24}{4} = 8 \text{ unit}$$

Tầng 2 Inverter có width là x:

- Có tải ngõ ra $C_{load} = 8$ unit là kích thước của cổng Nand2 phía sau nó và nỗ lực logic của cổng Inverter (logical effort) $g = 1$, đặc biệt do ở Inverter này có sự rẽ nhánh tín hiệu để kéo thêm 1 tải ở nhánh khác nên có hệ số $b=2$.

$$x = W_{Inverter} = \frac{1 \times 2 \times 8}{4} = 4 \text{ unit}$$

3.3) Kết luận kích thước của các cổng cấu thành



Hình 9: Thiết kế và kích thước từng cổng của Decoder

- Sử dụng kích thước Width của Nmos và Pmos của Inverter đầu tiên thay cho C_{in} của Inverter để trực tiếp ra giá trị Width của Nmos và Pmos ở các gate phía sau.
- Kích thước của Inverter ban đầu là $L_{NMOS} = 0.1 \mu m$, $W_{NMOS} = 1 \mu m$ và $L_{PMOS} = 0.1 \mu m$, $W_{PMOS} = 2.24 \mu m$:
- Tiến hành nhân kích thước của Inverter với hệ số C_{in} đã tìm được của từng cổng.

Hiện thực:

Cổng Inverter 4 unit:

$$W_{NMOS} = 1 \times 4 = 4 \mu m, L_{NMOS} = 0.1 \mu m.$$

$$W_{PMOS} = 2.24 \times 4 = 8.96 \mu m, L_{PMOS} = 0.1 \mu m.$$

Cổng Inverter 24 unit:

$$W_{NMOS} = 1 \times 24 = 24 \mu m, L_{NMOS} = 0.1 \mu m.$$

$$W_{PMOS} = 2.24 \times 24 = 53.76 \mu m, L_{PMOS} = 0.1 \mu m.$$

Cổng Nand2 8 unit: vì cổng Nand2 có kích thước Nmos phải tăng gấp 2 lần để cân bằng R nên :


$$W_{NMOS} = 1 \times 8 \times 2 = 16 \mu m, L_{NMOS} = 0.1 \mu m.$$

$$W_{PMOS} = 2.24 \times 8 = 17.92 \mu m, L_{PMOS} = 0.1 \mu m.$$

IV) Hiện thực Decoder 2 to 4 và kiểm tra

4.1) Thiết kế

- Tiến hành thiết kế Decoder 2 to 4 bằng cách thiết kế các cổng logic theo kích thước đã tính toán theo unit size.



Hình 10: Decoder Schematic

- Mô phỏng Pre-layout kiểm tra hoạt động của thiết kế, ở đây sẽ dùng tải C_load là nối vào 96 cổng Inverter để tăng độ chính xác:

```
Va a 0 PULSE(0 1.2 0 10p 10p 2n 4n)
Va_a 0 PULSE(1.2 0 0 10p 10p 2n 4n)

* Chân B chu kỳ 2ns (1ns mức 0, 1ns mức 1)
Vb b 0 PULSE(0 1.2 0 10p 10p 1n 2n)
Vb_b 0 PULSE(1.2 0 0 10p 10p 1n 2n)

* =====
* 4. GẮN TẢI VẬT LÝ VÀO NGÕ RA
* =====
* C_load
Xload_d0 d0 dum0 inverter M=96
Xload_d1 d1 dum1 inverter M=96
Xload_d2 d2 dum2 inverter M=96
Xload_d3 d3 dum3 inverter M=96


* 5. Thiết lập mô phỏng Transient chạy trong 5ns để quan sát đủ các chu kỳ
.tran lp 5n

* =====
* 6. LỆNH ĐO ĐỘ TRỄ (DELAY MEASUREMENT)
* =====

* Lúc này ngõ ra d0 off and d1 on.

.measure tran delay_rise TRIG v(b) VAL=0.6 RISE=2 TARG v(d1) VAL=0.6 RISE=1
.measure tran delay_fall TRIG v(b) VAL=0.6 RISE=1 TARG v(d0) VAL=0.6 FALL=1
.measure tran delay_avg param='(delay_rise + delay_fall)/2'
* =====
```

Hình 11: File .sp kịch bản mô phỏng



Hình 12: Hoạt động của Decoder

⇒ Thiết kế hoạt động đúng với biểu thức của Decoder 2 to 4

4.2) So sánh Delay giữa tính toán và mô phỏng

Delay Path tính toán:

- Ta có Path Delay = 21τ , giá trị τ dựa theo mô phỏng Inverter Fanout 1 ở các thiết kế trước là:

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
tphl_net7= 13.0858p targ= 176.6565p trig= 163.5707p
tplh_net7= 13.4881p targ= 56.8536p trig= 43.3654p
tp_avg= 13.2870p

***** job concluded
*****
```

Hình 13: Mô phỏng Propagation delay của Inverter fanout 1

- $T_{PHL} = 13.085ps$
- $T_{PLH} = 13.488ps$
- $T_P = 13.2870ps$
- Theo công thức gốc của một cổng Inverter gánh Fanout = 1:
 - Nỗ lực logic: $g = 1$
 - Nỗ lực điện (Fanout): $h = 1$
 - Trễ ký sinh: $p = 1$
 - Tổng độ trễ (τ):

$$d_{FO1} = g \times h + p = 2\tau$$

$$\Rightarrow \tau = \frac{13.287}{2} = 6.6 ps$$

$$\text{Vậy Path Delay } D = 21 \times 6.6 = 138.6 ps$$

Delay Path mô phỏng:

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
delay_rise= 84.6995p targ= 2.0897n trig= 2.0050n
delay_fall= 71.4860p targ= 76.4860p trig= 5.0000p
delay_avg= 78.0927p

***** job concluded
```

Hình 14: Delay Path mô phỏng của thiết kế

⇒ Delay path mô phỏng của thiết kế D= 78.0927 ps.

Nhận xét:

- Sự chênh lệch giữa delay rise và Fall chủ yếu do độ linh động của các hạt mang điện Nmos và Pmos trong thiết kế, sự chênh lệch không đáng kể trong thiết kế lớn nên không gây ảnh hưởng nhiều đến mạch.
- Độ trễ trung bình của mô phỏng thấp hơn so với tính toán là do sự chênh lệch giữa giá trị τ , và mô phỏng pre-layout chưa tích xuất được các thành phần ký sinh gây ảnh hưởng đến Delay Path.
- Thiết kế có Delay Path mô phỏng ngắn với tải phải kéo 96 đơn vị C_{in} cho thấy kích thước của các cổng logic cấu thành đã được tối ưu.