

ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH



BÁO CÁO BÀI TẬP
THIẾT KẾ VI MẠCH SỐ
CE222.Q11

ĐỀ TÀI: KIỂM TRA PROPAGATION DELAY VÀ THIẾT KẾ
RING OSCILLATOR 10GHz

Giảng viên hướng dẫn:
PGS.TS Lâm Đức Khải

Sinh viên thực hiện:

Trần Minh Tiến – 23521586

Trần Thảo Vy – 23521838


Trần Hoàng Thông - 23521529

TP. Hồ Chí Minh, 13/05/2026

I) Khảo sát Propagation delay của Inverter fanout1

a) Inverter layout and extract RC

- Các giá trị của Inverter Fanout 1 có kích thước $W_{Nmos} = 1\mu m$ và $L_{Nmos} = 0.1\mu m$, $W_{Pmos} = 2.16\mu m$ và $L_{Pmos} = 0.1\mu m$:



Hình 1: Hình ảnh extract RC của Inverter

Tổng hợp các thông số của Nmos và Pmos:

Giá trị	Pmos	Nmos
Giá trị tụ tại Source	0.497 fF	0.237 fF
Giá trị tụ tại Drain	0.509 fF	0.247 fF
Giá trị tụ tại Gate	0.0303 fF	0.0139 fF
Điện trở tại Drain	1.64Ω	3.6Ω
Điện trở tại Source	1.64Ω	3.6Ω
Điện trở tổng	1568.2 Ω	1572.1 Ω

Giá trị C và R của Inverter:

- $C_{\text{Drain}} = 0.509 \text{ fF (PMOS)} + 0.247 \text{ fF (NMOS)} = 0.756 \text{ fF}$
- $C_{\text{Total}} = C_{\text{Drain}} + C_{\text{Gate_load}} = 0.756 + 0.0303 + 0.0139 = 0.8002 \text{ fF}$
- $R_{\text{Inverter}} = 1572 \Omega$

b) Tính toán Propagation Delay của Inverter

1. Theo mô hình RC:

Biến đổi công thức cho thời gian xả T_{PHL} :

$$\begin{aligned} V_c &= E e^{-\frac{t}{RC}} \\ I_c &= -\frac{E}{R} e^{-t/RC} \end{aligned}$$

Ta có: $0.5 = e^{-\frac{T_{\text{PHL}}}{RC}} \Rightarrow T_{\text{PHL}} = -\ln(0.5) \times R \times C_{\text{Total}} \approx 0.69 \times R_{\text{Nmos}} \times C_{\text{Total}} \approx 0.69 \times 1572 \times 0.8 \times 10^{-15} \approx 8.6774 \times 10^{-13} \text{ s} \approx 0.8677 \text{ ps}$

Biến đổi công thức cho thời gian nạp T_{PLH} :

$$\begin{aligned} V_c &= E(1 - e^{-\frac{t}{RC}}) \\ I_c &= \frac{E}{R} e^{-t/RC} \end{aligned}$$

Ta có: $0.5 = 1 - e^{-\frac{T_{\text{PLH}}}{RC}} \Rightarrow T_{\text{PLH}} = -\ln(0.5) \times R_{\text{Pmos}} \times C_{\text{Total}} \approx 0.69 \times R \times C \approx 0.69 \times 1572 \times 0.8 \times 10^{-15} \approx 0.8677 \text{ ps}$

Propagation Delay:

$$T_{\text{PD}} = \frac{T_{\text{PHL}} + T_{\text{PLH}}}{2} = \frac{0.8677 + 0.8677}{2} = 0.8677 \text{ ps}$$

2. Theo mô hình Logical Effort:

$$d = g \times h + p$$
$$d_{abs} = d \times \tau$$


- **g (Logical Effort):** Khả năng cấp dòng của cổng so với Inverter (Với Inverter, $g = 1$).
- **h (Electrical Effort / Fanout):** Tỷ lệ tải ngõ ra trên ngõ vào ($h = \frac{C_{out}}{C_{in}}$). Với cấu hình Inverter FO1, $h = 1$.
- **p (Parasitic Delay):** Độ trễ do tụ ký sinh nội tại của cổng (Với Inverter, $p = 1$).

⇒ Đối với Inverter FO1: $d = 1 \times 1 + 1 = 2$.

⇒ $d_{abs} = d \times \tau = 2 \times 3 \times R \times C_{Drain} = 6 \times 1572 \times 0.756 \times 10^{-15} = 7.1305 \times 10^{-12} \text{ s} = 7.1306 \text{ ps}$

c) Mô phỏng Propagation Delay của Inverter:

- Vì mô hình tính toán Propagation Delay của Inverter chưa thể tìm chính xác giá trị R và C của Inverter và ảnh hưởng của Slew Rate do tín hiệu đầu vào, nên độ chính xác của T_{PD} sẽ được thực hiện ở mô phỏng Inverter fanout 1 sau khi extractRC.



Hình 2: Inverter Fanout 1

```
.GLOBAL vdd! gnd! gnd!_1 0

*****
* 2. CẤP NGUỒN VÀ XUNG KÍCH THÍCH
*****
* Cấp nguồn 1.2V vào lưới vdd! toàn cục
/_vdd vdd! 0 DC 'vdd_val'

* Nối mọi loại lưới Mass mà StarRC để ra xuống đất (0V)
/_gnd gnd! 0 DC 0
/_gnd1 gnd!_1 0 DC 0

* Cấp xung kích thích thẳng vào nút 'in' của xi0
/_in xi0.in 0 PULSE(0 'vdd_val' 20ps 'trf_in' 'trf_in' 'pulse_width' 'period')

*****
* 2. THIẾT LẬP MÔ PHỎNG VÀ ĐO ĐẶC
*****
.tran 0.1ps 500ps

.probe tran v(xi0.in) v(xi0.net4) v(xi0.out)


* Đo trễ sườn xuống t_pHL
.measure tran t_phl_net4
* TRIG v(xi0.in) VAL=v50 RISE=1
* TARG v(xi0.net4) VAL=v50 FALL=1

* Đo trễ sườn lên t_pLH
.measure tran t_plh_net4
* TRIG v(xi0.in) VAL=v50 FALL=1
* TARG v(xi0.net4) VAL=v50 RISE=1

* Tính trung bình Delay
.measure tran tp_avg param='(t_phl_net4 + t_plh_net4)/2'

*****
* 3. GỌI FILE NETLIST KÝ SINH
*****
.option post=2 nomod
.include 'netlist.net'
```

Hình 3: File.sp kịch bản kiểm tra propagation delay



Hình 4: Layout Inverter fanout 1

Time Propagation của Inverter Fanout1 này:

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
tphl_net4= 13.3690p targ= 43.3690p trig= 30.0000p
tplh_net4= 13.6189p targ= 163.6189p trig= 150.0000p
tp_avg= 13.4939p
```

Hình 5: Time Propagation fanout1

- $T_{PHL} = 13.369\text{ps}$
 - $T_{PLH} = 13.6189\text{ps}$
 - $T_p = 13.4939\text{ps}$
- ⇒ Có thể nhìn thấy T_{PHL} và T_{PLH} gần như bằng nhau, chứng minh rằng việc lựa chọn tỉ lệ W_{Nmos} và W_{Pmos} đã tối ưu, giúp Pmos và Nmos có R và C gần như tương đương nhau.

d) Ring Oscillator với tần số 10GHz:

Công thức tìm số lượng Inverter(N) từ tần số 10GHz($T=100\text{ps}$) với T_p là Propagation Delay của mạch Inverter Fanout 1.

$$N = \frac{T}{2 \times T_p}$$

Ta có:

$$N = \frac{100}{2 \times 13.4939} \approx 3.7$$

⇒ Vì số lượng Inverter phải là số lẻ nên N có thể N=3 hoặc N=5.

Tần số dao động được tính theo công thức:

$$f = \frac{1}{2 \times N \times T_p}$$

Trường hợp N=3:

$$f = \frac{1}{2 \times 3 \times 13.4939} = \frac{1}{80.96} \approx 12.35 \text{ GHz}$$

```
* 2. Include file netlist trích xuất (Lưu file bạn đã gửi thành tên 'ring_osc.net')
.include 'netlist.net'

* 3. Thiết lập thông số mô phỏng
.option post=1 probe=1 accurate=1
.temp 25
.GLOBAL vdd! gnd! gnd!_1
* 4. Nguồn cung cấp (Thay đổi 1.2V thành điện áp định mức của PDK bạn dùng)
Vdd vdd! 0 1.2V
Vgnd gnd! 0 0V
Vgnd1 gnd!_1 0 0V

* 5. Khởi tạo điều kiện ban đầu (Bắt buộc để mạch có thể dao động)
* net1 là node đầu ra mà bạn đã khai báo ở cuối file .net (xiè net1 ring_oscillator_3)
.ic v(net1)=0


* 6. Phân tích miền thời gian (Transient Analysis)
* Chạy trong 20ns để mạch ổn định
.tran lps 20ns

* 7. Lệnh đo tần số (Measurement)
* Đo tần số dựa trên node 'net1'
* Ngưỡng (val) nên đặt bằng VDD/2 (Ví dụ: 0.6V nếu VDD=1.2V)
.measure tran T_period TRIG v(net1) VAL=0.6 RISE=3 TARG v(net1) VAL=0.6 RISE=4
.measure tran frequency PARAM='1/T_period'
* 8. Lưu các dạng sóng cần xem
.probe v(net1)
```


Hình 6: file .sp kịch bản mô phỏng

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
t_period= 78.9412p targ= 244.1558p trig= 165.2145p
frequency= 12.6677g
```

Hình 7: Mô phỏng tìm T và F của mạch ring oscillator



Hình 8: Mô phỏng waveform ring oscillator



Hình 9: Ring oscillator Fanout 3

Nhận xét:

Sự chênh lệch tần số giữa tính toán(12.35GHz) và mô phỏng thực tế (12.66GHz) là do:


- Hiệu ứng slew rate: do trong mô phỏng tìm Propagation Delay của Inverter Fanout 1 ta thiết lập thông số slew rate của mạch ở mức 50ps làm cho tính hiệu kéo dài hơn, trong khi đó Ring Oscillator có slew rate ngắn hơn nên chuyển mức logic nhanh hơn.
- ảnh hưởng bởi chu kì ngắn nên tín hiệu sẽ không đạt mức vdd(1.2V) và Gnd(0V), nên sẽ làm giảm thời gian thay đổi tín hiệu và thay đổi Propagation Time.

Trường hợp $N=5$:


$$f = \frac{1}{2 \times 5 \times 13.4939} = \frac{1}{134.93} \approx 7.41 \text{ GHz}$$

```
***** transient analysis tnom= 25.000 temp= 25.000 *****  
t_period= 137.8908p targ= 420.1390p trig= 282.2482p  
frequency= 7.2521g
```

Hình 10: Kết quả mô phỏng T và F



Hình 11: Chu kì và tần số của Ring Oscillator 5



Hình 12: Ring oscillator 5 inverter

Nhận xét:

Sự chênh lệch tần số giữa tính toán (7.41 GHz) và mô phỏng thực tế (7.25 GHz) là do:

Sự tăng lên của số lượng RC kí sinh nhiều hơn so với N=3, khiến tốc độ trung bình của hệ thống bị giảm, đồng thời đường dây feedback trở về cũng dài hơn khiến cho tốc độ của mạch bị ảnh hưởng.

Chu kì hoạt động của mạch N=5 đủ dài để tín hiệu nạp xả hoàn toàn mức GND(0) và VDD(1.2V) khiến cho mạch đủ thời gian để đạt các mức giới hạn logic, từ đó làm chậm quá trình chuyển trạng thái.

e) Các phương pháp tối ưu để đạt đúng tần số 10Ghz

- Vì N=3 thì $f = 12.7 \text{ GHz}$ gần với tần số mong muốn nhất nên sẽ tối ưu với N=3.

Cơ sở lý thuyết:

$$t_p \propto \frac{C_{load} \cdot V_{DD}}{I_{DSAT}}$$

$$I_{DSAT} \propto \frac{W}{L} \cdot (V_{DD} - V_{TH})^\alpha$$

Phương pháp giảm V_{DD} :

- Lượng điện áp cần quét qua (V_{DD}) nhỏ lại, làm ảnh hưởng đến khả năng cấp dòng bị giảm (I_{DSAT}), sự giảm của V_{DSAT} này lớn hơn nhiều so với V_{DD} từ đó làm T_P tăng lên, dẫn đến tần số giảm.
- ⇒ Giảm $V_{DD} \rightarrow T_P$ tăng $\rightarrow$ tần số F giảm xuống.

```
* 2. Include file netlist trích xuất (Lưu file bạn đã gửi thành tên 'ring_osc.net')
.include 'netlist.net'

* 3. Thiết lập thông số mô phỏng
.option post=1 probe=1 accurate=1
.temp 25
.GLOBAL vdd! gnd! gnd!_1
* 4. Nguồn cung cấp (Thay đổi 1.2V thành điện áp định mức của PDK bạn dùng)
Vdd vdd! 0 1V
Vgnd gnd! 0 0V
Vgnd1 gnd!_1 0 0V

* 5. Khởi tạo điều kiện ban đầu (Bắt buộc để mạch có thể dao động)
* net1 là node đầu ra mà bạn đã khai báo ở cuối file .net (x10 net1 ring_oscillato
.ic v(net1)=0

* 6. Phân tích miền thời gian (Transient Analysis)
* Chạy trong 20ns để mạch ổn định
.tran 1ps 20ns

* 7. Lệnh đo tần số (Measurement)
* Đo tần số dựa trên node 'net1'
* Ngưỡng (val) nên đặt bằng  $V_{DD}/2$  (Ví dụ: 0.6V nếu  $V_{DD}=1.2V$ )
.measure tran T_period TRIG v(net1) VAL=0.6 RISE=3 TARG v(net1) VAL=0.6 RISE=4
.measure tran frequency PARAM='1/T_period'
* 8. Lưu các dạng sóng cần xem
.probe v(net1)

.end
```

Hình 13: File .sp kịch bản mô phỏng với $V_{dd}=1V$

```
***** transient analysis tnom= 25.000 temp= 25.000 *****
t_period= 97.0567p targ= 303.1189p trig= 206.0623p
frequency= 10.3033g
```

Hình 14: Kết quả tần số đạt được với $V_{dd}=1V$

- ⇒ Tần số của mạch đã đạt 10.3GHz với $V_{DD} = 1V$ gần với kết quả mong muốn, sự chênh lệch là cần thiết để đảm bảo các suy hao khác.

Phương pháp tối Width của Nmos và Pmos:

- Thay đổi width của Nmos và Pmos bằng cách mô phỏng từ file netlist ở giai đoạn pre-layout từ đó tìm ra width của Nmos và Pmos phù hợp với tần số 10GHz.
 - Đặt W_{Nmos} là x.
 - Đặt W_{Pmos} là 2.16 x từ tỉ lệ tối ưu của Nmos và Pmos đã tìm được.
 - Chạy mô phỏng sweep để tìm x tại đó mà tần số đạt 10GHz.
 - Do đang chạy mô phỏng pre-layout nên các thông số x được chọn sẽ phải lớn hơn 10GHz để bù đi suy hao.
 - Tiến hành thay đổi Width của Nmos và Pmos và mô phỏng lại để tìm tần số.

```
.param x = 1u

.include '/root/lab1vlsi/PDK/hspice/reference_models.inc'

.GLOBAL gnd! vdd!

*****
* 1. INVERTER (Đã được tham số hóa W)
*****
.subckt inverter in out
* Thay w cố định bằng biểu thức chứa x
m6 out in vdd! vdd! P w='2.16*x' l=0.1u nf=1 m=1 ad=0.4752p as=0.4752p pd=2.6u ps=2.6u nrd=0.101 nrs=0.101 sa=0.22u sb=0.22u sd=0
m7 out in gnd! gnd! N w='x' l=0.1u nf=1 m=1 ad=0.22p as=0.22p pd=1.44u ps=1.44u nrd=0.22 nrs=0.22 sa=0.22u sb=0.22u sd=0
.ends inverter

*****
* 2. MACH RING OSCILLATOR 5 TẦNG
*****
.subckt ring_oscillator_5 output
xi4 net10 output inverter
xi3 net8 net10 inverter
xi2 net6 net8 inverter
xi1 net4 net6 inverter
xi0 output net4 inverter
.ends ring_oscillator_5

*****
* 3. MACH TESTBENCH (Cấp nguồn, Khởi tạo và Quét tham số)
*****
* Gọi mạch Ring
xi0 output ring_oscillator_5

* Cấp nguồn (Giả sử 1.2V)
Vdd vdd! 0 DC 1.2
Vgnd gnd! 0 DC 0

* Khởi tạo điều kiện ban đầu để mạch dao động
.ic v(output)=0

* CHẠY QUÉT THAM SỐ X TỪ 0.5u ĐẾN 1.5u (Bước nhảy 0.1u)
.tran 1ps 20ns SWEET x 0.5u 1.5u 0.1u

* Đo chu kỳ và tần số (đo từ đỉnh thứ 3 đến đỉnh thứ 4 cho ổn định)
.measure tran T_period TRIG v(output) VAL=0.6 RISE=3 TARG v(output) VAL=0.6 RISE=4
.measure tran frequency PARAM='1/T_period'
```

Hình 15: File .sp kịch bản kiểm tra kích thước Width

```
*** parameter x = 6.000E-07 ***

*****
* khai báo tham số x (đại diện cho w của nmos)

***** transient analysis tnom= 25.000 temp= 25.000 *****
t_period= 97.0812p targ= 297.8909p trig= 200.8097p
frequency= 10.3007g

**** job concluded
**info** dc convergence successful at Newton-Raphson method

*** parameter x = 7.000E-07 ***

*****
* khai báo tham số x (đại diện cho w của nmos)

***** transient analysis tnom= 25.000 temp= 25.000 *****
t_period= 93.6956p targ= 287.3134p trig= 193.6178p
frequency= 10.6729g

**** job concluded
**info** dc convergence successful at Newton-Raphson method

*** parameter x = 8.000E-07 ***

*****
* khai báo tham số x (đại diện cho w của nmos)

***** transient analysis tnom= 25.000 temp= 25.000 *****
t_period= 91.7282p targ= 281.0633p trig= 189.3351p
frequency= 10.9018g

**** job concluded
**info** dc convergence successful at Newton-Raphson method

*** parameter x = 9.000E-07 ***

*****
* khai báo tham số x (đại diện cho w của nmos)

***** transient analysis tnom= 25.000 temp= 25.000 *****
t_period= 90.6623p targ= 277.6347p trig= 186.9725p
frequency= 11.0299g
```

Hình 16: Các thông số x được quét