

**ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH**



**BÁO CÁO BÀI TẬP
THIẾT KẾ VI MẠCH SỐ
CE222.Q11**

**ĐỀ TÀI: KHẢO SÁT KÍCH THƯỚC TỐI ƯU NMOS
PMOS VÀ KIỂM TRA DELAY**

Giảng viên hướng dẫn:
PGS.TS Lâm Đức Khải

Sinh viên thực hiện:
Trần Minh Tiến – 23521586
Trần Hoàng Thông – 23521529
Trần Thảo Vy – 23521838

TP. Hồ Chí Minh, 06/0 5/2026

I) Tối ưu kích thước Nmos và Pmos dựa trên I_{DS}

1) Tìm tỉ lệ giữa kích thước Nmos, Pmos và I_{DS} :

- Công thức tính I_{DS} trong vùng bão hòa:

$$I_{DS} = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2$$

Trong đó:

- μ : Độ di động của hạt dẫn (μ_n cho Nmos và μ_p cho Pmos)
 - C_{ox} : Điện dung lớp oxit (thường giống nhau cho cả hai loại cùng tiến trình)
 - W, L kích thước width và length của Nmos và Pmos
- Tìm tỉ lệ Nmos và Pmos:
 - Giả sử width và length của Nmos và Pmos giống nhau.


$$\frac{I_{DS_nmos}}{I_{DS_pmos}} = \frac{\mu_n}{\mu_p} \quad \text{và} \quad \frac{W_p}{W_n} = \frac{\mu_n}{\mu_p}$$

$$\Rightarrow W_p = W_n \times \frac{I_{DS_nmos}}{I_{DS_pmos}}$$

2) Tiến hành thiết kế và mô phỏng tìm tỉ lệ Nmos và Pmos


a) Nmos schematic

- cấu hình Nmos với width = 1um và length là 0.1um, hoạt động ở chế độ sacturation.




Hình 1: Nmos schematic

b)Nmos layout



Hình 2: Layout Nmos



Hình 3: Nmos sau khi extract RC

```

=====
JobID: hercules_lvs_3
Completed with no errors.
=====
Information:
=====
JobID: hercules_drc_1
Completed with no errors.
=====

```

Hình 4: Nmos pass DRC và LVS

c) Mô phỏng Nmos

- Đặt vdd=1.2V để đo dòng điện I_{DS} tại $V_{GS}=1.2V$ và $V_{DS}=1.2V$.

```

* File wrapper mô phỏng đo dòng NMOS từ netlist.net (VCC = 1.2V)

.option post=2 probe=1
.temp 25

* 1. INCLUDE THƯ VIỆN & NETLIST

.include 'netlist.net'

|
X_test_nmos nmos_size

* 2. CẤP NGUỒN CHO CÁC GLOBAL NETS
V_VDD vdd! 0 1.2V

* 3. THIẾT LẬP MÔ PHỎNG VÀ ĐO ĐẶC
.dc V_VDD 0 1.2 0.01

.probe dc I(V_VDD)
.measure dc ids_nmos_max FIND I(V_VDD) AT=1.2

.end

```

Hình 5: File .sp cấu hình mô phỏng

```

*****
* file wrapper mô phỏng đo dòng nmos từ netlist.net (vcc = 1.2v)

***** dc transfer curves tnom= 25.000 temp= 25.000 *****
ids_nmos_max=-766.9566u


```

Hình 6: Dòng điện I_{DS} đo được

⇒ Vậy dòng bão hòa của Nmos là $I_{DS}=766.9566\mu A$


d) Pmos schematic

- Cấu hình Pmos với width = 1um và length là 0.1um, hoạt động ở chế độ saturation.



Hình 7: Pmos schematic

e)Pmos layout




Hình 8: Pmos layout

```

=====
JobID: hercules_lvs_1
Completed with no errors.
=====
Information:
=====
JobID: hercules_drc_1
Completed with no errors.
=====

```

Hình 9: Layout pass kiểm tra DRC và LVS



Hình 10: Pmos sau khi extract RC

f) Mô phỏng Pmos

- Đặt $v_{dd}=1.2V$ để đo dòng điện I_{DS} tại $V_{GS}=1.2V$ và $V_{DS}=1.2V$.

```

* File mô phỏng đo dòng bao hóa PMOS từ netlist.net

.option post=2 probe=1
.temp 25

* 1. INCLUDE THƯ VIỆN & NETLIST
.include 'netlist.net'

* 2. CẤP NGUỒN CHO GLOBAL NET
* Nguồn V_VDD cấp 1.2V cho net vdd!
V_VDD vdd! 0 1.2V

* 3. THIẾT LẬP MÔ PHỎNG VÀ ĐO ĐẶC
* Quét áp V_VDD từ 0 đến 1.2V
.dc V_VDD 0 1.2 0.01

.probe dc I(V_VDD)
.measure dc idsp_max FIND I(V_VDD) AT=1.2

.end

```

Hình 11: File .sp mô phỏng Pmos

```

* file mô phỏng đo dòng bão hòa pmos từ netlist.net

***** dc transfer curves tnom= 25.000 temp= 25.000 *****
idsp_max=-355.3142u

```

Hình 12: Dòng I_{DS} đo được của Pmos

⇒ Vậy dòng bão hòa của Pmos là $I_{DS} = 355.3142 \mu A$.


3) Kết Luận tỉ lệ giữa Nmos và Pmos:

Ta có : $w_p = w_n \times \frac{I_{DS_nmos}}{I_{DS_pmos}}$

⇒ $W_{Pmos} = 2.16 W_{Nmos}$

II) Kiểm tra các thông số R và C của Inverter từ width đã tối ưu

1) Thiết kế Inverter theo hệ số tối ưu và tìm điện trở kênh dẫn



Hình 13: Inverter schematic

– Chọn $W_{Nmos} = 1 \mu m$ và $L_{Nmos} = 0.1 \mu m$, $W_{Pmos} = 2.16 \mu m$ và $L_{Pmos} = 0.1 \mu m$, do đã tối ưu W_{Nmos} và W_{Pmos} nên điện trở nội tại hay điện trở kênh dẫn (Channel Resistane) của Nmos và Pmos có thể coi tương đương nhau ($R_{Nmos_channel} = R_{Pmos_channel}$).


▪ Ta có điện trở kênh dẫn của Nmos là:

$$R_{Nmos_Channel} = \frac{V_{dd}}{I_{sat}}$$

$$\Rightarrow R_{Nmos_Channel} = R_{Pmos_Channel} = \frac{1.2V}{766.9566 \mu A} = 1564.9 \text{ Ohm}$$

2) Layout và kiểm tra extract RC


a) Inverter layout



Hình 14: Layout Inverter

```
=====
JobID: hercules_lvs_18
Completed with no errors.
=====
Information:
=====
JobID: hercules_drc_19
Completed with no errors.
=====
>
```

Hình 15: Layout pass kiểm tra DRC và LVS



Hình 16: Layout Inverter sau khi extract RC

b) Tìm các giá trị C của Inverter

```

t1 mm6|src 20:VDD1 t=10
mm6 mm6|drn mm6|gate mm6|src mm6|bulk P w=2.16u l=0.1u nf=1 m=1 ad=0.475p as=0.475p
+ pd=4.76u ps=4.76u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
mm7 mm7|drn mm7|gate mm7|src mm7|bulk N w=1u l=0.1u nf=1 m=1 ad=0.22p as=0.22p
+ pd=2.44u ps=2.44u nrd=1.15789 nrs=1.15789 sa=0.22u sb=0.22u sd=0u
.ends inverter

```

Hình 17: File netlist của Inverter với các giá trị R và C kí sinh

Tại PMOS (mm6):

- **C tại Gate (mm6|gate):** Tổng cộng là **0.0303 fF**

- Bao gồm: c51 (nối với ngõ ra), c52, c53, c54 (nối với VDD).

```
c54 mm6|gate 28:vdd! c=2.90613e-19
c53 mm6|gate 27:vdd! c=1.24278e-18
c52 mm6|gate 26:vdd! c=9.39892e-19
c51 mm6|gate 71:out c=2.78365e-17
```

Hình 18: Các giá trị C tại Gate

- **C tại Drain (mm6|drn):** Tổng cộng là **0.509 fF**

- Bao gồm: c67 (nối với ngõ vào), c38 (tụ Drain-Source của chính nó), c37, c36 (nối với VDD).

```
c67 78:in mm6|drn c=2.12939e-16
c38 mm6|drn mm6|src c=2.75492e-16
c37 mm6|drn 8:vdd! c=1.83016e-17
c36 mm6|drn 28:vdd! c=2.79051e-18
```

Hình 19: Các giá trị C tại cực Drain

- **C tại Source (mm6|src):** Tổng cộng là **0.497 fF**

- Bao gồm: c68 (nối với ngõ vào), c38 (tụ Drain-Source), c29, c11.

```
c68 78:in mm6|src c=2.12939e-16
c38 mm6|drn mm6|src c=2.75492e-16
c29 51:gnd! mm6|src c=2.21674e-18
c11 mm7|src mm6|src c=6.89925e-18
```

Hình 20: Các giá trị C tại Source

Tại NMOS (mm7):

- **C tại Gate (mm7|gate):** Tổng cộng là **0.0139 fF**

- Bao gồm: c55 (nối với ngõ ra), c56, c57 (nối với VDD).

```
c57 mm7|gate 27:vdd! c=1.42104e-19
c56 mm7|gate 26:vdd! c=8.32994e-20
c55 mm7|gate 71:out c=1.37295e-17
```

Hình 21: Các giá trị C tại Gate

- **C tại Drain (mm7|drn):** Tổng cộng là **0.247 fF**

- Bao gồm: c58 (nối với ngõ vào), c35, c33, c32 (nối với GND), c34 (tụ Drain-Source của chính nó).

```

c58 78:in mm7|drn c=9.92481e-17
c35 mm7|drn 34:gnd! c=3.71364e-19
c33 mm7|drn 33:gnd! c=1.63677e-17
c32 mm7|drn 29:gnd! c=2.80027e-18
c34 mm7|drn mm7|src c=1.289e-16

```

Hình 22: Các giá trị C tại Drain

- **C tại Source (mm7|src):** Tổng cộng là **0.237 fF**
 - Bao gồm: c59 (nối với ngõ vào), c34 (tụ Drain-Source), c12, c11.

```

c59 78:in mm7|src c=9.92481e-17
c34 mm7|drn mm7|src c=1.289e-16
c12 mm7|src 26:vdd! c=2.11373e-18
c11 mm7|src mm6|src c=6.89925e-18

```

Hình 23: Các giá trị C tại Source

⇒ Nhận thấy do đã tối ưu kích thước W_{Nmos} và W_{Pmos} nên các tỉ lệ giữa C_{Source} , C_{Gate} , C_{Drain} của Nmos và Pmos xấp xỉ **2.16**, đúng với tỉ lệ đã tìm ở đầu.

c) Tìm các giá trị R của Inverter

- R_{Pmos} và R_{Nmos} bao gồm cả điện trở kênh dẫn ($R_{Channel}$) của Nmos và Pmos và các giá trị điện trở của dây dẫn kim loại ($R_{routing_parasite}$) ở các đường dây dẫn nối chân Source và Drain.
- Điện trở kênh dẫn của Nmos và Pmos đã được tìm thấy ở trên, với $R_{Pmos_channel} = R_{Nmos_channel} = 1564.9 \Omega$.

R đường dây tại chân PMOS (mm6):

- **R tại Drain(mm6|drn):** Từ r79 đến r89 (11 điện trở, mỗi con 18Ω mắc song song). Điện trở tương đương $\approx 1.64\Omega$.

```

r89 mm6|drn 52:out r=18
r88 mm6|drn 54:out r=18
r87 mm6|drn 55:out r=18
r86 mm6|drn 56:out r=18
r85 mm6|drn 57:out r=18
r84 mm6|drn 58:out r=18
r83 mm6|drn 59:out r=18
r82 mm6|drn 60:out r=18
r81 mm6|drn 61:out r=18
r80 mm6|drn 62:out r=18
r79 mm6|drn 63:out r=18

```

Hình 24: Các giá trị R tại Drain

- **R tại Source(mm6|src):** Từ r1 đến r11 (11 điện trở, mỗi con 18Ω mắc song song). Điện trở tương đương $\approx 1.64\Omega$.

```

r11 mm6|src 9:vdd!   r=18
r10 mm6|src 11:vdd!  r=18
r9 mm6|src 12:vdd!   r=18
r8 mm6|src 13:vdd!   r=18
r7 mm6|src 14:vdd!   r=18
r6 mm6|src 15:vdd!   r=18
r5 mm6|src 16:vdd!   r=18
r4 mm6|src 17:vdd!   r=18
r3 mm6|src 18:vdd!   r=18
r2 mm6|src 19:vdd!   r=18
r1 mm6|src 20:vdd!   r=18

```

Hình 25: Các giá trị R tại Source

R đường dây tại chân NMOS (mm7):

- **R tại Drain(mm7|drn):** Từ r74 đến r78 (5 điện trở, mỗi con 18Ω mắc song song). Điện trở tương đương $\approx 3.6\Omega$.

```

r78 mm7|drn 69:out   r=18
r77 mm7|drn 68:out   r=18
r76 mm7|drn 67:out   r=18
r75 mm7|drn 66:out   r=18
r74 mm7|drn 65:out   r=18

```

Hình 26: Các giá trị R tại Drain

- **R tại Source(mm7|src):** Từ r55 đến r59 (5 điện trở, mỗi con 18Ω mắc song song). Điện trở tương đương $\approx 3.6\Omega$.

```

r59 mm7|src 49:gnd!   r=18
r58 mm7|src 48:gnd!   r=18
r57 mm7|src 47:gnd!   r=18
r56 mm7|src 46:gnd!   r=18
r55 mm7|src 44:gnd!   r=18

```

Hình 27: Các giá trị R tại Source

d) Giá trị R_{total} của Nmos và Pmos

Lúc này, dòng điện xả từ tụ ngõ ra đi qua NMOS để xuống Đất (GND). Sẽ dùng tổng trở của nhánh NMOS:

$$R_{total_Nmos} = R_{channel_Nmos} + R_{wire_drain_Nmos} + R_{wire_source_Nmos}$$

$$R_{total_Nmos} = 1564.9 + 3.6 + 3.6 = 1572.1 \Omega$$

Lúc này, dòng điện đi từ Nguồn (VDD) qua PMOS để nạp vào tụ ngõ ra. Sẽ dùng tổng trở của nhánh PMOS:

$$R_{total_Pmos} = R_{channel_Pmos} + R_{wire_drain_Pmos} + R_{wire_source_Pmos}$$


$$R_{total_Pmos} = 1564.9 + 1.64 + 1.64 = 1568.2 \Omega$$

⇒ R_{total_Pmos} và R_{total_Nmos} theo lý thuyết thì sẽ bằng nhau, nhưng khi tiến hành mô phỏng thì có thể thấy có sự chênh lệch giữa hai giá trị điện trở của cả 2, có thể lý giải do Pmos có Width lớn hơn Nmos, từ đó số contact giữa các chân Source và Drain nhiều hơn Nmos, nên điện trở trên đường dây của Pmos sẽ thấp hơn Nmos.


Tổng hợp các thông số của Nmos và Pmos:

<i>Giá trị</i>	<i>Pmos</i>	<i>Nmos</i>
Giá trị tụ tại Source	0.497 fF	0.237 fF
Giá trị tụ tại Drain	0.509 fF	0.247 fF
Giá trị tụ tại Gate	0.0303 fF	0.0139 fF
Điện trở tại Drain	1.64Ω	3.6Ω
Điện trở tại Source	1.64Ω	3.6Ω
Điện trở tổng	1568.2 Ω	1572.1 Ω

III) Kiểm tra Delay của Inverter fanout 1



Hình 28: Sơ đồ Inverter fanout 1



Hình 29: Layout Inverter fanout 1

- Vì kiểm tra Delay của Inverter với fanout 1 nên giá trị tụ của Inverter sẽ là tổng của giá trị tụ ở Drain của Nmos và Pmos cùng giá trị tụ tại Gate của tải:
- $C_{\text{Drain}} = 0.509 \text{ fF (PMOS)} + 0.247 \text{ fF (NMOS)} = 0.756 \text{ fF}$
- $C_{\text{Total}} = C_{\text{Drain}} + C_{\text{Gate_load}} = 0.756 + 0.0303 + 0.0139 = 0.8002 \text{ fF}$

a) Thời gian mạch nạp(T_{Rise})

$$V_c = E(1 - e^{-\frac{t}{RC}})$$

$$I_c = \frac{E}{R} e^{-t/RC}$$

T_{Rise} của Inverter: Sử dụng R_{Pmos} cho công thức vì khi này Pmos đóng để mạch tiến hành nạp tụ.

$$\begin{aligned}
 T_{\text{rise}} & (10\% \rightarrow 90\%) \\
 T_{\text{rise}} &= (t_2 - t_1) \\
 &= \ln(0,9) RC - \ln(0,1) RC \\
 &= 2,197 \cdot RC \\
 &= 2,197 \cdot 1568,2 \cdot (0,8 \cdot 10^{-15}) \\
 &= 2,77 \text{ ps}
 \end{aligned}$$

Hình 30: Giải tay tìm T_{Rise} của Inverter

b) Thời gian mạch xả (T_{Fall})

$$V_C = E e^{-\frac{t}{RC}}$$

$$I_C = -\frac{E}{R} e^{-t/RC}$$

T_{Fall} của Inverter: Sử dụng R_{Nmos} cho công thức vì khi này Nmos đóng để mạch tiến hành xả tụ.

$$\begin{aligned}
 T_{\text{fall}} & (90\% \rightarrow 10\%) \\
 T_{\text{fall}} &= (t_2 - t_1) \\
 &= -\ln(0,1) RC + \ln(0,9) RC \\
 &= 2,197 \cdot RC \\
 &= 2,197 \cdot 1572,1 \cdot (0,8002 \cdot 10^{-15}) \\
 &= 2,77 \text{ ps}
 \end{aligned}$$

Hình 31: Giải tay tìm T_{Fall} của Inverter

c) Thời gian mạch xả và nạp của mô phỏng

```
.param vdd_val = 1.2
.param trf_in = 20ps
.param pulse_width = 100ps
.param period = 200ps
.param v50 = '0.5 * vdd_val'

.GLOBAL vdd! gnd! gnd!_1 0

*****
* 2. CẤP NGUỒN VÀ XUNG KÍCH THÍCH
*****
* Cấp nguồn 1.2V
/_vdd vdd! 0 DC 'vdd_val'
/_gnd gnd! 0 DC 0
/_gnd1 gnd!_1 0 DC 0

/_in xi0.in 0 PULSE(0 'vdd_val' 20ps 'trf_in' 'trf_in' 'pulse_width' 'period')
*****
* 2. THIẾT LẬP MÔ PHỎNG VÀ ĐO ĐẶC
*****
.tran 0.1ps 500ps


.probe tran v(xi0.in) v(xi0.net4) v(xi0.out)

* Đo trễ sườn xuống t_pHL
.measure tran tphl_net4
* TRIG v(xi0.in) VAL=v50 RISE=1
* TARG v(xi0.net4) VAL=v50 FALL=1

* Đo trễ sườn lên t_pLH
.measure tran tplh_net4
* TRIG v(xi0.in) VAL=v50 FALL=1
* TARG v(xi0.net4) VAL=v50 RISE=1

* Tính trung bình Delay
.measure tran tp_avg param='(tphl_net4 + tplh_net4)/2'
```

Hình 32: File .sp mô phỏng



Hình 33: Sóng mô phỏng của Inverter

Ta có $T_{\text{Rise}} = 27\text{ps}$, $T_{\text{Fall}} = 22.8\text{ps}$ có sự chênh lệch đáng kể so với 2.77ps khi tính toán.

- Sự chênh lệch này do khi tính toán lý thuyết sử dụng mô hình xung lý tưởng (Ideal Step Input) với thời gian chuyển trạng thái bằng 0ps. Trong điều kiện này, các Transistor mở hoàn toàn tức thì, cho phép dòng nạp/xả đạt cực đại ngay lập tức.

- Khi mô phỏng thực tế xung ngõ vào thực tế trong testbench có độ dốc nhất định (Input Slew). Do điện áp cực cổng Gate tăng/giảm dần dần, các Transistor cần thời gian để đi qua các vùng hoạt động (cắt → bão hòa → tuyến tính) dẫn đến ngõ ra bị trễ theo tốc độ của ngõ vào.
- Mô hình tính toán chỉ tính các giá trị tụ tại ngõ Source và Drain, nhưng vẫn còn nhiều giá trị tụ C khác trên đường dẫn gây ảnh hưởng delay và giá trị R nội tại của Nmos và Pmos vẫn chưa chính xác với mô phỏng thực tế.
- Trên lịch giữ T_{Rise} và T_{Fall} ở mức gần như cân bằng cho thấy kích thước Nmos và Pmos đã tối ưu đúng, sự chênh lệch nhỏ chủ yếu do độ linh động của electron trong Nmos và lỗ trống trong Pmos nhưng nằm trong khoảng cho phép.