

**ĐẠI HỌC QUỐC GIA TP.HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN
KHOA KỸ THUẬT MÁY TÍNH**



**BÁO CÁO ĐỒ ÁN
THIẾT KẾ HỆ THỐNG SỐ VỚI HDL
CE213.Q23**

**ĐỀ TÀI: THIẾT KẾ HỆ THỐNG TRUYỀN ẢNH TỪ FPGA ĐẾN
MORNITOR THÔNG QUA SRAM TRÊN PHẦN CỨNG FPGA
DE2 ALTERA**

Giảng viên hướng dẫn:
ThS. Hồ Ngọc Diễm

Sinh viên thực hiện:

Trần Minh Tiến – 23521586

Trần Hoàng Thông – 23521529

TP. Hồ Chí Minh, Thứ Sáu, Ngày 22 Tháng 5 năm 2026

MỤC LỤC:

I) Tổng quan đề tài.....	2
1) Mục tiêu của đề tài	2
2) Kiến trúc tổng thể của hệ thống	2
II) Hiện thực các khối chức năng.....	2
1) Khối UART	2
1.1) Phương thức UART và phần cứng sử dụng	2
1.2) Chức năng và thành phần.....	3
1.2.1) Hoạt động và kết nối tổng thể(khối UART Top Module)	3
1.2.2) Khối uart module	3
a) Chức năng.....	3
b) Sơ đồ giao tiếp(I/O ports) và các kết nối phụ:	6
1.2.3) Khối uart combine.....	6
a) Chức năng.....	6
b) Sơ đồ giao tiếp(I/O ports) và các kết nối phụ:	7
1.3) Testbench và kiểm tra hoạt động	8
2) SRAM module	8
2.1) Hoạt động SRAM của kit DE2 Altera.....	8
2.2) Khối Sram Controller.....	9
a) Chức năng.....	9
b) Sơ đồ giao tiếp(I/O ports) và các biến kết nối phụ	11
2.3) Testbench và kiểm tra hoạt động	Error! Bookmark not defined.
3) VGA module	11
3.1) Hoạt động của VGA và phần cứng sử dụng.....	11
3.2) Chức năng và thành phần	12
3.2.1) Hoạt động và kết nối tổng thể(VGA Top Module)	12
3.2.2) Khối vga_clock_divide	13
a) Chức năng.....	13
3.2.3) Khối vga_color_display	13
a) Chức năng.....	13
b) Sơ đồ giao tiếp(I/O ports) và các biến kết nối phụ	14
3.2.4) Khối vga_controller	14
a) Chức năng.....	14
b) Sơ đồ giao tiếp(I/O ports) và các biến kết nối phụ	15
3.3) Testbench và kiểm tra hoạt động	16
4) Tổng hợp kết nối các module.....	16
III) Các giải thuật tối ưu hiển thị.....	17
a) Sử dụng hệ màu RGB 565.....	17
b) Double pixel.....	18
c) Grayscale.....	18
IV) Tổng kết	19
1) Đánh giá hệ thống và hướng phát triển.....	19
Đã tối ưu:.....	19
Phần chưa tối ưu :	19
Hướng phát triển:.....	19
Tần số hoạt động của mạch:	19
Video demo: video.....	19

I) Tổng quan đề tài

Trong lĩnh vực thiết kế vi mạch và hệ thống nhúng, việc làm chủ kỹ thuật điều khiển dòng dữ liệu tốc độ cao giữa các khối ngoại vi bất đồng bộ là một yêu cầu cốt lõi. Đề tài tập trung vào việc nghiên cứu, thiết kế và hiện thực hóa Hệ thống truyền nhận, lưu trữ và hiển thị hình ảnh thời gian thực trên nền tảng vi mạch lập trình được bằng ngôn ngữ mô tả phần cứng Verilog HDL, triển khai thực tế trên Kit phát triển Altera DE2 (lõi FPGA Cyclone II).

1) Mục tiêu của đề tài

- **Về mặt học thuật:** Giúp ứng dụng tư duy thiết kế phần cứng, phương pháp tư duy luồng dữ liệu và thiết kế hệ thống số ứng dụng máy trạng thái hữu hạn.
- **Về mặt kỹ thuật:** Cấu hình và điều khiển các khối chức năng chuyên sâu trên Kit DE2, bao gồm: Giao tiếp truyền thông nối tiếp tốc độ cao (UART), quản lý và điều phối luồng đọc/ghi bất đồng bộ trên chip nhớ tĩnh (SRAM), và bộ định thời đồng bộ hiển thị hình ảnh chuẩn đồ họa (VGA).
- **Tính ứng dụng:** Hệ thống đóng vai trò là một nền tảng xử lý ảnh cơ bản trên phần cứng FPGA, tạo tiền đề để mở rộng và phát triển các đồ án nâng cao như: Nhận diện khuôn mặt, xử lý bộ lọc số (Filter) thời gian thực, hoặc các hệ thống Embedded Vision phức tạp hơn.

2) Kiến trúc tổng thể của hệ thống

Hệ thống được tổ chức thành cấu trúc phân cấp (Hierarchical Structure) gồm 3 khối chức năng chính:

- **Khối UART Module:** Tiếp nhận dòng dữ liệu nối tiếp 8-bit từ PC (qua bộ chuyển đổi CP2102) với tốc độ cao 921,600 bps, sau đó ghép thành từ mã 16-bit.
- **Khối SRAM Controller:** Điều phối quyền truy cập, cho phép ghi dữ liệu 16-bit nhận từ UART vào chip nhớ tĩnh IS61LV25616AL và đọc dữ liệu liên tục phục vụ hiển thị.
- **Khối VGA Module:** Thực hiện quét tọa độ màn hình chuẩn 640 x 480 60Hz, tính toán địa chỉ đọc SRAM, mở rộng không gian màu từ RGB565 lên RGB 10-bit và xuất hình thông qua IC DAC ADV7123.

II) Hiện thực các khối chức năng

1) Khối UART

1.1) Phương thức UART và phần cứng sử dụng

- Giao thức UART (Universal Asynchronous Receiver-Transmitter) đóng vai trò giao tiếp truyền thông bất đồng bộ giữa PC và FPGA thông qua đường truyền vật lý đơn dây RX. Hệ thống cấu hình cấu trúc khung truyền tiêu chuẩn bao gồm: 1 bit Start, 8 bit dữ liệu (Data bits) và 1 bit Stop.

- Để tối ưu hóa tốc độ nạp ảnh và giảm thiểu độ trễ, tốc độ truyền (Baudrate) được thiết lập ở mức cao **921600 b/s**. Dựa trên xung nhịp hệ thống CLOCK_50 (50MHz), hệ số chia tần số được tính toán chính xác để lấy mẫu dữ liệu tại điểm giữa của mỗi chu kỳ bit nhằm đảm bảo tính toàn vẹn dữ liệu, tránh sai số do lệch pha đường truyền và nhiễu trong quá trình truyền dữ liệu.

- Chu kì xung nhịp dựa trên tần số 50MHz và baudrate 921600b/s : $\frac{50Mhz}{921600} \approx 54$ xung nhịp.


- Phần cứng sử dụng bao gồm:

- USB- UART converter(CP2102).
- GPIO 0_0 của kit FPGA DE2.

1.2) Chức năng và thành phần

1.2.1) Hoạt động và kết nối tổng thể(khối UART Top Module)

- Gồm 2 khối uart module và uart combine, chức năng tổng thể là thu nhận dữ liệu hình ảnh được mã hóa gửi thông qua USB-UART converter, ở dạng 8-bit sau đó ghép dữ liệu thành 16-bit để phù hợp với lưu trữ của khối SRAM.



Hình 1: Sơ đồ kết nối khối UART

Sơ đồ giao tiếp cổng (I/O ports):

Inputs:

- CLOCK_50: xung nhịp hệ thống dùng để chia với baudrate ra tần số hoạt động của mạch.
- Rst_n: Chân tín hiệu reset tích cực mức thấp.
- Tx_en: Tín hiệu cho phép nhận dữ liệu từ USB-UART converter, hoạt động ở mức cao.
- Tx_in: chân đầu vào cho tín hiệu của truyền UART, kiểm tra start bit và stop bit để chuyển giữa các state.

Outputs:


- Finish signal: Tín hiệu cho thấy đã truyền thành công chuỗi dữ liệu cho Sram.
- Sram_enb: Tín hiệu cho phép khối Sram phía sau hoạt động để tiến hành lưu trữ.
- Data_out[15:0]: Dữ liệu 16bit được xuất ra sau khi đã tổng hợp từ dữ liệu nhận vào.
- Address[18:0]: Tín toán trước địa chỉ lưu của dữ liệu và gửi địa chỉ cho Sram để lưu.

1.2.2) Khối uart module


a) Chức năng

- Dùng làm khối đầu tiên nhận dữ liệu 10 bit (1 start-bit , 8 data-bit, 1 stop-bit) của USB-UART converter hoạt động theo FSM gồm 4 trạng thái tuần tự, ở mỗi trạng thái sẽ cập nhật biến đếm **clk_cnt** để đảm bảo hoạt động theo tần số dựa trên tần số của kit 50MHz và baudrate 921600 b/s:


- **IDLE (Trạng thái chờ):** Kiểm tra liên tục chân RX, chờ start-bit, mặc định trạng thái ban đầu luôn hoặc sau reset luôn là IDLE.
- **START (Xác nhận Start Bit):** xác nhận start-bit và reset lại biến đếm để nhận giá trị từ giữa chu kì.
- **TRANM (Nhận dữ liệu):** Nhận tuần tự 8 bit dữ liệu. Tại mỗi bit, lưu giá trị bit được nhận vào thanh ghi 8-bit.
- **STOP (Kết thúc):** Kiểm tra đã lưu đủ 8bit. Sau khi hoàn tất, hệ thống kích hoạt tín hiệu finish trong 1 chu kỳ xung nhịp và quay lại IDLE.



Hình 2: Lưu đồ FSM của khối uart module



Hình 3: RTL viewer của khối uart module



Hình 4: Khối uart module

b) Sơ đồ giao tiếp(I/O ports) và các kết nối phụ:

Inputs:

- **CLOCK_50:** Nhận xung clock của hệ thống ở mức 50MHz để kết hợp với baudrate tính hệ số chia tần số.
- **Rst_n:** Tín hiệu reset tích cực mức thấp để đưa mạch về trạng thái IDLE.
- **Tx_in:** Chân dữ liệu đầu vào cho truyền UART, kết hợp kiểm tra start-bit và stop-bit để chuyển trạng thái.

Outputs:

- **[7:0] data:** đầu ra của 8-bit data sau đó sẽ được dùng để kết hợp làm 16-bit, ở lần truyền đầu tiên mặc định 8-bit truyền đầu tiên là 8 high-bit của chuỗi 16-bit.
- **Finish:** Chân tín hiệu để kiểm tra việc truyền dữ liệu xong chưa, để bật tín hiệu cho phép khối **uart combine** phía sau hoạt động.

Các biến kết nối phụ:


- **reg [1:0]state=idle:** Thanh ghi lưu trạng thái hiện tại cho FSM.
- **reg [1:0]next_state:** Thanh ghi lưu trạng thái kế tiếp cho FSM.
- **reg [8:0]clk_cnt:** Thanh ghi lưu giữ giá trị biến đếm hiện tại dùng để chia tần số hoạt động dựa vào baudrate và 50MHz.
- **reg [2:0] bit_cnt:** Thanh ghi biến đếm lưu trữ để kiểm tra khi lưu đủ 8-bit thì chuyển trạng thái sang **STOP**.

1.2.3) Khối uart combine


a) Chức năng

- Module này có nhiệm vụ tiếp nhận dữ liệu 8 bit từ khối UART, lưu trữ tạm thời và đợi quá trình nhận thêm 8 bit tiếp theo để ghép nối tạo thành một dải dữ liệu 16-bit hoàn chỉnh cấp cho SRAM. Việc ghép nối này nhằm đáp ứng chuẩn 16-bit của phần cứng bộ nhớ SRAM trên kit DE2. Mặc định 8-bit nhận đầu tiên sẽ là 8 high bit, 8-bit tiếp theo sẽ là 8 low bit. Module hoạt động theo 2 trạng thái:


- **WAIT_HIGH_BYTE(chờ nhận 8-bit đầu):** Chờ nhận tín hiệu finish đầu tiên, sau đó lấy chuỗi 8 bit này đưa vào vị trí các bit trọng số cao (MSB).
- **WAIT_LOW_BYTE(chờ nhận 8-bit tiếp theo):** Tiếp tục chờ 8 bit thứ hai để tạo thành chuỗi 16-bit hoàn chỉnh. Sau khi ghép nối thành công, khối phát tín hiệu yêu cầu ghi và đưa vào địa chỉ SRAM.



Hình 5: FSM của khối uart combine



Hình 6: RTL viewer của khối uart combine



Hình 7: Khối uart combine

b) Sơ đồ giao tiếp(I/O ports) và các kết nối phụ:

Inputs:

- **CLOCK_50:** xung clock 50MHz của hệ thống để cấp xung hoạt động cho mạch.
- **Finish:** Tín hiệu từ khối **uart module** ở trước để bật khối mạch, hoạt động tương tự tín hiệu enable.
- **Rst_n:** chân reset cho mạch.

- **[7:0] data_in**: 8-bit dữ liệu đầu vào sau khi được xử lý ở khối **uart module** ở trước được đưa vào để ghép thành 16-bit.

Outputs:

- **Sram_enb**: Tín hiệu xuất ra cho phép bật khối **SRAM** phía sau, sau khi đã ghép đủ 16-bit.
- **[15:0] data_out**: Dữ liệu 16-bit sau khi được tổng hợp lại được xuất ra để lưu vào ô nhớ **SRAM** của kit DE2 Altera.
- **[17:0]addr**: Được tính toán để lưu địa chỉ vào $256K \times 16 - bit$ ô nhớ của SRAM theo kiểu tuần tự từng ô chứa dữ liệu màu của 1 pixel.


Các biến kết nối phụ:

- **reg state=WAIT_HIGH_BYTE**: Thanh ghi lưu trữ trạng thái hiện tại, mặc định ban đầu và sau reset là chờ 8-bit cao.
- **reg next_state**: Thanh ghi lưu trữ trạng thái kế tiếp là **WAIT_LOW_BYTE** được chuyển sang sau khi nhận xong 8-bit đầu.
- **reg [7:0] tmp_high_byte**: Thanh ghi lưu trữ dữ liệu 8-bit đầu tiên được truyền, để ghép 8-bit tiếp theo tạo thành 16-bit.

1.3) Testbench và kiểm tra hoạt động

Kịch bản test:

- Khởi tạo các giá trị ban đầu cho khối và xung clock 50MHz.
- Ở thời điểm khởi tạo ban đầu thì address=0 và data_out =0
- Nạp tuần tự các giá trị của 2 pixel là
 - Pixel 1: high byte = 8'hF8, low byte = 8'h00
 - Pixel 2: high byte = 8'h07, low byte = 8'hE0
- Khi tổng hợp xong 16-bit thì tín hiệu sram_enb tích cực mức 1 báo hiệu tổng hợp thành công 16-bit.



⇒ Hoạt động đúng theo chức năng.


2) SRAM module

2.1) Hoạt động SRAM của kit DE2 Altera

- Hệ thống khai thác chip nhớ tĩnh SRAM **IS61LV25616AL** (dung lượng 512KB, tổ chức $256K$ ô nhớ $\times 16$ -bit) tích hợp trên kit DE2 Altera. Chip nhớ này sở hữu cấu trúc truy cập độc lập thông qua bus địa chỉ 18-bit và bus dữ liệu song hướng 16-bit, điều khiển hoạt động bằng tổ hợp các chân chức năng tích cực mức thấp bao gồm:

- Cho phép chip (SRAM_CE_N) hoạt động ở mức logic 0.
- Xuất dữ liệu (SRAM_OE_N) hoạt động ở mức logic 0.
- Ghi dữ liệu (SRAM_WE_N) hoạt động ở mức logic 0.

- Byte cao (SRAM_UB_N) và Byte thấp (SRAM_LB_N hoạt động ở mức logic 0.
- Ngoài ra còn có 18-bit address để chọn địa chỉ trong SRAM(SRAM_ADDR) và chân dữ liệu inout(SRAM_DQ) 16-bit dữ liệu được lưu trữ.



Hình 8: Schematic của IC bộ nhớ SRAM của kit DE2

2.2) Khởi Sram Controller

a) Chức năng

- Bộ điều khiển SRAM đóng vai trò trọng yếu trong việc điều phối quyền truy cập bộ nhớ giữa hai tiến trình bất đồng bộ, mặc định sẽ cố định các chân tín hiệu SRAM_CE_N, SRAM_OE_N, SRAM_UB_N, và SRAM_LB_N ở mức logic 0 để đảm bảo luôn hoạt động, sẵn sàng cho việc ghi và đọc dữ liệu 16-bit.

- Cơ chế hoạt động chi tiết của hai tiến trình cụ thể như sau:


Tiến trình ghi dữ liệu (Write Process):

- **Cơ chế kích hoạt:** Tiến trình ghi được kiểm soát bởi tín hiệu xung cờ ghi **wr_req** truyền tới từ khối UART (khi mạch uart_combine hoàn tất việc ghép nối và tổng hợp xong dữ liệu của một điểm ảnh 16-bit và xuất tín hiệu **sram_enb** ở mức logic 1).
- **Đặc tính tốc độ:** Hoạt động theo cơ chế bất đồng bộ, tần suất thực hiện lệnh ghi phụ thuộc vào thời điểm dữ liệu 16-bit được tổng hợp thành công và nhận tín hiệu cho phép ghi từ khối UART.
- **Điều khiển luồng phản cứng:** Khi cờ wr_req tích cực (mức logic 1), mạch dồn kênh (Mux) sẽ lập tức chuyển mạch để nối bus địa chỉ vật lý SRAM_ADDR với đường địa chỉ ghi wr_addr. Đồng thời, chân cho phép ghi SRAM_WE_N được hạ xuống mức logic 0 để thực thi tác vụ nạp giá trị pixel là **wr_data** vào đúng ô nhớ được chỉ định từ tính toán của khối UART.


Tiến trình đọc dữ liệu (Read Process):

- **Cơ chế kích hoạt:** Đây là tiến trình mặc định của hệ thống, luôn được ưu tiên vận hành trong suốt khoảng thời gian tín hiệu cờ ghi wr_req ở mức logic 0.
- **Đặc tính tốc độ:** Hoạt động liên tục và tuần hoàn, được đồng bộ nghiêm ngặt theo tần số hoạt động 50MHz đủ để đáp ứng các yêu cầu về timing được quy định trong datasheet của IC.

- **Điều khiển luồng phần cứng:** Khi không có yêu cầu ghi dữ liệu từ UART (wr_req ở mức logic 0), mạch dồn kênh tự động kết nối bus địa chỉ vật lý SRAM_ADDR với đường địa chỉ đọc rd_addr sinh ra từ bộ định thời VGA. Lúc này, chân điều khiển SRAM_WE_N được kéo lên mức logic 1 để giữ chip nhớ ở chế độ xuất dữ liệu, giúp trích xuất liên tục 16-bit ra bus dữ liệu ra chân SRAM_DQ phục vụ cung cấp dữ liệu cho khối VGA.



Hình 9: RTL viewer của khối SRAM



Hình 10: Kết nối khối SRAM

b) Sơ đồ giao tiếp (I/O ports) và các biến kết nối phụ

Inputs:

- **CLOCK_50**: Xung nhịp chính hệ thống, được chọn dựa trên datasheet của IC **IS61LV25616AL**, nhằm đáp ứng các yêu cầu về timing.
- **wr_req**: Tín hiệu yêu cầu ghi bộ nhớ truyền từ mạch UART (sram_enb).
- **wr_addr [17:0]**: Địa chỉ ô nhớ cần ghi dữ liệu ảnh.
- **wr_data [15:0]**: Giá trị pixel màu 16-bit cần lưu trữ.
- **rd_addr [17:0]**: Địa chỉ ô nhớ cần đọc do mạch điều khiển VGA yêu cầu.

Outputs:

- **rd_data [15:0]**: Dữ liệu điểm ảnh đọc từ SRAM trả về cho bộ hiển thị VGA.
- **SRAM_ADDR [17:0]**: Đường địa chỉ vật lý kết nối trực tiếp chân chip SRAM.
- **SRAM_DQ [15:0] (Inout)**: Bus dữ liệu song hướng kết nối vật lý với chip SRAM.
- **sram_we_n, sram_oe_n, sram_ub_n, sram_lb_n, sram_ce_n**: Các chân điều khiển vật lý của chip SRAM trên kit DE2.

3) VGA module


3.1) Hoạt động của VGA và phân cứng sử dụng

- Hệ thống chuẩn hóa tín hiệu hiển thị đồ họa ở độ phân giải hiển thị **640x480 pixels** với tần số quét màn hình(refresh rate) là **60Hz**. Chuẩn hiển thị này sử dụng tần số xung nhịp quét điểm ảnh là **25MHz**. Mạch FPGA thực hiện phân chia tần số xung nhịp gốc 50MHz xuống 25MHz để cấp phát cho bộ điều khiển VGA. Tín hiệu số từ FPGA sau đó được chuyển đổi sang tín hiệu tương tự thông qua IC chuyên dụng **DAC ADV7123** chuyển đổi dải sắc độ RGB 10-bit ra màn hình thông qua cổng VGA.

- Chu kì quét số điểm ảnh ngang(Horizontal Timing):

- Vùng hiển thị (H_DISP): 640 pixels
- Front Porch (H_FP): 16 pixels
- Xung đồng bộ H-Sync (H_SYNC): 96 pixels
- Back Porch (H_BP): 48 pixels
- **Tổng cộng (H_TOTAL):** $640 + 16 + 96 + 48 = 800$ điểm ảnh/dòng.

- Chu kì quét số điểm ảnh dọc(Vertical Timing):
 - o Vùng hiển thị (V_DISP): 480 dòng
 - o Front Porch (V_FP): 10 dòng
 - o Xung đồng bộ V-Sync (V_SYNC): 2 dòng
 - o Back Porch (V_BP): 33 dòng
 - o **Tổng cộng (V_TOTAL):** 480 + 10 + 2 + 33 = 525 dòng/khung hình.
- Mỗi pixel được hiển thị sử dụng 10-bit RGB.
- Tần số VGA_CLOCK=**25MHz** được chọn theo công thức:



Hình 11: Schematic khối VGA của kit DE2 Altera

3.2) Chức năng và thành phần

3.2.1) Hoạt động và kết nối tổng thể(VGA Top Module)

- Đóng vai trò tích hợp mạch chia tần số **vga_clock_divide**, bộ định thời **vga_controller** và mạch chuyển đổi thang màu **vga_color_display** thành khối xử lý xuất hình hoàn chỉnh kết nối trực tiếp với các chân PIN vật lý của kit DE2, xuất các tín hiệu để hiển thị ảnh ra màn hình.

Sơ đồ giao tiếp công (I/O Ports):

Inputs:


- o **CLOCK_50:** Chân clock 50MHz của hệ thống.
- o **KEY[0:0]:** Chân reset.
- o **Grayscale:** Tín hiệu cho phép gray scale hình ảnh.
- o **Sram_data_in[15:0]:** 16-bit dữ liệu vào theo kiểu RGB 565 sau đó được xử lý để xuất ảnh.

Outputs:

VGA_R [9:0], VGA_G [9:0], VGA_B [9:0]: Chân tín hiệu xuất RGB 10-bit để hiển thị ra màn hình.

VGA_HS, VGA_VS, VGA_BLANK, VGA_CLK: Các chân tín hiệu cho IC **DAC ADV7123** để hiển thị pixel.

x [9:0], y [9:0], blank_on: Địa chỉ vị trí mà pixel sẽ hiển thị và tín hiệu định vị trong vùng hiển thị của màn hình theo chuẩn 640 x 480.




Hình 12: Khối VGA top module

3.2.2) Khối vga_clock_divide

a) Chức năng

- Thực hiện chia tần số 50MHz của hệ thống thành 25MHz để phù hợp với độ phân giải và tần số quét 60Hz.




Hình 13: Khối vga_clock_divide

3.2.3) Khối vga_color_display

a) Chức năng

- Có nhiệm vụ nhận từ dữ liệu màu 16-bit RGB565 trích xuất ra từ bộ nhớ SRAM, tách mảng bit thành 3 kênh màu riêng biệt bao gồm và xử lý: Đỏ r5 (5-bit), Xanh lá g6 (6-bit), Xanh dương b5 (5-bit). Do IC **DAC ADV7123** trên kit DE2 yêu cầu độ phân giải dữ liệu ngõ vào lên tới 10-bit cho mỗi kênh màu, khối xử lý thực hiện kỹ thuật mở rộng độ rộng bit (Bit-extension) bằng phương pháp dịch trái kết hợp sao chép các bit trọng số cao (MSB) chèn vào các vị trí trống ở trọng số thấp (LSB). Định dạng chuyển đổi cụ thể được ánh xạ phần cứng: Kênh đỏ vga_r = {r5, r5}, Kênh xanh lá vga_g = {g6, g6[5:2]}, Kênh xanh dương vga_b = {b5, b5}.



Hình 14: RTL viewer của vga_color_display



Hình 15: Khối vga_color_display

b) Sơ đồ giao tiếp(I/O ports) và các biến kết nối phụ

Inputs:

- **blank_on:** Tín hiệu xác định vùng quét hợp lệ nhận từ bộ điều khiển VGA.
- **pixel_data [15:0]:** Dữ liệu pixel gốc RGB565 đọc ra từ bộ nhớ.
- **grayscale:** Cờ tín hiệu số điều khiển bật/tắt chế độ lọc ảnh đơn sắc.

Outputs:

- **vga_r [9:0], vga_g [9:0], vga_b [9:0]:** Các bus dữ liệu màu 10-bit truyền đến IC DAC ADV7123 trên board mạch.

Các biến kết nối phụ:


- **wire [4:0] r5, wire [5:0] g6, wire [4:0] b5 :** Biến phụ để lưu giữ bit màu của RGB 565 từ 16-bit data được nhận.
- **wire [7:0] red_tmp, wire [7:0] green_tmp, wire [7:0] blue_tmp:** Biến phụ để mở rộng RGB 565 thành 8-bit dành cho gray scale.
- **wire[15:0] gray_tmp_16:** Lưu giữ giá trị màu của pixel sau khi gray scale dưới dạng 16-bit.
- **wire [7:0] gray8:** Lưu giữ giá trị màu của pixel sau khi gray scale thành 8-bit.

3.2.4) Khối vga_controller


a) Chức năng

- Mạch thực hiện chức năng tạo các tín hiệu định thời chuẩn bao gồm: Xung đồng bộ dòng quét ngang (h_sync), Xung đồng bộ khung quét dọc (v_sync), tín hiệu định vị trong vùng hiển

thị (blank_on), và đồng thời liên tục xuất ra ma trận tọa độ nhị phân x (0 đến 639) và y (0 đến 479) dùng để tính toán địa chỉ để lấy dữ liệu mà cho pixels từ SRAM. Các thông số cấu hình chu kỳ quét ngang (H_TOTAL = 800 pixel) và quét dọc (V_TOTAL = 525 pixel) được cài đặt chính xác qua các hằng số thông số kỹ thuật (Parameters) của chuẩn VESA dành cho tỉ lệ 640 x 480.



Hình 16: RTL viewer của khối vga_controller



Hình 17: Kết nối khối vga_controller

b) Sơ đồ giao tiếp (I/O ports) và các biến kết nối phụ

Inputs:

- **clk_25:** Xung nhịp xử lý đồ họa VGA 25MHz được tạo từ khối **vga_clock_divide**.
- **rst_n:** Tín hiệu reset hệ thống quét.

Outputs:

- **h_sync:** Xung đồng bộ quét ngang cấp cho màn hình Monitor.
- **v_sync:** Xung đồng bộ quét dọc cấp cho màn hình Monitor.

- **blank_on**: Tín hiệu điều khiển ngắt hiển thị khi tia quét nằm ngoài vùng hiển thị hợp lệ (vùng Porch).
- **x [9:0], y [9:0]**: Tọa độ vị trí điểm ảnh hiện thời theo trục ngang và trục dọc, được dùng để tính address để lấy dữ liệu màu cho pixel từ SRAM.


Các biến kết nối phụ:

- **Reg[9:0] h_cnt**: thanh ghi lưu trữ hàng các pixel để cung cấp (x) làm địa chỉ của pixel dành cho tính toán truy cập trong SRAM.
- **Reg[9:0] v_cnt**: thanh ghi lưu trữ hàng các pixel để cung cấp (y) làm địa chỉ của pixel dành cho tính toán truy cập trong SRAM.

3.3) Testbench và kiểm tra hoạt động

Kịch bản test:


- Khởi tạo các giá trị ban đầu cho khối (Reset KEY[0] = 0, chế độ màu thường grayscale = 0) và cấp xung clock 50MHz.
- Giả lập dữ liệu trả về từ SRAM (sram_data_in) chia theo 3 dải tọa độ ngang x:
 - Dải 1 (x < 100): Cấp mã màu Đỏ (16'hF800).
 - Dải 2 (100 ≤ x < 200): Cấp mã màu Xanh lá (16'h07E0).
 - Dải 3 (x ≥ 200): Cấp mã màu Xanh dương (16'h001F).
- Giai đoạn 1 (Chế độ RGB): Chạy trong 64us để kiểm tra bộ đếm tọa độ, xung đồng bộ ngang/dọc và dữ liệu xuất ra đúng 3 dải màu.
- Giai đoạn 2 (Chế độ Grayscale): Tích cực mức 1 tín hiệu grayscale và chạy thêm 32us để quan sát 3 kênh màu chuyển đổi về cùng một giá trị mức xám.



=> Thực hiện đúng chức năng.


4) Tổng hợp kết nối các module

- Kết nối tổng hợp lại các top module đã được liên kết các module con lại bên trong bao gồm:
 - Uart_top_module.
 - Vga_top_module.
 - Sram_controller.



Hình 18: Sơ đồ kết nối các module

- Quy trình thực hiện luồng dữ liệu của hệ thống:




Hình 19: Luồng hoạt động của hệ thống

III) Các giải thuật tối ưu hiển thị

a) Sử dụng hệ màu RGB-565

- Giới hạn 16-bit lưu trữ của SRAM, từ đó sử dụng hệ màu RGB-565 để hiển thị màu sắc trong 16-bit lưu trữ.
- Ở cuối khối **vga_color_display** sử dụng phương pháp ghép bit MSB để tăng lên hệ RGB 10-bit mỗi màu để hiển thị cho phù hợp với cấu hình VGA của kit DE2 Altera.



Hình 20: Hệ màu RGB 888



Hình 21: Hệ màu RGB 565

b) Double pixel


– Chip SRAM vật lý IS61LV25616AL trên kit DE2 có dung lượng giới hạn là 512KB, tổ chức theo dạng 256K ô nhớ $\times$ 16-bit (tương đương tối đa 262,144 ô nhớ 16-bit). Trong khi đó, một khung hình chuẩn VGA độ phân giải 640×480 đòi hỏi:

$$640 \times 480 = 307,200 \text{ ô nhớ}$$

$\Rightarrow$ Số lượng pixel này vượt quá khả năng lưu trữ tối đa của chip SRAM ($307,200 > 262,144$).

– **Giải pháp điều khiển phần cứng:** Để hiển thị trọn vẹn hình ảnh trên toàn màn hình Monitor mà không bị tràn bộ nhớ, hệ thống cấu hình lưu trữ ảnh truyền xuống từ PC ở độ phân giải phân nửa là **320×240** (chỉ sử dụng 76,800 ô nhớ, hoàn toàn nằm trong vùng an toàn của SRAM).

– **Hiện thực thuật toán double pixel:** Khi khối quét VGA phát tín hiệu tọa độ vật lý (x, y) chạy từ (0 $\rightarrow$ 639, 0 $\rightarrow$ 479) trên màn hình, bộ tính toán địa chỉ đọc của SRAM không lấy trực tiếp giá trị này mà thực hiện phép dịch phải 1 bit (tương đương phép chia lấy nguyên cho 2) để ra giá trị theo chuẩn phân giải **320×240** và 2 pixel cùng kết quả chia sẽ lấy data cùng một địa chỉ trong SRAM:



– Hình 22: Minh họa double pixel

– Vì dữ liệu trong SRAM được lưu trữ theo kiểu tuần tự cho kiểu tỉ lệ 320×240 , nên cần truy xuất theo địa chỉ màu (x,y) khi hiển thị của pixel ở dạng ma trận 640×480 theo công thức.

$$rd_addr = y_img \times 320 + x_img = (y_img \ll 8) + (y_img \ll 6) + x_img$$

- Với rd_addr là giá trị địa chỉ lưu giá trị màu của pixel trong SRAM.
- X_img và y_img là địa chỉ tọa độ của pixel.

c) Grayscale

– Chức năng grayscale được tính toán dựa trên các bit màu của RGB-565, chuyển thành dạng 8-bit biến đổi thành một biến duy nhất để lưu màu xám và sử dụng biến đó tùy chỉnh thành 10-bit cho cả ba màu R-G-B 10-bit của pixel truyền cho khối VGA để thể hiện màu.

– Công thức tính grayscale:

$$(77 \times R + 150 \times G + 29 \times B) / 256$$

- Kênh đỏ (R) : $77 = 64 + 8 + 4 + 1 = (R \ll 6) + (R \ll 3) + (R \ll 2) + R$.
- Kênh xanh lục (G): $150 = 128 + 16 + 4 + 2 = (G \ll 7) + (G \ll 4) + (G \ll 2) + (G \ll 1)$.
- Kênh xanh biển (B): $29 = 32 - 2 - 1 = (B \ll 5) + (B \ll 2) + B$.

IV) Tổng kết và đánh giá

1) Đánh giá hệ thống và hướng phát triển

Đã tối ưu:

- Hoàn thiện các thuật toán hiển thị ảnh từ FPGA đến monitor thông qua hình ảnh được xử lý và truyền nhận từ PC.
- Hiển thị được màu sử dụng hệ màu RGB565 và độ phân giải ảnh ở mức 640x480.
- Tối ưu được kích thước các dữ liệu để phù hợp với phần cứng và tốc độ sử dụng.
- Tận dụng tối đa các xung nhịp và baudrate của USB UART để tối ưu timing.

Phần chưa tối ưu :

- Sử dụng SRAM bị giới hạn không gian lưu trữ, nên chưa thể hiển thị đầy đủ hệ màu.
- Độ phân giải bị giới hạn .
- Chưa thể truyền tốc độ cao để hiển thị được video.

Hướng phát triển:

- Sử dụng các bộ nhớ lưu trữ khác để tăng khả năng hiển thị màu.
- Tăng tốc độ đồng thời kết hợp các ngoại vi khác như camera hoặc truyền video trực tiếp .
- Thiết kế thêm các hiệu ứng xử lý ảnh.
- Tích hợp vào hệ thống lớn hơn nhằm tăng tính ứng dụng.

Tần số hoạt động của mạch:

	Fmax	Restricted Fmax	Clock Name	Note
1	288.6 MHz	288.6 MHz	CLOCK_50	
2	363.24 MHz	363.24 MHz	vga_top_module:m_vga vga_clock_divide:m1 clk_25	

Hình 23: Tần số hoạt động của mạch

Video demo: [video](#)

Link github project: https://github.com/JusMtien/FPGA_VGA_display

2) Nguồn tham khảo

<https://github.com/OmarMongy/VGA>

<https://github.com/narendiran1996/uart-fpga-vga/tree/main/VivadoProjects/UARTVGASystem>

<https://dl.acm.org/doi/epdf/10.1145/3603273.3635056>

<https://ieeexplore.ieee.org/document/10192822/>

<https://www.ampheo.com/blog/how-to-use-fpga-for-image-processing>

<https://www.issi.com/WW/pdf/61LV25616AL.pdf>