深圳大学考试答题纸

(以论文、报告等形式考核专用)

课程编号	二〇 <u>二四</u> 160208 0001 课序号 (~二〇)1 课程名称	<u>二五</u> 学年) 硬件描述语言与 逻辑综合		.学期 刘春平	评分		
学 号	2022280485 姓	 名贾苏健	专业年级	— 电子信息工程	(文华班)	22 级		
教师评语:								
题目: 基于 Verilog 的数字时钟								

设计思路与架		源程序(20分)		仿真结果		实验结果		总结和体会			排	版		
构 (15分)				(20分)		(20分)		(15分)			和	格		
													式	(10
													分))
硬 件	关 于	正确性	规范性	正确、	关	于	正确、	关	于	作	业	作业过	排	版
方 框	设计	(无语	(格式	全面、	仿	真	全面、	实	验	过	程	程中个	漂	
图或	方 案	法错误	规范、	清晰的	结	果	清晰的	结	果	中	碰	人收获	格	式
软 件	清 晰	和逻辑	必要的	仿真波	必	要	实验波	必	要	到	的	及不	规	范
流程	的 文	错误)	注释)	形或数	的	分	形、数	的	分	问	题	足、对	(10
图(10	字 说	(15	(5	据(15	析	和	据或截	析	和	及	解	本课程	分))
分)	明 或	分)	分)	分)	说	明	图(15	说	明	决	方	的建议		
	表 述				(5	分	(5	法	(10	等 (5		
	(5				分)			分)		分)		分)		
	分)													

目录

— 、	实	验目的	3
=,		 计方案	
	1,	系统框架	3
	2,	设计步骤	3
		(1) 程序框图	3
		(2) 模块说明	4
	3、	代码程序	4
		(1) 项层模块 clock.v	4
		(2) 分频模块 count.v	5
		(3) 计数模块 count60.v	5
		(4) 译码模块 show.v	6
		(5) 引脚绑定	6
三、	波	形仿真	7
四、	结	果展示	7
	1,	接线说明	7
	2,	效果显示	8
五、	心	得体会	8

一、实验目的

- 1、 模块化设计:按照功能划分设计分频器、计数器、译码器等子模块,并在顶层模块中进行整合。
- 2、 时钟功能实现: 实现秒、分、时的计时逻辑,支持进位、复位功能,并确保计时范围为秒 (00-59)、分(00-59)、时(00-23)。
 - 3、 数码管显示:设计数码管显示模块,正确显示时间信息。
- 4、 仿真与验证:通过仿真工具验证各模块的正确性,包括分频、计数、进位、复位及数码管显示功能,分析仿真波形和数据。

二、设计方案

1、 系统框架

数字时钟系统的总体框架由以下几个模块组成:

分频模块(count):将主时钟信号分频至1Hz,用于驱动秒计数。

计数模块(count60 和 hour 计数器):实现秒到分钟、分钟到小时的进位计数逻辑。

译码模块(show):将计数器输出的二进制时间数据转换为七段数码管显示信号。

顶层模块(clock):整合所有子模块,完成系统功能。




图 (1) qpf 文件系统设计

2、设计步骤

(1) 程序框图

以下是系统程序的逻辑流程:

分频模块生成 1 Hz 的秒脉冲。秒计数模块通过秒脉冲进行计数,计数至 59 时发送分钟进位信号。分钟计数模块接收秒进位信号进行计数,计数至 59 时发送小时进位信号。小时计数模块接收分钟进位信号进行计数,计数至 23 时清零。译码模块将各计数模块的输出转换为七段数码管信号。系统实现复位功能,通过复位信号清零计时数据。





图 (2) 系统框图 第 3页 共 8页


(2) 模块说明

分频模块:将主时钟分频至1Hz。通过计数器记录时钟周期,在达到设定值时输出翻转信号。



秒计数模块: 计数范围为 0-59。当秒计满 59 后,输出分钟进位信号。

分钟计数模块: 计数范围为 0-59。接收秒计数模块的进位信号, 当分钟计满 59 后, 输出小时进位信号。



图(4)时钟计数模块

译码模块:将计数器的二进制数据转换为七段数码管信号,驱动数码管显示时间。




图 (5) 数码管译码模块

3、 代码程序

(1) 顶层模块 clock.v

顶层模块(clock):整合各功能模块,完成数字时钟设计。

```
module clock(reset, clk, out_sec_l, out_sec_h, out_min_l, out_min_h, out_hour);
            input reset, clk;
 3
            output [6:0] out_sec_l, out_sec_h, out_min_l, out_min_h, out_hour;
 4
            wire [6:0] out sec 1, out sec h, out min 1, out min h, out hour;
            wire [7:0] sec, min;
            reg [3:0] hour;
 8
            wire sec_clk, min_clk, hour_clk;
            count sec_count(reset, clk, sec_clk);
count60 sec2min(reset, sec_clk, sec, min_clk);
10
11
12
            count60 min2hour(reset, min_clk, min, hour_clk);
13
14
            always @(negedge hour clk)
15
           begin
16
                 if (reset)
17
18
                     hour[3:0] <= 0;
                 else
                      hour[3:0] \le hour[3:0] + 1;
19
20
21
           show show_sec_l(out_sec_l, sec[3:0]);
show show_sec_h(out_sec_h, sec[7:4]);
show show_min_l(out_min_l, min[3:0]);
show show_min_h(out_min_h, min[7:4]);
22
23
24
25
26
27
            show show_hour(out_hour, hour[3:0]);
       endmodule
28
```

图 (6) 顶层模块 clock.v 代码 第 4页 共 8页

(2) 分频模块 count.v

分频模块(count): 实现秒脉冲信号生成。

```
module count(reset, clk, clk out);
 1
         input reset, clk;
 2
 3
         output clk out;
 4
 5
         reg [31:0] cnt;
 6
         reg clk out;
 7
         always @(posedge clk)
8
9
  begin
10
             if (reset)
11
                 cnt <= 0;
12
             else if (cnt == 249999999)
13
             begin
   14
                  cnt <= 0;
15
                 clk_out <= ~clk_out;
16
             end
17
             else
18
                  cnt <= cnt + 1;
19
         end
20
     endmodule
21
```

图 (7) 分频模块 count.v 代码

(3) 计数模块 count60.v

计数模块(count60):实现计数和进位逻辑。

```
module count60 (reset, clk, qout, cout);
         input reset, clk;
 2
 3
         output cout;
 4
         output [7:0] qout;
 5
 6
          reg [7:0] qout;
 7
         reg cout;
 8
         always @(posedge clk or posedge reset)
 9
10 ⊟
         begin
              if (reset)
11
12
                  qout \leq 0;
13
              else
14
    begin
                  if (qout[3:0] == 9)
15
16
    begin
17
                      qout[3:0] <= 0;
18
                      if (qout[7:4] == 5)
19
                          qout[7:4] <= 0;
20
21
                          qout[7:4] \le qout[7:4] + 1;
22
                  end
23
                  else
24
                      qout[3:0] \le qout[3:0] + 1;
25
26
                  cout = (qout == 8'h59) ? 1 : 0;
27
              end
          end
28
29
     endmodule
30
```

图 (8) 计数模块 count60.v 代码


(4) 译码模块 show.v

译码模块(show):实现二进制到七段数码管信号的转换。

图 (9) 译码模块 show.v 代码

(5) 引脚绑定

数码管输出端绑定至显示端口。复位引脚为 DE10 板上 SW0 开关。



图(10)引脚绑定示意图



图(11)按键说明

第6页 共8页

三、波形仿真

使用仿真工具(如 Quartus II 中的 University Program VMF)对时钟模块进行仿真,验证其功能,包括秒、分钟、小时的计数逻辑及进位信号。在仿真中,count60 的输出为 [7:0] 的八位数据,需使用十六进制显示 BCD 码进行观察。实际仿真过程中对部分参数进行了调整,但由于未保存截图,这里特此说明。




图 (12) 计数模块仿真波形

四、结果展示

1、 接线说明

通过 FPGA 开发板完成以下接线: 时钟信号和复位信号接入开发板输入引脚。数码管的控制信号接入开发板输出引脚。



图(11)接线示意图

2、 效果显示

硬件系统运行后,数码管显示时间数据,能正确显示秒、分钟和小时的计时功能。按下复位键,时钟归零。秒、分钟和小时的进位逻辑正常。


以下是进位功能的延时演示。从图中可以看出,系统成功从 02:59 进位到 03:00。





图(12) 进位功能演示

接下来是复位功能的演示。第一张图展示了复位开关拨动之前的状态,可以看到数码管显示 03:04。拨动复位开关后,数码管显示变为 00:00,说明复位功能正常。



图(12)复位功能演示

五、心得体会

通过本次实验,我加深了对 Verilog 硬件描述语言的理解,掌握了模块化设计的思路以及 FPGA 数字系统的开发流程。在实验过程中,通过分频、计数和译码模块的设计与整合,我体会到了模块 化设计在硬件开发中的重要性,同时解决了数码管显示乱码、复位信号未全局生效等实际问题,进一步提升了硬件调试能力和问题解决能力。本次实验让我认识到仿真与实际硬件调试之间的差异,学会了在实践中结合工具进行高效验证和优化设计,同时增强了独立学习和动手能力。希望今后能接触到更多综合性实验项目,以进一步提升实践能力和电子设计水平。