

AI 工牌 1.0 · 技术审核报告

IA8201 内存不足 + 耳麦回声 · 2026-09-12 · 嵌入式 DSP 专家独立审核（内部决策参考）

审核以「能否在 9.15 原理图冻结前收敛出可落地方案」为标尺。一句话结论：双方在「减什么、放在哪」上纠缠，但都没先做两件更基础的事——量化内存账、确认 IA8201 的硬件能力边界（能否外挂内存、有无空余音频输入）。没有这两个前提，「释放 30 - 40%」「外挂 PSRAM」「耳麦引入 8201」都是悬空的。

一、甲方建议的合理之处与问题

- **1.1 方案① VAD 卸载至 P4：**方向有合理性，但踩了一个没人提的大坑——功耗。
- **合理：**把「有没有人声」的判定挪到算力充裕的 P4，8201 只留能量阈值检测 + GPIO 唤醒，架构上确是「解耦」而非硬挤，方向对。
- **坑·功耗：**IA8201 立身之本是 always-on 极低功耗唤醒；VAD 挪到 P4 意味着 LP-core 常开、HP 核心频繁唤醒，与「待机 7 - 10 天」硬指标冲突。「改动最小」只算了软件改动、没算功耗。
- **坑·数字：**「释放 30 - 40% 内存」是拍脑袋。VAD 模型到底占多少 SRAM？无量化表。若 VAD 只占 10%，卸载它根本解决不了溢出。
- **1.2 方案② Overlay + BF 频段剪裁：**剪裁对，Overlay 的「首音空窗」被轻描淡写。
- **对：**频段剪到 300Hz - 3.4kHz 是对的：协议 16kHz、奈奎斯特上限才 8kHz，剪到人声核心频段损失小、系数矩阵确实省内存。
- **坑：**「SPI 几毫秒」是理想值——AEC+4 麦 BF 的代码段 + 系数表可能几十~几百 KB，实测加载要数据。更致命的不是时长，而是加载期间采集的语音没有 BF 也没有 AEC，首字裸奔。
- **坑·抖动：**能量 VAD 在嘈杂前台误触发 → 反复加载/卸载 AEC+BF → 系统抖。这是 Overlay 方案在真实前台最可能翻车的地方。
- **1.3 方案③ 双通道固定波束：**甲方偷换了概念。
- **坑·概念：**「18dB 通道隔离度」是声学物理隔离 / 串扰指标（15° 开孔带来的机械隔离），「波束降噪能力」是算法方向性增益，两者正交，不能混。
- **坑·低频：**双麦差分波束在低频端（麦间距 $\ll$ 波长）需 +6dB/oct 白噪声增益补偿，会放大低频环境噪声；差分是近讲（贴嘴 $<10\text{cm}$ ）神器，0.5 - 1.5m 远场是弱项。等于把 4 麦当 2 麦差分用，其余 2 麦浪费，真降级。
- **1.4 方案④ 换芯片 / 外挂 PSRAM：**「外挂 PSRAM」在 IA8201 上大概率是伪命题。
- **硬伤：**IA8201 是片上 SRAM、数据内存总线不外扩；外部 SPI Flash 只能存代码（正是 Overlay 加载源）、不能当运行期 Data Memory。DSP 核高速访问的系数 / 延迟线必须落片上 SRAM。「外挂 PSRAM 解决 Data Memory 溢出」基本不成立，需楼氏书面确认。
- **1.5 耳麦 Loopback 建议：**解决了 A 路径，但甲方以为自己解决了 B 路径。
- **洞察：**两条完全不同的回声路径：路径 A = 喇叭 → 空气/机壳 → 4 麦阵列（污染游客 ASR），Loopback 参考线入 8201 配合 4 麦近端能闭环解决；路径 B = 喇叭 → 耳麦（打断要处理的回

声），参考线进 8201、近端耳麦在 P4，P4 侧无参考，AEC 不闭环。甲方用解决 A 的方案回答 B 的问题。

- **1.6 配网 C5 Soft-AP + BLE：**合理，小补充。
- **合理：**日本 B 端禁 P2P / Wi-Fi Direct，C5 Soft-AP + BLE 就近鉴权是合规主流。
- **补充：**需确认 C5 支持日本企业 Wi-Fi 常见的 WPA2-Enterprise / 802.1X 和 5GHz W52/W53 信道，否则引导写入 SSID 后仍连不上企业网。

二、我方（云侧）回复的合理之处与问题（逐条挑错）

- **2.1 「AEC 必须参考 + 近端在同一处理器」：**过度断言，且与自己的方案②自相矛盾。
- **对：**针对甲方半套方案（参考入 8201、近端耳麦在 P4）确实做不成耳麦 AEC 闭环，这个否定对。
- **错：**「必须同一处理器」是错误的绝对化。AEC 成立的充要条件是参考与近端进入同一个 AEC 引擎、在同一采样时钟下严格对齐，而非「物理上原本就在同一颗芯片」。
- **自相矛盾：**我方自己方案②赫然写着「参考信号分一路给 P4 做 AEC：理论可行」，等于承认可跨芯片。
- **更准表述：**跨芯片难点是采样时钟漂移（clock drift）导致长期错位发散，而非「数学上不可能」。用「不可能」吓退了甲方，但用的是错误理由，楼氏一句话就能反驳。
- **2.2 「P4 跑 AI-VAD 需额外一路音频」：**方向对，但漏了两个关键事实。
- **对：**没有一路能捕捉游客远端语音的音频进 P4，AI-VAD 就是无源之水，这是最扎实的一条隐患。
- **漏①：**耳麦已经接在 P4 的 Codec 上，P4 本来就有一路音频输入；准确说是「需一路能抓游客语音的输入」，耳麦那路是员工近讲、抓不到 0.5 – 1.5m 外游客，用途不对。
- **漏②：**与我方耳麦方案①直接冲突：若耳麦引入 8201，则 4 麦 + 耳麦全在 8201，P4 彻底无音频源，AI-VAD 只能靠 SPI 回传，两案叠加后 P4 音频来源反而更难。
- **2.3 「双通道固定波束削弱远场降噪」：**结论基本属实，但论证用错理由。
- **对：**方案③确实明显降级，最终结论（排①②之后、体验降级）对。
- **错：**把降级真正原因说成「丢说话人方向追踪、需要自适应 BF」——夸大甚至方向错。工牌戴胸前、游客在正前方，方向基本固定，0.5 – 1.5m 收音不需要自适应方向追踪，一个指向正前方的固定波束就够。
- **真正原因：**「4 麦→2 麦」丢掉一半阵列增益和空间自由度 + 差分低频噪声放大。云侧把「麦数降级」和「算法降级」两个正交维度搅在一起，端侧懂 DSP 会反问「固定波束哪里需要方向追踪了」。
- **2.4 「Overlay 后 AEC 首音 + 收敛期无消除，打断对首音最敏感」：**量级基本对，因果锚点错了。
- **对：**AEC 的 NLMS 收敛几十~上百 ms、Overlay 加载几~几十 ms，量级判断基本正确。

- **错①：**「打断对首音最敏感」是错的。打断发生在 TTS 播放中途员工开口，此时 TTS 已播一段时间，AEC 早已加载并收敛，不存在「首音无消除」。真正有「首音无消除」的是 TTS 刚开始播的第一时刻，与打断几乎不重叠。
- **错②：**真正痛点是「VAD 触发→Overlay 加载期间，采集语音无 BF 无 AEC → 首字丢失 + 处理空窗」，与「AEC 收敛期」是加载时延 vs 算法收敛时延两个不同时间尺度，被揉成一个。
- **2.5 耳麦三层拆解：**三层模型是好框架，但把「分水岭」拔高过头。
- **对：**「AEC→Barge-in→采播互斥」三层递进、「打断必须建立在 AEC 成立之上」正确且清晰，是回复里最有价值的部分。
- **错①：**把「真打断」抬成 9.15 分水岭。PRD 明确写「播 TTS 时需有基础 AEC / 采播互斥，避免回采啸叫」、定位「连续轮流对话」「不承诺电话级双向同时讲话」——打断是加分项，不是 1.0 基线。
- **错②：**A、B 两条回声路径被搅在一起。Loopback 方案单独就能解决路径 A（防 TTS 污染 4 麦 ASR），该做；云侧只说「只补了参考信号一路、做不成闭环」，没说清 Loopback 该做，可能让甲方误以为白做、要推翻。
- **2.6 「P4 非音频 DSP，AEC 是重量级任务拖累主链路」：**略夸大。
- **修正：**16kHz 单通道 AEC 算力并不大（轻量 NLMS 几百 MIPS 级，P4 双核 400MHz 完全吃得下）。真正问题不是算力不够，而是 FreeRTOS + Wi-Fi 任务下音频中断的确定性时延难保证——AEC 要的是确定性，不是峰值算力。

三、双方都遗漏的关键技术点

- **3.1 没人算内存账（最大失职）：**1.44MB 里 AEC（滤波器阶数×延迟线）、4 麦 BF（频域系数）、KWS 模型权重、VAD 各占多少？溢出多少？三份材料零量化。第一优先级应是让楼氏出内存预算表，而不是先讨论卸载哪个算法。
- **3.2 KWS 才是内存大头，没人质疑其位置：**KWS 唤醒词模型权重（100 – 500KB 级）往往是 SRAM 占用大头、比 VAD 大得多。而翻译场景唤醒是「按键触发为主」，KWS 在 1.0 更像加分项。砍 KWS / 降级按键唤醒，释放的内存可能远超卸载 VAD。
- **3.3 AI-VAD 神经网络对翻译场景可能是伪需求：**翻译场景 VAD 的作用是静音断句（1.2s 触发尾包），轻量能量 / 过零率检测就能干，根本不需要神经网络。AI-VAD 是为「非唤醒词人声也检测」设计的，而会话由按键 / KWS 触发。真正该留 8201 的是逐帧能量断句（延迟最低），AI-VAD 可能压根不需要。
- **3.4 16kHz 下 8201 的问题是「存储」不是「算力」：**16kHz 对 IA8201 算力富余很大，溢出本质是静态存储（KWS 权重、AEC 长滤波器、BF 系数），不是实时算力。正确解法是减存储 / 降模型 / 剪系数，而非「卸载算法 / 减算力」。
- **3.5 采样时钟漂移：跨处理器 AEC 的真正杀手：**P4 和 8201 若用不同晶振 / PLL，参考与近端信号会长期相位漂移，AEC 慢慢发散。这是跨芯片 AEC 最需楼氏确认的工程点（能否共享同一时钟 BCLK/LRCLK）。

- **3.6 参考信号该取「功放前级」还是「喇叭端」：**AEC 参考应取驱动扬声器前级（DAC 数字输出 / Codec DAC 前级）的电信号，而非喇叭驱动后的模拟信号（有功放非线性 and 过冲）。且 8201 的 Reference Input 是数字（PDM/I2S）还是模拟？需楼氏确认。

四、最终结论与建议

- **4.1 可落地排序：**独立判断，不照搬任一方（见下表）。
- **4.2 四方案最终定性：**方案①是「改动能对上、但功耗和音频源两个坑没解」；方案②是「可作补充、但首音空窗 + 抖动没解」；方案③是「真降级、但被双方用错理由论证」；方案④的「外挂 PSRAM」是「大概率伪命题、需楼氏一票否决」。
- **4.3 耳麦回声最终定性：**先把两条路径分开：路径 A（喇叭→4 麦，防 TTS 污染游客 ASR）必须用 Loopback + 8201 内 AEC 解决，该做且能做；路径 B（喇叭→耳麦，真打断）取决于「耳麦能否进 8201」。「耳麦引入 8201」的答案是纯硬件问题——若满配 4 路 PDM 且无空余 I2S，则硬件上做不了，我方推荐了一个可能不存在的「正解」。若进不了 8201，诚实承认 1.0「真打断」不可行，走采播互斥兜底、打断降级，这不违背 PRD。「大模型按语种处理」三方一致否定，我方三层论证正确扎实，无需再讨论。
- **4.4 一句话提醒：**三份材料都在讨论「怎么挤进 1.44MB」，但没人先回答两个前置问题：内存到底谁占的（账没算）、IA8201 到底能不能外扩 / 接第 5 路音频（边界没确认）。在楼氏给出内存预算表和硬件能力答复之前，「推荐首选方案①」和「耳麦引入 8201 是正解」都下早了。

优先级	动作	依据
P0	向楼氏要内存预算表 + 确认硬件边界（有无外扩 Data Memory、满配 4 麦后有无空余 I2S 接耳麦）	没有数字，一切方案悬空
P1	砍 KWS / 降级按键唤醒；VAD 退化为逐帧能量断句留 8201，AI-VAD 移除 / 极简	KWS 是内存大头；断句不需神经网络
P2	BF 频段剪裁至 300Hz – 3.4kHz；Overlay 只做系数段动态加载 + 环形缓冲兜首字	成本低、收益直接
P3	VAD 卸载至 P4（仅内存仍不够且功耗算得过）；双通道固定波束（真降级）	功耗 / 音频源坑；4→2 麦

附：需楼氏 / 端侧 9.15 前答复的问题清单

- 1. IA8201 有无外扩 Data Memory 总线（并行 SRAM/PSRAM）？还是仅 SPI Flash 存代码？——决定「外挂 PSRAM」是否成立。
- 2. IA8201 PDM 输入是几路？4 麦满配后是否还有空余 I2S 输入可接耳麦 Codec？——决定「耳麦引入 8201」是否可行。
- 3. 量化内存预算：AEC 滤波器阶数 × 延迟线、4 麦 BF 频域系数、KWS 模型权重、VAD 各占多少 SRAM？总溢出多少？

- 4. KWS 模型权重多大？能否 1.0 移除或替换轻量版？——内存大头。
- 5. Overlay 实测加载时间（代码段 + 系数段）？是否支持 AEC 系数非零预热？能否环形缓冲重放避免首字丢失？
- 6. 16kHz 下 IA8201 是算力受限还是存储受限？各算法算力 / 存储占比实测。
- 7. Loopback 参考信号取功放前级（DAC 数字 / 前级）还是喇叭端？8201 Reference Input 是数字还是模拟？
- 8. 若做跨芯片 AEC，P4 与 8201 能否共享声钟（BCLK/LRCLK）避免采样漂移？
- 9. ESP32-P4 LP-core 常开跑 AI-VAD 的实测电流，对「7-10 天待机」的影响。