【書類名】明細書

【発明の名称】半導体装置

【技術分野】

[0001]

実施形態は、積層された半導体チップを有する半導体装置に関するものである。

【背景技術】

[0002]

複数の半導体チップ(あるいは半導体素子)を多段に積層した半導体装置が知られている。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開平2-273930号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

積層された半導体チップのパッドとリード端子間のボンディングワイヤーによる接続の不具合を低減できる半導体装置を提供する。

【課題を解決するための手段】

[0005]

実施形態の半導体装置は、第1端子と、第1半導体チップと、前記第1半導体チップ上に配置された第2半導体チップと、前記第1半導体チップに設けられ、電気的に非接続状態にある第1パッドと、前記第2半導体チップに設けられ、電気的に接続状態にある第2パッドと、前記第1端子と前記第1パッドとを接続する第1ワイヤーと、前記第1パッドと前記第2パッドとを接続する第2ワイヤーとを具備する。

【図面の簡単な説明】

[0006]

- 【図1】第1実施形態に係る半導体装置の回路構成を示す図である。
- 【図2】第1実施形態に係る半導体装置内の半導体チップの構造を示す図である。
- 【図3】第1実施形態に係る半導体装置内の半導体チップの他の構造を示す図である
- 【図4】第1実施形態における半導体チップの端子部の拡大図である。
- 【図5】第1実施形態における半導体チップの製造工程を示す図である。
- 【図6】図5に示した半導体チップの拡大図である。
- 【図7】図6に示した半導体チップのスクライブ位置を示す図である。
- 【図8】第2実施形態における半導体チップの端子部の拡大図である。

【発明を実施するための形態】

[0007]

以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。

[0008]

- 1.第1実施形態
- 1.1 半導体装置の回路構成

図1を用いて、第1実施形態に係る半導体装置の回路構成を説明する。

図示するように、半導体装置10は、例えば複数の半導体チップ(あるいは半導体素子)11_1,11_2,11_3,11_4を備える。半導体チップ11_1~11_4の各々は、半導体回路、例えばメモリ回路、各種ドライバ、及び入出力回路等が形成された半導体基板を有する。ここでは、半導体装置10が4個の半導体チップを備える場合を示すが、もちろん5個以上の半導体チップを備えていてもよい。なお、半導体チップ11と記した場合、半導体チップ111~114の各々を示す。

[0009]

半導体チップ11_1~11_4の各々には、コントローラ12が接続される。コントロ ーラ12は、半導体チップ11_1~11_4の各々を制御する。コントローラ12は、チ ップイネーブル信号 CE 1を半導体チップ 1 1 1に出力する。さらに、コントローラ 1 2は、チップイネーブル信号CE2を半導体チップ112に、チップイネーブル信号C E 3 を半導体チップ 1 1 _ 3 に、チップイネーブル信号 C E 4 を半導体チップ 1 1 _ 4 にそ れぞれ出力する。

[0010]

チップイネーブル信号 СЕ1は、半導体チップ11 1を稼働可能状態にするか、ある いは非稼働状態にするかを選択する信号である。チップイネーブル信号CE2は半導体チ ップ11_2を、チップイネーブル信号CE3は半導体チップ11_3を、チップイネーブ ル信号 С Е 4 は半導体チップ 1 1 4 を、それぞれ稼働可能状態にするか、あるいは非稼 働状態にするかを選択する信号である。

[0011]

また、コントローラ12は、入出力信号IOO,IO1,IO2,IO3,IO4,I O5,IO6,IO7を、半導体チップ11_1~11_4の各々に出力する。また、コン トローラ12は、ライトイネーブル信号WE及びリードイネーブル信号REを含むその他 の信号を、半導体チップ111~114の各々に出力する。

[0012]

1.2 半導体装置の構造

第1実施形態に係る半導体装置の構造を説明する。

[0013]

1.2.1 半導体チップの積層構造

図2を用いて、半導体装置10内の半導体チップの積層構造を説明する。

半導体チップ111~114の各々は矩形形状を有する。半導体チップ111の矩 形形状の長編側に、パッドが配置されたパッド領域1Aが配置されている。同様に、半導 体チップ112の矩形形状の長編側に、パッドが配置されたパッド領域2Aが配置され ている。半導体チップ11 3の矩形形状の長編側に、パッドが配置されたパッド領域3 Aが配置され、半導体チップ11 4の矩形形状の長編側に、パッドが配置されたパッド 領域4Aが配置されている。

[0014]

半導体チップ11_1上に、半導体チップ11_2,11_3,11_4が半導体チップ1 1_1側から順に積層されている。半導体チップ11_2は、半導体チップ11 1上に、 半導体チップ11_1のパッド領域1A分ずれて配置される。半導体チップ11_3は、半 導体チップ11 2上に、半導体チップ11 2のパッド領域2A分ずれて配置される。さ らに、半導体チップ11 4は、半導体チップ11 3上に、半導体チップ11 3のパッ ド領域3A分ずれて配置される。

[0015]

1.2.2 半導体チップの他の積層構造

図3を用いて、半導体チップの他の積層構造を説明する。

半導体チップ11 1の矩形形状の短辺側に、パッド領域1Aが配置されている。半導 体チップ11_3の矩形形状の短辺側に、パッド領域3Aが配置されている。また、半導 体チップ112の矩形形状の長辺側に、パッド領域2Aが配置されている。半導体チッ プ114の矩形形状の長辺側に、パッド領域4Aが配置されている。

[0016]

半導体チップ112は、半導体チップ111上に、半導体チップ111のパッド領 域1A分ずれて配置される。半導体チップ11_3は、半導体チップ11_2上に、半導体 チップ11_2のパッド領域2A分ずれて配置される。さらに、半導体チップ11_4は、 半導体チップ113上に、半導体チップ11_3のパッド領域3A分ずれて配置される。

[0017]

すなわち、半導体チップ11_1の短辺側のパッド領域1Aに、図3に示すように、半導体チップ11_2の長辺側のパッド領域2Aが対応するように配置される。さらに、半導体チップ11_2のパッド領域2Aに、半導体チップ11_3の短辺側のパッド領域3Aが対応するように配置され、半導体チップ11_3のパッド領域3Aに、半導体チップ11_4の長辺側のパッド領域4Aが対応するように配置される。

[0018]

1.2.3 半導体チップのパッド構成

図4を用いて、図2及び図3に示した半導体チップのパッドの構成について説明する。

半導体チップ 1 1_1 のパッド領域 1 A は、パッドが配列された 2 つの列を持つ。半導体チップ 1 1_1 の中央側の列 (第 1 列)には、信号パッド 1 S が配置されている。信号パッド 1 S は、信号が入出力されるパッドであり、半導体チップ 1 1_1 の回路に電気的に接続され、電気的に接続状態にある。信号パッド 1 S には、例えばチップイネーブル信号 C E 1、ライトイネーブル信号W E、リードイネーブル信号 R E、または入出力信号 I O 0 ~ I O 7 が入出力される。また、半導体チップ 1 1_1 の端部側の列 (第 2 列)には、ダミーパッド 1 D が配置されている。ダミーパッド 1 D は、後述するスクライブ領域に配置されるパッドであり、例えば半導体チップ 1 1_1 の回路に電気的に接続されず、電気的に非接続状態にある。

[0019]

同様に、半導体チップ 1 1_2 のパッド領域 2 A は、パッドが配列された 2 つの列を持つ。半導体チップ 1 1_2 の中央側の列には、信号パッド 2 S が配置されている。信号パッド 2 S は、信号が入出力されるパッドであり、半導体チップ 1 1_2 の回路に電気的に接続され、電気的に接続状態にある。信号パッド 2 S には、例えばチップイネーブル信号 C E 2、ライトイネーブル信号W E、リードイネーブル信号 R E、または入出力信号 I O \sim I O 7 が入出力される。半導体チップ 1 1_2 の端部側の列には、ダミーパッド 2 D が配置されている。ダミーパッド 2 D は、スクライブ領域に配置されるパッドであり、例えば半導体チップ 1 1_2 の回路に電気的に接続されず、電気的に非接続状態にある。

[0020]

半導体チップ 1 1_3 のパッド領域 3 A は、パッドが配列された 2 つの列を持つ。半導体チップ 1 1_3 の中央側の列には、信号パッド 3 S が配置されている。信号パッド 3 S は、信号が入出力されるパッドであり、半導体チップ 1 1_3 の回路に電気的に接続され、電気的に接続状態にある。信号パッド 3 S には、例えばチップイネーブル信号 C E 3、ライトイネーブル信号 W E、リードイネーブル信号 R E、または入出力信号 I O 0 ~ I O 7 が入出力される。半導体チップ 1 1_3 の端部側の列には、ダミーパッド 3 D が配置されている。ダミーパッド 3 D は、スクライブ領域に配置されるパッドであり、例えば半導体チップ 1 1_3 の回路に電気的に接続されず、電気的に非接続状態にある。

[0021]

さらに、半導体チップ11_4のパッド領域4Aは、パッドが配列された2つの列を持つ。半導体チップ11_4の中央側の列には、信号パッド4Sが配置されている。信号パッド4Sは、信号が入出力されるパッドであり、半導体チップ11_4の回路に電気的に接続され、電気的に接続状態にある。信号パッド4Sには、例えばチップイネーブル信号CE4、ライトイネーブル信号WE、リードイネーブル信号RE、または入出力信号IO0~IO7が入出力される。半導体チップ11_4の端部側の列には、ダミーパッド4Dが配置されている。ダミーパッド4Dは、スクライブ領域に配置されるパッドであり、例えば半導体チップ11_4の回路に電気的に接続されず、電気的に非接続状態にある。

[0022]

また、図4に示すように、半導体チップ11_1のパッド領域1Aの外側には、外部と電気的な接続を行うための複数のリード端子が配置されている。ここでは、4つのリード端子21_1,21_2,21_3,21_4を示す。リード端子とパッド間あるいはパッド間には、ワイヤー22~29が接続されている。なお、ワイヤーによる接続については後

[0023]

1.2.4 半導体チップのパッドとリード端子間の接続

図4を用いて、半導体チップ11のパッドとリード端子間のワイヤーによる接続について説明する。

まず、リード端子21_1と信号パッド4S間がワイヤーにより接続されている例を述べる。この例では、例えば、チップイネーブル信号CE4がリード端子21_1から信号パッド4Sに伝送される。

[0024]

リード端子 2 1_1 とダミーパッド 1 D間にワイヤー 2 2 がボンディングされている。これにより、リード端子 2 1_1 とダミーパッド 1 D間が電気的に接続されている。さらに、ダミーパッド 1 Dとダミーパッド 2 D間にワイヤー 2 3 がボンディングされ、ダミーパッド 1 Dとダミーパッド 2 D間が電気的に接続されている。ダミーパッド 2 Dとダミーパッド 3 D間にワイヤー 2 4 がボンディングされ、ダミーパッド 2 Dとダミーパッド 3 D 間が電気的に接続されている。さらに、ダミーパッド 3 Dと信号パッド 4 S間にワイヤー 2 5 がボンディングされ、ダミーパッド 3 Dと信号パッド 4 S間が電気的に接続されている。

[0025]

例えば、リード端子21_1には、コントローラ12から出力されたチップイネーブル信号CE4が供給される。チップイネーブル信号CE4は、リード端子21_1から、ワイヤー22、ダミーパッド1D、ワイヤー23、ダミーパッド2D、ワイヤー24、ダミーパッド3D、ワイヤー25を介して信号パッド4Sに伝送される。

[0026]

ここでは、ワイヤーをリード端子21_1からダミーパッド1D,2D,3Dを経由させて、信号パッド4Sに接続している。すなわち、リード端子21_1と信号パッド4S間をワイヤーにて接続するために、ダミーパッド1D,2D,3Dをワイヤーによる接続の中継パッドとして使用している。これにより、リード端子21_1と信号パッド4S間をワイヤーで直接接続する場合に比べて、ワイヤー22~25の各々の長さを短くできる。これにより、ワイヤーが左右に移動して変形したり、ワイヤーがリード端子あるいはパッドから外れたりする不具合を低減することができる。

[0027]

次に、リード端子21_3と信号パッド1S~4S間がワイヤーで接続されている例を述べる。この例では、例えば、入出力信号IOOがリード端子21_3から信号パッド1S~4Sの各々に伝送される。

[0028]

リード端子21_3と信号パッド1S間にワイヤー26がボンディングされている。これにより、リード端子21_3と信号パッド1S間が電気的に接続されている。さらに、信号パッド1Sと信号パッド2S間にワイヤー27がボンディングされ、信号パッド1Sと信号パッド2S間が電気的に接続されている。信号パッド2Sと信号パッド3S間にワイヤー28がボンディングされ、信号パッド2Sと信号パッド3S間が電気的に接続されている。さらに、信号パッド3Sと信号パッド4S間にワイヤー29がボンディングされ、信号パッド3Sと信号パッド4S間が電気的に接続されている。

[0029]

例えば、リード端子21_3には、コントローラ12から出力された入出力信号IO0が供給される。入出力信号IO0は、リード端子21_3からワイヤー26を介して信号パッド1Sに伝送される。入出力信号IO0は、さらにワイヤー27を介して信号パッド2Sに伝送される。入出力信号IO0は、さらにワイヤー28を介して信号パッド3Sに伝送され、さらにワイヤー29を介して信号パッド4Sに伝送される。

[0030]

ここでは、リード端子213と、信号パッド15~45の各々との間をワイヤーにて

接続するために、リード端子21_3と信号パッド1S間、信号パッド1Sと信号パッド 2 S間、信号パッド2Sと信号パッド3S間、及び信号パッド3Sと信号パッド4S間を ワイヤーで順次接続している。このため、リード端子21_3と信号パッド間、及び信号 パッドと信号パッド間を接続するワイヤーの長さが長くなることはなく、ワイヤーによる 接続の不具合は生じにくい。

[0031]

1.3 半導体装置の製造方法

図5、図6及び図7を用いて、半導体装置10内の半導体チップ11の製造方法について説明する。

[0032]

図5に、ウェハ上にレイアウトされた複数の半導体チップ11の1部を拡大した図を示す。半導体チップ11は、ウェハ上にレイアウトされている。半導体チップ11間には、半導体チップを切り離すためのスクライブ領域(Kerf領域)31が設けられている。

[0033]

図6に、半導体チップ11の拡大図を示す。半導体チップ11の中央領域には、メモリ回路、各種ドライバ、及び入出力回路等の回路が形成される。スクライブ領域31には、フォトリソグラフィ用の位置合わせマーク32、TEG(test element group)素子のパッド1T(または2T,3T,4T)、及びダミーパッド1D(または2D,3D,4D)が配置されている。TEG素子は、半導体チップに形成された素子を評価するためのテスト素子をいう。破線A内のダミーパッド1Dは、TEG素子のパッドより端部側に配置されている。破線B内のダミーパッド1Dは、TEG素子のパッドより中央領域側に配置されている。

[0034]

スクライブ工程では、図7に示すように、スクライブ領域31に設けたダミーパッド1Dが半導体チップ11に残るように、スクライブ位置31Aをずらして半導体チップ11を切り離す。これにより、半導体チップ11に、ダミーパッド1Dが配置されたスクライブ領域31を残すことができる。

[0035]

その後、半導体チップ11を積層し、多段に積層された半導体チップを形成する。さらに、リード端子と半導体チップのパッド間にワイヤーボンディングを行い、樹脂にて封止して、半導体装置(パッケージ)10を形成する。

[0036]

1.4 第1実施形態の効果

第1実施形態によれば、積層された半導体チップのパッドとリード端子間のボンディングワイヤーによる接続の不具合を低減できる半導体装置を提供可能である。さらに、スクライブ領域に、ボンディングワイヤーを接続するための中継パッドを配置することにより、半導体チップの面積増加を抑制できる。

[0037]

以下に、比較例を挙げ、第1実施形態の効果を詳細に説明する。

[0038]

例えば、半導体チップを多段に積層した半導体装置では、2段目以上の半導体チップに リード端子からワイヤーを接続する場合、各チップに設けられたパッドを跨ぐようにワイ ヤーを接続する必要がある。この場合、ボンディングワイヤーが長くなり、樹脂封止時に ワイヤーの流れや外れが発生し易くなる。さらに、回路の大規模化あるいは大容量化が必 要な場合は、積層される半導体チップの段数が増えるため、さらにワイヤー長が長くなり 、ワイヤーの流れや外れの懸念が増加する。

[0039]

このため、例えば半導体チップの信号パッドが配置される領域にダミーパッドを配置し、このダミーパッドを、ボンディングワイヤーを接続するための中継パッドとして利用して、ボンディングワイヤーが長くなることを回避する場合がある。しかし、半導体チップ

[0040]

そこで、第1実施形態では、半導体チップの信号パッドが配置される領域の外側のスクライブ領域にダミーパッドを設ける。そして、スクライブ領域に設けたダミーパッドを、ボンディングワイヤーを接続するための中継パッドとして利用する。すなわち、接続対象のパッドにワイヤーを接続する際、パッケージ基板のリード端子から接続対象のパッドにワイヤーを直接接続せず、まずリード端子からスクライブ領域のダミーパッドにワイヤーを接続し、次にダミーパッドから接続対象のパッドにワイヤーを接続する。なお、リード端子と接続対象のパッド間は、複数のダミーパッドを経由させてもよい。これにより、ボンディングワイヤーが長くなるのを防ぐことができ、樹脂封止時にワイヤーが左右に移動して変形したり、ワイヤーがリード端子あるいはパッドから外れたりする不具合を低減することができる。

[0041]

さらに、信号パッドが配置される領域の外側のスクライブ領域にダミーパッドを設けることにより、信号パッドが配置される領域の面積増加を防げる。これにより、半導体チップ及び半導体装置の面積増大を抑制できる。

[0042]

2.第2実施形態

第2実施形態では、スクライブ領域に設けられたTEG素子のパッドを、ボンディングワイヤーを接続するための中継パッドとして用いる。第2実施形態では、第1実施形態と異なる点について説明する。

[0043]

2.1 半導体チップのパッド構成

図8を用いて、半導体チップのパッドの構成について説明する。図4に、積層された半導体チップ11_1~11_4のパッド領域とリード端子の一部を拡大して示す。

[0044]

半導体チップ11_1の端部側の列には、TEG素子のパッド(以下、TEGパッド) 1Tが配置されている。TEGパッド1Tは、スクライブ領域31に配置されたパッドであり、TEG素子に電気的に接続されている。

[0045]

同様に、半導体チップ11_2の端部側の列には、TEGパッド2Tが配置されている。TEGパッド2Tは、スクライブ領域31に配置されたパッドであり、TEG素子に電気的に接続されている。

[0046]

半導体チップ11_3の端部側の列には、TEGパッド3Tが配置されている。TEGパッド3Tは、スクライブ領域31に配置されたパッドであり、TEG素子に電気的に接続されている。

[0047]

さらに、半導体チップ11_4の端部側の列には、TEGパッド4Tが配置されている。TEGパッド4Tは、スクライブ領域31に配置されたパッドであり、TEG素子に電気的に接続されている。

[0048]

2 . 2 半導体チップのパッドとリード端子間の接続

図8を用いて、半導体チップ11のパッドとリード端子間のワイヤーによる接続について説明する。

リード端子21_1と信号パッド4S間がワイヤーで接続されている例を述べる。リード端子21_1とTEGパッド1T間にワイヤー41がボンディングされ、リード端子21_1とTEGパッド1T間が電気的に接続されている。さらに、TEGパッド1TとT

[0049]

例えば、リード端子 2 1_1 には、コントローラ 1 2 から出力されたチップイネーブル信号 C E 4 が供給される。チップイネーブル信号 C E 4 は、リード端子 2 1_1 から、ワイヤー 4 1、T E G パッド 1 T、ワイヤー 4 2、T E G パッド 2 T、ワイヤー 4 3、T E G パッド 3 T、ワイヤー 4 4 を介して信号パッド 4 S に伝送される。

[0050]

ここでは、ワイヤーをリード端子21_1からTEGパッド1T,2T,3Tを経由させて、信号パッド4Sに接続している。すなわち、リード端子21_1と信号パッド4S間をワイヤーにて接続するために、TEGパッド1T,2T,3Tをワイヤーによる接続の中継パッドとして使用している。これにより、リード端子21_1と信号パッド4S間をワイヤーで直接接続する場合に比べて、ワイヤー41~44の各々の長さを短くできる。これにより、ワイヤーが左右に移動して変形したり、ワイヤーがリード端子あるいはパッドから外れたりする不具合を低減することができる。

[0051]

2.3 第2実施形態の効果

第2実施形態では、半導体チップのスクライブ領域に配置されたTEG素子のパッドを、ボンディングワイヤーを接続するための中継パッドとして利用する。この場合、スクライブ領域の面積が狭く、スクライブ領域にダミーパッドが配置できない場合でも、中継パッドが確保できる。

[0052]

具体的には、接続対象のパッドにワイヤーを接続する際、パッケージ基板のリード端子から接続対象のパッドにワイヤーを直接接続せず、まずリード端子からTEGパッドにワイヤーを接続し、次にTEGパッドから接続対象のパッドにワイヤーを接続する。なお、リード端子と接続対象のパッド間は、複数のTEGパッドを経由させてもよい。これにより、ボンディングワイヤーが長くなるのを防ぐことができ、樹脂封止時にワイヤーが左右に移動して変形したり、ワイヤーがリード端子あるいはパッドから外れたりする不具合を低減することができる。

[0053]

さらに、スクライブ領域に配置されたTEGパッドを中継パッドとして利用することにより、信号パッドが配置される領域の面積増加を防げる。これにより、半導体チップ及び半導体装置の面積増大を抑制できる。

[0054]

「変形例等]

第1及び第2実施形態は、不揮発性メモリ(例えば、NANDフラッシュメモリ)、揮発性メモリ、システムLSI等を問わず、例えば、コントローラから複数の半導体チップに信号を送信する様々な種類の半導体装置に適用可能である。

[0055]

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

【符号の説明】

[0056]

10…半導体装置、11_1,11_2,11_3,11_4…半導体チップ、12…コン トローラ、1A,2A,3A,4A...パッド領域、1D,2D,3D,4D...ダミーパッ ド、1T,2T,3T,4T...TEGパッド(TEG素子のパッド)、21_1,21_2 , 2 1_3 , 2 1_4 ...リード端子、2 2 - 2 9 ...ワイヤー、4 1 - 4 4 ...ワイヤー、3 1 …スクライブ領域、31A…スクライブ位置、32…位置合わせマーク。

【書類名】特許請求の範囲

【請求項1】

第1端子と、

第1半導体チップと、

前記第1半導体チップ上に配置された第2半導体チップと、

前記第1半導体チップに設けられ、電気的に非接続状態にある第1パッドと、

前記第2半導体チップに設けられ、電気的に接続状態にある第2パッドと、

前記第1端子と前記第1パッドとを接続する第1ワイヤーと、

前記第1パッドと前記第2パッドとを接続する第2ワイヤーと、

を具備することを特徴とする半導体装置。

【請求項2】

第1端子と、

第1半導体チップと、

前記第1半導体チップ上に配置された第2半導体チップと、

前記第1半導体チップに設けられ、テスト素子に電気的に接続された第1パッドと、

前記第2半導体チップに設けられ、電気的に接続状態にある第2パッドと、

前記第1端子と前記第1パッドとを接続する第1ワイヤーと、

前記第1パッドと前記第2パッドとを接続する第2ワイヤーと、

を具備することを特徴とする半導体装置。

【請求項3】

前記第1パッドは、前記第1半導体チップのスクライブ領域に配置されていることを特 徴とする請求項1または2に記載の半導体装置。

【請求項4】

前記第1半導体チップに設けられ、電気的に接続状態にある第3パッドをさらに備え、 前記第1パッドは、前記第1端子と前記第3パッドとの間に配置されていることを特徴 とする請求項1乃至3のいずれかに記載の半導体装置。

【請求項5】

前記第1パッドは、前記第1端子と前記第2パッドとの間に配置されていることを特徴 とする請求項1乃至4のいずれかに記載の半導体装置。

【請求項6】

前記第1端子から前記第2パッドに伝送される信号は、チップイネーブル信号を含むこ とを特徴とする請求項1乃至5のいずれかに記載の半導体装置。

【書類名】要約書

【要約】

【課題】積層された半導体チップのパッドと端子間のボンディングワイヤーによる接続の 不具合を低減できる半導体装置を提供する。


【解決手段】実施形態の半導体装置は、端子と、積層された半導体チップ11_1-111_ 4と、ワイヤー22-25を備える。半導体チップ11_1-1-11_4には、ダミーパッド 10-40及び信号パッド15-45が配置されている。ワイヤー22-24は、端子と パッド1D-3Dとを接続する。ワイヤー25は、パッド3Dとパッド4Sとを接続する

【選択図】図4

【書類名】図面


【図1】

义 1




【図2】

义2




【図3】

図3




【図4】

义4




【図5】

図5




【図6】

図6



【図7】

図7



义8

