【書類名】明細書

【発明の名称】半導体装置及びDC-DCコンバータ

【技術分野】

[0001]

本発明の実施形態は、半導体装置及びDC-DCコンバータに関する。

【背景技術】

[0002]

近年、絶縁型交流直流変換電源装置(以下、絶縁型AC-DCコンバータと称す)及び 絶縁型直流直流変換電源装置(以下、絶縁型DC-DCコンバータと称す)において、ス イッチング周波数を高めることにより、装置の小型化が進められている。一方で、装置の 小型化のためには、電力変換ロスにより生じる発熱を押えることが必要であり、従来90 %程とされていた電力変換効率を95%以上に高める必要がある。しかし、一般に、スイ ッチング電源では、スイッチング周波数を上げるとスイッチングロスが増えるため、装置 の小型化は容易ではない。

[0003]

そこで、電流共振制御方式を導入することにより、ゼロボルトスイッチング(ZVS)を実現し、スイッチングロスを抑える技術が注目されている。電流共振制御方式では、出力電源電圧のフィードバック信号を受けて、スイッチング周波数を変調することにより、出力電源電圧を一定に保持している。その概要は、絶縁トランスの一次側の洩れインダクタンスと直列に接続された容量により構成された共振回路の共振状態を、スイッチング周波数を変調することにより制御し、電圧変換係数を変更して、絶縁トランスの二次側の出力電圧を制御するというものである。このとき、ハイ側スイッチング素子とロー側スイッチング素子を共に非導通状態に保つ期間(これをデッドタイムという)を設けることにより、共振電流の作用により、デッドタイムにおいてスイッチングノードの電位が自律的にハイ電位からロー電位へ、または、ロー電位からハイ電位へ変化する。この自律的な電位遷移が完了した後にハイ側又はロー側スイッチング素子を導通状態にすることにより、スイッチングロスを抑え、高効率化が可能となる。これをソフトスイッチングと呼ぶ。

$[0\ 0\ 0\ 4]$

しかし、スイッチング素子を導通状態にするタイミングが遅れると、スイッチング素子に並列に接続されたダイオードが動作し、そのオン抵抗によるスイッチングロスが生じる。逆に、スイッチング素子を導通状態にするタイミングが速すぎると、ハードスイッチング動作となり、大きな一次ノイズが発生すると同時に、貫通電流が流れ大きなスイッチングロスが生じる。最悪の場合、スイッチングロスによる発熱によりスイッチング素子が破壊する可能性がある。つまり、デッドタイムを適切な長さに設定することは、電流共振制御方式のAC-DCコンバータ及びDC-DCコンバータでは重要な技術課題である。

[0005]

ところで、ソフトスイッチング動作によるスイッチングノードの自律的な電圧遷移の時間は、共振電流の大小によって変化する。例えば、一次電源(供給電源)の電圧の変化や二次電源(出力電源)の負荷電流の変化に伴い、出力電圧のフィードバック制御の影響により共振電流が変化するため、スイッチングノードの電圧遷移時間は時々刻々と変化する

【先行技術文献】

【特許文献】

[0006]

【特許文献1】特許第5298679号公報

【発明の概要】

【発明が解決しようとする課題】

[0007]

実施形態は、変換効率を改善できる半導体装置及びDC-DCコンバータを提供する。 【課題を解決するための手段】

[0008]

実施形態によれば、半導体装置は、入力電圧が供給される第1入力ノードとスイッチングノードとの間に接続された第1スイッチ素子と、基準入力電圧が供給される第2入力ノードと前記スイッチングノードとの間に接続された第2スイッチ素子と、前記第1入力ノード又は前記第2入力ノードに一端が接続された容量と、前記スイッチングノードと前記容量の他端との間に接続された1次側コイル及び2次側コイルを有するトランスと、前記2次側コイルの電圧を整流及び平滑して出力電圧を生成する整流平滑回路と、を備えるDC一DCコンバータを制御する。前記半導体装置は、駆動回路と、計測回路と、デッドタイム遅延回路と、を備える。前記計測回路は、前記スイッチングノードの電圧遷移時間を計測する。前記デッドタイム遅延回路は、前記電圧遷移時間に応じたデッドタイムを含んだ第1タイミング信号と、前記デッドタイムを含んだ第2タイミング信号を生成する。前記駆動回路は、前記第1タイミング信号に基づいて前記第1スイッチ素子を駆動する第1駆動信号と、前記第2タイミング信号に基づいて前記第2スイッチ素子を駆動する第2駆動信号を生成する。

【図面の簡単な説明】

[0009]

- 【図1】第1の実施形態に係る絶縁型AC-DCコンバータのブロック図である。
- 【図2】図1の絶縁型AC-DCコンバータの各信号の波形図である。
- 【図3】第2の実施形態に係る絶縁型AC-DCコンバータのブロック図である。
- 【図4】図3の絶縁型AC-DCコンバータの各信号の波形図である。
- 【図5】第3の実施形態に係る絶縁型AC-DCコンバータのブロック図である。
- 【図6】第4の実施形態に係るスイッチングノード遷移時間計測回路の回路図である
- 【図7】図6のスイッチングノード遷移時間計測器の各信号の波形図である。
- 【図8】第5の実施形態に係るデッドタイム遅延回路の回路図である。
- 【図9】図8のデッドタイム遅延回路の各信号の波形図である。
- 【図10】立ち上がり及び立ち下がりデッドタイム設定電圧VDTR, VDTFと、立ち上がり及び立ち下がりデッドタイム tDTR, tDTFとの関係を示すグラフである。
- 【図11】デッドタイムの設定方法を示すフローチャートである。
- 【図12】クロック信号CLKと、ハイ側タイミング信号HGpと、ロー側タイミング信号LGpと、スイッチングノードの電圧SNとを示す波形図である。

【発明を実施するための形態】

[0010]

以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本 発明を限定するものではない。

[0011]

(第1の実施形態)

図1は、第1の実施形態に係る絶縁型AC-DCコンバータのブロック図である。絶縁型AC-DCコンバータは、整流回路3と、入力容量17と、絶縁型DC-DCコンバータ100と、を備える。絶縁型DC-DCコンバータ100は、ロー側スイッチングトランジスタ(第2スイッチ素子)5と、ハイ側スイッチングトランジスタ(第1スイッチ素子)6と、共振容量8と、絶縁トランス10と、ダイオード(第1整流素子)12Aと、ダイオード(第2整流素子)12Bと、出力容量13と、フィードバック回路15と、制御回路16と、を備える。

[0012]

整流回路3は、ダイオードブリッジで構成され、交流入力電源1から供給された交流電 EVACを整流し、入力電EVINを生成する。入力容量17は、入力電EVINを平滑する。

[0013]

入力電圧VINは、第1入力ノード2Bに供給される。基準入力電圧(接地電圧)は、 第2入力ノード2Aに供給される。

[0014]

ロー側スイッチングトランジスタ5は、第2入力ノード2Aとスイッチングノード4と の間に接続されている。

[0015]

ハイ側スイッチングトランジスタ 6 は、第 1 入力ノード 2 B とスイッチングノード 4 との間に接続されている。

[0016]

共振容量8は、第2入力ノード2Aに一端が接続され、共振ノード7に他端が接続されている。共振容量8の一端は、第2入力ノード2Aに代えて、第1入力ノード2Bに接続されてもよい。また、共振容量8に加えて、第1入力ノード2Bに一端が接続され、共振ノード7に他端が接続された追加の共振容量が設けられていてもよい。

[0017]

絶縁トランス10は、1次側コイル10A及び2次側コイル10Bを有する。1次側コイル10Aは、スイッチングノード4と共振ノード7(共振容量8の他端)との間に接続されている。

[0018]

ダイオード12Aは、2次側コイル10Bの一端に接続されたアノードと、第1出力ノード11Bに接続されたカソードと、を有する

ダイオード12Bは、2次側コイル10Bの他端に接続されたアノードと、第1出力ノード11Bに接続されたカソードと、を有する。

[0019]

第2出力ノード11Aは、2次側コイル10Bの中点に接続されている。出力容量13は、第1出力ノード11Bと第2出力ノード11Aとの間に接続されている。出力電圧VOUTは、第1出力ノード11Bと第2出力ノード11Aとの間の電圧である。

[0020]

ダイオード12A, 12B及び出力容量13は、2次側コイル10Bの電圧を全波整流及び平滑して出力電圧VOUTを生成する整流平滑回路70として機能する。

[0021]

フィードバック回路15は、出力電圧VOUTに応じたフィードバック信号FBを生成する。フィードバック回路15は、出力電圧VOUTが供給される端子と、フィードバック信号FBを出力する端子との間が絶縁されている。

[0022]

制御回路16は、ハイ側スイッチングトランジスタ6のゲート端子を駆動するハイ側ゲート信号(第1駆動信号)HGと、ロー側スイッチングトランジスタ5のゲート端子を駆動するロー側ゲート信号(第2駆動信号)LGと、を生成する。制御回路16は、フィードバック信号FBに応じてハイ側ゲート信号HGとロー側ゲート信号LGの周波数を制御することにより、出力電圧VOUTを一定の設定電圧に保つ。また、制御回路16は、スイッチングノード4の電圧遷移時間を計測して、その電圧遷移時間に応じたデッドタイムをハイ側ゲート信号HGとロー側ゲート信号LGとの間に設定する。制御回路16は、半導体集積回路(半導体装置)として構成されてもよい。

[0023]

図2は、図1の絶縁型AC-DCコンバータの各信号の波形図である。

[0024]

交流電圧VACは、例えば、実効電圧100V、周波数50Hzの交流電圧である。交流電圧VACが整流された入力電圧VINの電荷は、入力容量17に蓄えられる。これにより、入力電圧VINは、周波数100Hzで脈動するピーク値が約140Vの平滑された波形となる。

[0025]

ロー側スイッチングトランジスタ5とハイ側スイッチングトランジスタ6は、例えば、数百KHzから数MHzの周波数で導通状態と非導通状態とを交互に繰り返す。これにより、スイッチングノード4の電圧SNは概ね矩形波となる。電圧SNの波形図は、入力電圧VINの波形図の時刻T1からT2の間で時間軸を拡大したものである。

[0026]

スイッチングノード4の矩形波の電圧SNを受けて、絶縁トランス10の1次側コイル10Aには、図2示されるような三角波の電流IL1が流れる。この三角波の電流IL1を受けて、共振ノード7の電圧LCは、図2に示されるような連続した2次曲線の波形となる。共振ノード7の電圧LCの周期はスイッチングノード4の電圧SNの周期と等しく、その位相は180度回転している。また、電圧LCの振幅は、共振現象によるため、スイッチング周期に強く依存して変動する。絶縁トランス10の1次側コイル10Aに印加されるスイッチング波形の電圧振幅VLCは、入力電圧VINと、共振ノード7の電圧LCの絶対値 | LC | との和の半分の電圧となり、それはスイッチング周期を変更することにより制御することが出来る。

[0027]

ここで、絶縁トランス10の2次側コイル10Bとダイオード12A,12Bは、全波整流器を構成している。前述の絶縁トランス10の1次側コイル10Aに印加されるスイッチング波形の電圧振幅VLCと出力電圧VOUTとの比は、絶縁トランス10の1次側コイル10Aの巻き線数と2次側コイル10Bの巻き線数との比と等しくなる。この性質を利用して、フィードバック回路15により出力電圧VOUTを観察してフィードバック信号FBを生成し、フィードバック信号FBを制御回路16に返して、ロー側ゲート信号LGおよびハイ側ゲート信号HGの周波数(スイッチング周波数)を制御することにより、出力電圧VOUTを一定に保つことができる。

[0028]

さらに詳しくスイッチングノード4の電圧SNの波形を観察すると、図2の時刻 t1から t6の間で時間軸を拡大した波形図に示されるように、電圧SNは、立ち上がり波形および立ち下がり波形が斜めの台形波となっている。

[0029]

[0030]

イミングで、ロー側ゲート信号LGをロー状態からハイ状態に変化させ、ロー側スイッチングトランジスタ 5 を導通状態にする。この動作により、スイッチングロスを最小に抑えることが可能となり、変換効率を高めることが出来る。このような動作を実現するため、スイッチングノード4の電圧遷移時間 s 1 e w 2 を計測して、次にロー側ゲート信号LGをロー状態にしてから、ハイ側ゲート信号HGをハイ状態にするまでの時間、つまり、デッドタイムDT 3 として設定する。

[0031]

このような動作が繰り返し行われ、電圧遷移時間 s l e w [n] (n は正の整数)に応じて次のデッドタイムDT [n+1] が逐次調整される。従って、スイッチングノード 4 の電圧遷移時間 s l e w [n] の変化にデッドタイムDT [n+1] を追従させることができる。

[0032]

即ち、制御回路16は、スイッチングノード4の電圧SNが高電圧(入力電圧VIN)から低電圧(基準入力電圧)に遷移する電圧遷移時間slew [n] (n は、2 、4 、6 、 \cdot ・ ・)を、ロー側ゲート信号LGが活性状態(ハイ状態)から非活性状態(ロー状態)に遷移した時から、ハイ側ゲート信号HGが非活性状態から活性状態に遷移するまでのデッドタイムDT [n+1] として設定する。

[0033]

[0034]

以上で説明した第1の実施形態によれば、スイッチングノード4の電圧遷移時間 s l e w [n] に応じたデッドタイムDT [n+1] をハイ側ゲート信号HGとロー側ゲート信号LGとの間に設定するので、動作条件の変化などによって電圧遷移時間 s l e w [n] が変化しても、適切なタイミングでハイ側スイッチングトランジスタ 6 又はロー側スイッチングトランジスタ 5 を導通状態にすることができる。そのため、動作条件の変化などによらず、ソフトスイッチングを行うことができる。従って、変換効率を改善でき、高効率の絶縁型AC-DCコンバータ及び絶縁型DC-DCコンバータ100を提供することができる。

[0035]

なお、デッドタイムDT [n+1] は、電圧遷移時間 s l e w [n] に応じた時間であればよく、電圧遷移時間 s l e w [n] と等しくなくてもよい。例えば、デッドタイムD T [n+1] は、電圧遷移時間 s l e w [n] に所定時間を加算した時間でもよく、電圧遷移時間 s l e w [n] から所定時間を減算した時間でもよい。但し、この所定時間が短い程、より変換効率を改善できる。

[0036]

(第2の実施形態)

第2の実施形態では、全波整流に代えて半波整流を行う。

[0037]

図3は、第2の実施形態に係る絶縁型AC-DCコンバータのブロック図である。図3では、図1と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

[0038]

第2の実施形態では、ダイオード12Bが設けられておらず、ダイオード12Aと2次側コイル10Bが半波整流器を構成している点において、第1の実施形態と異なる。即ち、ダイオード12Aは、2次側コイル10Bの一端に接続されたアノードと、第1出力ノード11Bに接続されたカソードと、を有する。第2出力ノード11Aは、2次側コイル10Bの他端に接続されている。ダイオード12A及び出力容量13は、2次側コイル1

0Bの電圧を半波整流及び平滑して出力電圧VOUTを生成する整流平滑回路70として機能する。

[0039]

この構成の利点は、2次側コイル 10Bの中点が不要となり、絶縁トランス 10 の構成が簡略化されるため、装置を小型化できること、及び、製造コストを削減できることにある。

[0040]

また、非対称制御を導入することにより、制御性を高めることができるという利点もある。ここで、非対称制御とは、ハイ側スイッチングトランジスタ6のオン時間とロー側スイッチングトランジスタ5のオン時間との比(スイッチングデューティー)を変更することにより、出力電圧VOUTを制御する手法である。第1の実施形態で説明したように、通常、共振制御方式では、ハイ側スイッチングトランジスタ6のオン時間とロー側スイッチングトランジスタ5のオン時間とを等しくして、それらのスイッチング周波数を変更することにより、出力電圧VOUTを制御する(周波数制御)。これに対し、第2の実施形態では、半波整流器を用いることにより、周波数制御と非対称制御の両方を用いることが可能となり、出力電圧VOUTの制御可能範囲を広げることが出来る。

[0041]

しかし、一方で、半波整流器を用いることにより、図4に示すように、スイッチングノード4の電圧SNの立ち上がり波形と立ち下がり波形とが非対称になる。即ち、電圧SNの立ち上がり電圧遷移時間slewR1,slewR2と立ち下がり電圧遷移時間slewF1,slewF2とが異なる。この時間差は、負荷電流が増大した場合、又は、スイッチングデューティーを大きくした場合に大きくなる。さらに、半波整流器が流す電流の影響により、絶縁トランス10の1次側コイル10Aに流れる電流IL1の立ち上がり波形と立ち下がり波形とが非対称になる。

[0042]

そこで、本実施形態では、ロー側ゲート信号LGを非活性状態に遷移させてからハイ側ゲート信号HGを活性状態に遷移させるまでの立ち上がりデッドタイムDTR[n]と、ハイ側ゲート信号HGを非活性状態に遷移させてからロー側ゲート信号LGを活性状態に遷移させるまでの立ち下がりデッドタイムDTF[n]とを個別に制御している。

[0043]

具体的には、制御回路16は、スイッチングノード4の電圧SNが低電圧から高電圧に遷移する立ち上がり電圧遷移時間slewR[n](nは正の整数)を、次にロー側ゲート信号LGが活性状態から非活性状態に遷移した時から、ハイ側ゲート信号HGが非活性状態から活性状態に遷移するまでの立ち上がりデッドタイムDTR[n+1]として設定する。

[0044]

また、制御回路 16 は、スイッチングノード 4 の電圧 S N が高電圧から低電圧に遷移する立ち下がり電圧遷移時間 s 1 e w F [n] を、ハイ側ゲート信号 H G が活性状態から非活性状態に遷移した時から、ロー側ゲート信号 L G が非活性状態から活性状態に遷移するまでの立ち下がりデッドタイム D T F [n+1] として設定する。

[0045]

これにより、動作条件の変化などによって立ち上がり電圧遷移時間 s 1 e w R [n] 及び立ち下がり電圧遷移時間 s 1 e w F [n] が独立に変化しても、適切なタイミングでハイ側スイッチングトランジスタ 6 又はロー側スイッチングトランジスタ 5 を導通状態にすることができる。そのため、動作条件の変化などによらず、ソフトスイッチングを行うことができる。

[0046]

従って、第2の実施形態によれば、安価で使用条件の許容範囲が広く、高効率の絶縁型AC-DCコンバータ及び絶縁型DC-DCコンバータ100を提供することができる。

[0047]

なお、第1の実施形態と同様に、立ち上がりデッドタイムDTR [n] は、立ち上がり電圧遷移時間 s 1 e w R [n] に応じた時間であればよく、立ち上がり電圧遷移時間 s 1 e w R [n] と等しくなくてもよい。立ち下がりデッドタイムDTF [n] と立ち下がり電圧遷移時間 s 1 e w F [n] との関係も同様である。

[0048]

(第3の実施形態)

第3の実施形態は、第2の実施形態の制御回路16の具体的な構成に関する。

[0049]

図5は、第3の実施形態に係る絶縁型AC-DCコンバータのブロック図である。図5では、図3と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。

[0050]

フィードバック回路15は、出力電圧VOUTを受け、出力電圧VOUTが設定電圧より高い場合に低電圧となり、出力電圧VOUTが設定電圧より低い場合に高電圧になるフィードバック信号FB(即ちネガティブフィードバック信号)を出力する。

[0051]

制御回路16は、クロック信号制御回路18と、電圧制御発振器(クロック生成回路) 20と、スイッチングノード遷移時間計測回路(計測回路)22(STD: Switching Time Detector)と、デッドタイム遅延回路23(DTD: Dead Time Delay)と、駆動回路24(OCD: Off-Chip Driver)と、を備える。

[0052]

フィードバック信号FBは、クロック信号制御回路18に供給される。クロック信号制御回路18は、フィードバック信号FBに基づいて、スイッチング周波数指示信号VSF及びスイッチングデューティー指示信号VSDを生成する。

[0053]

スイッチング周波数指示信号VSFの電圧は、例えば、フィードバック信号FBが 4V より高いときに 1Vになり、フィードバック信号FBが 2.5Vより低いときに 2.5V になり、フィードバック信号FBが 2.5Vから 4Vの間のときに「 $5V-V_{FB}$ 」で表される電圧となるように変換される。 V_{FB} は、フィードバック信号FBの電圧を表す。

[0054]

[0055]

電圧制御発振器 20は、スイッチング周波数指示信号 V S F とスイッチングデューティー指示信号 V S D に従って、周波数とデューティ比とが変調された矩形波のクロック信号 C L K を生成する。電圧制御発振器 20 の内部では、例えば 1 V と 4 V との間で変化する 三角波が生成されている。三角波の傾きはスイッチング周波数指示信号 V S F の電圧により制御され、これにより三角波の周波数が変調される。この三角波の電圧とスイッチングデューティー指示信号 V S D の電圧とを比較して、三角波の電圧が低い時にローレベルとなり、三角波の電圧が高い時にハイレベルとなる矩形のクロック信号 C L K を出力する。クロック信号 C L K の周波数は、例えば、スイッチング周波数指示信号 V S F が 1 V のときに 1 M H z となり、スイッチング周波数指示信号 V S F が 2. 5 V のときに 2. 5 M H z となる。また、クロック信号 2 L K のデューティ比は、例えば、スイッチングデューティー指示信号 2 S D が

[0056]

また、第2の実施形態で説明したように、制御回路16は、スイッチングノード4の電 圧SNの遷移を観察して、デッドタイムを最適化する機能を有する。

[0057]

ところが、スイッチングノード4の電圧SNは、交流電圧VACを整流回路3で整流して得られる入力電圧VINと同じ電圧、つまり、交流電圧VACの振幅に応じた100V程度から400V程度の高電圧となるため、その電圧遷移をそのまま観察することは困難である。そこで、分圧器21Bにより、スイッチングノード4の電圧SNを100分の1程度に分圧して、1V程度から4V程度に降圧した分圧スイッチングノード電圧SNxを制御回路16に入力する。同様に、入力電圧VINを同じ分圧比の分圧器21Aで分圧して、得られた分圧入力電圧VINxを制御回路16に入力する。

[0058]

[0059]

スイッチングノード遷移時間計測回路 22は、これら第1電圧(VINx/3)及び第2電圧(2VINx/3)と、分圧スイッチングノード電圧 SNx とを比較することにより、分圧スイッチングノード電圧 SNx が、第1電圧(VINx/3)と第2電圧(2VINx/3)との間を遷移する第1時間を計測する。従って、第1時間の 3倍が、スイッチングノード4の電圧遷移時間である。このようにして、スイッチングノード遷移時間計測回路 22は、スイッチングノード4の電圧遷移時間を計測する。

[0060]

具体的には、スイッチングノード遷移時間計測回路 22は、分圧スイッチングノード電圧 SNx が第1電圧(VINx/3)から第2電圧(2VINx/3)まで増加する第1時間を計測し、その第1時間に比例した立ち上がりデッドタイム設定電圧(第1デッドタイム設定電圧)VDTR を生成する。同様に、スイッチングノード遷移時間計測回路 22は、分圧スイッチングノード電圧 SNx が第2電圧(2VINx/3)から第1電圧(VINx/3)まで減少する第1時間に比例した立ち下がりデッドタイム設定電圧(第2デッドタイム設定電圧)VDTF を生成する。

$[0\ 0\ 6\ 1]$

デッドタイム遅延回路 23 は、電圧制御発振器 20 により生成されたクロック信号 CLKに同期して、ハイ側タイミング信号 HGp及びロー側タイミング信号 LGpを生成する

[0062]

このとき、デッドタイム遅延回路 23は、立ち上がりデッドタイム設定電圧 VDTR及び立ち下がりデッドタイム設定電圧 VDTF に基づいて、第 1 時間の 3 倍の時間をスイッチングノード 4 の電圧遷移時間として、この電圧遷移時間に応じたデッドタイムをハイ側タイミング信号 HG P とロー側タイミング信号 LG P との間(即ち、ハイ側ゲート信号 HG P とロー側ゲート信号 P に設定する。

[0063]

具体的には、デッドタイム遅延回路 23は、立ち上がりデッドタイム設定電圧 VDTR に比例した遅延時間を、クロック信号 CLK の立ち上がりエッジからハイ側タイミング信号 HGp の立ち上がりエッジまでの間に設ける。この際、ロー側タイミング信号 LGp の立ち下がりエッジはクロック信号 CLK の立ち上がりエッジとほぼ同時であるため、この遅延時間が立ち上がりデッドタイムとなる。

$[0\ 0\ 6\ 4\]$

同様に、デッドタイム遅延回路23は、立ち下がりデッドタイム設定電圧VDTFに比例した遅延時間を、クロック信号CLKの立ち下がりエッジからロー側タイミング信号LGpの立ち上がりエッジまでの間に設ける。この際、ハイ側タイミング信望HGpの立ち下がりエッジはクロック信号CLKの立ち下がりエッジとほぼ同時であるため、この遅延時間が立ち下がりデッドタイムとなる。

[0065]

駆動回路 24 は、ロー側タイミング信号 L G p に同期したロー側ゲート信号 L G e を生成し、ハイ側タイミング信号 H G e に同期したハイ側ゲート信号 H G e を生成する。ハイ側ゲート信号 e G e とロー側ゲート信号 e C e の間のデッドタイムは、ハイ側タイミング信号 e G e とロー側タイミング信号 e C e の間のデッドタイムと等しい。駆動回路 e 24 は、ハイ側スイッチングトランジスタ 6 をハイ側ゲート信号 e H G e で駆動し、ロー側スイッチングトランジスタ 5 をロー側ゲート信号 e C e 下駆動する。

[0066]

クロック信号制御回路18は、出力電圧VOUTが予め定められた設定電圧に近づくように、クロック信号CLKの周波数とデューティ比を制御する。そして、制御回路16は、ロー側スイッチングトランジスタ5およびハイ側スイッチングトランジスタ6の導通状態と非導通状態との時間比率(スイッチングデューティー)と、スイッチング周波数とを変調することにより、出力電圧VOUTを一定の設定電圧に安定化する。

[0067]

ところで、駆動回路 2 4 が駆動するロー側スイッチングトランジスタ 5 とハイ側スイッチングトランジスタ 6 は、高耐圧で高電流駆動力を持つパワートランジスタである。したがって、駆動回路 2 4 には、相応の高い電流駆動能力が必要とされ、また、必要に応じて電圧シフト機能が必要となる。それに伴い、ロー側タイミング信号 L G p 又はハイ側タイミング信号 H G p を受けてからロー側ゲート信号 L G 又はハイ側ゲート信号 H G が変化を始めるまでの遅延時間が発生する。

[0068]

ここで、比較例として、駆動回路の駆動力や遅延時間のバランスを敢えて崩すことによりデッドタイムを設けるという手法が考えられるが、本実施形態ではその必要はない。このような比較例では、入力される交流電圧VAC、入力電圧VINや環境温度などの使用条件が変化すると、デッドタイムが最適値から外れるという不具合が多く発生し、効率が低下する。

[0069]

これに対して、本実施形態によれば、安定したデッドタイムを設定することができる。 そのため、広い使用条件許容範囲の絶縁型AC-DCコンバータ及び絶縁型DC-DCコ ンバータ100を提供することができる。

[0070]

なお、第1電圧及び第2電圧は、上記電圧に限らない。第1電圧は、分圧入力電圧VINxより低ければよく、第2電圧は、分圧入力電圧VINxより低く第1電圧より高ければよい。この場合、デッドタイム遅延回路23は、分圧入力電圧を第2電圧と第1電圧との差で除算した第1の値を、第1時間に乗算し、乗算結果を電圧遷移時間とすればよい。

[0071]

また、クロック信号制御回路18は、クロック信号の周波数とデューティ比の少なくと も何れかを制御してもよい。

[0072]

また、第1の実施形態の制御回路16についても、本実施形態と同様に構成できる。

[0073]

(第4の実施形態)

第4の実施形態は、スイッチングノード遷移時間計測回路22の構成に関する。

[0074]

図 6 は、第 4 の実施形態に係るスイッチングノード遷移時間計測回路 2 2 の回路図である。スイッチングノード遷移時間計測回路 2 2 は、スイッチングノード遷移時間計測器(比較回路) 5 0 と、スイッチングノード立ち上がり時間・電圧変換器(第 1 充電回路) 5 1 R と、スイッチングノード立ち下がり時間・電圧変換器(第 2 充電回路) 5 1 F と、最長デッドタイム設定定電流源回路 5 2 と、第 1 サンプルホールド回路 5 3 R と、第 2 サンプルホールド回路 5 3 F と、を備える。

[0075]

スイッチングノード遷移時間計測器 50は、分圧スイッチングノード電圧 SNx と第1電圧 (VINx/3) とを比較し、分圧スイッチングノード電圧 SNx が第1電圧 (VINx/3) より低いときにハイ状態となり、第1電圧 (VINx/3) 以上のときにロー状態となるタイミング信号 SNLp を生成する。

[0076]

また、スイッチングノード遷移時間計測器 50は、分圧スイッチングノード電圧 SNx と第2電圧(2VINx/3)とを比較し、分圧スイッチングノード電圧 SNx が第2電圧(2VINx/3)以上のときにハイ状態となり、第2電圧(2VINx/3)より低いときにロー状態となるタイミング信号 SNHp を生成する。

[0077]

スイッチングノード遷移時間計測器 5 0 は、ボルテージフォロア 3 0 と、分圧器 3 1 と 、比較器 3 2 と、比較器 3 3 と、を備える。

[0078]

ボルテージフォロア 30 には、分圧入力電圧 VINx が供給される。ボルテージフォロア 30 は、分圧入力電圧 VINx と同電位の出力電圧 VINx を出力する。

[0079]

分圧器 3 1 は、この出力電圧 V I N x x を分圧して、第 1 電圧(V I N x / 3)と第 2 電圧(2 V I N x / 3)を生成する。分圧器 3 1 は、それぞれ値が等しい直列接続された 3 つの抵抗を有する。

[0800]

比較器 32 は、第1 電圧(VINx/3)が供給される非反転入力端子と、分圧スイッチングノード電圧 SNx が供給される反転入力端子と、を有し、タイミング信号 SNLp を生成する。

[0081]

同様に、比較器 3 3 は、第 2 電圧(2 V I N x / 3)が供給される反転入力端子と、分圧スイッチングノード電圧 S N x が供給される非反転入力端子と、を有し、タイミング信号 S N H p を生成する。

[0082]

スイッチングノード立ち上がり時間・電圧変換器51Rは、タイミング信号SNLpがハイ状態からロー状態に遷移した瞬間から、タイミング信号SNHpがロー状態からハイ状態に遷移した瞬間までの時間に比例した、スイッチングノード立ち上がり遷移時間計測電圧VDTRyyを出力する。

[0083]

同様に、スイッチングノード立ち下がり時間・電圧変換器51Fは、タイミング信号SNHpがハイ状態からロー状態に遷移した瞬間から、タイミング信号SNLpがロー状態からハイ状態に遷移した瞬間までの時間に比例した、スイッチングノード立ち下がり遷移時間計測電圧VDTFyyを出力する。

[0084]

スイッチングノード立ち上がり時間・電圧変換器51Rは、PMOSトランジスタ(第2スイッチ)34Rと、NMOSトランジスタ(第1スイッチ)35Rと、NMOSトランジスタ36Rと、容量(第1容量)37Rと、を備える。

[0085]

PMOSトランジスタ34Rは、最長デッドタイム設定定電流源回路52から第1定電流 I 1が供給されるソース(一端)と、容量37Rの一端に接続されるドレイン(他端)と、タイミング信号SNHpが供給されるゲートと、を有している。PMOSトランジスタ34Rは、タイミング信号SNHpがロー状態の場合(分圧スイッチングノード電圧SNxが第2電圧未満の場合)に導通する。PMOSトランジスタ34Rは、タイミング信号SNHpがハイ状態の場合(分圧スイッチングノード電圧SNxが第2電圧以上の場合)に非導通になる。

[0086]

NMOSトランジスタ35Rは、容量37Rの両端子間に接続され、そのゲート端子にタイミング信号SNLpが供給されている。NMOSトランジスタ35Rは、タイミング信号SNLpがハイ状態の場合(分圧スイッチングノード電圧SNxが第1電圧未満の場合)に導通し、容量37Rを0Vにディスチャージする。NMOSトランジスタ35Rは、タイミング信号SNLpがロー状態の場合(分圧スイッチングノード電圧SNxが第1電圧以上の場合)に非導通になる。

[0087]

NMOSトランジスタ36Rは、PMOSトランジスタ34Rのソースに接続されたドレインと、接地されたソースと、タイミング信号SNHpが供給されるゲートと、を有している。

[0088]

容量37Rの一端の電圧がスイッチングノード立ち上がり遷移時間計測電圧VDTRyyであり、容量37Rの他端は接地されている。

[0089]

スイッチングノード立ち上がり時間・電圧変換器 51Rは、分圧スイッチングノード電圧 SNx が第1電圧以上、第2電圧未満である期間、第1定電流 I1により容量 37Rを 充電する。

[0090]

スイッチングノード立ち下がり時間・電圧変換器51Fは、PMOSトランジスタ(第4スイッチ)34Fと、NMOSトランジスタ(第3スイッチ)35Fと、NMOSトランジスタ36Fと、容量(第2容量)37Fと、を備える。

[0091]

PMOSトランジスタ34Fは、最長デッドタイム設定定電流源回路52から第2定電流 I2が供給されるソース(一端)と、容量37Fの一端に接続されるドレイン(他端)と、タイミング信号SNLpが供給されるゲートと、を有している。PMOSトランジスタ34Fは、タイミング信号SNLpがロー状態の場合(分圧スイッチングノード電圧SNxが第1電圧以上の場合)に導通する。PMOSトランジスタ34Fは、タイミング信号SNLpがハイ状態の場合(分圧スイッチングノード電圧SNxが第1電圧未満の場合)に非導通になる。

[0092]

NMOSトランジスタ35Fは、容量37Fの両端子間に接続され、そのゲート端子にタイミング信号SNHpが供給されている。NMOSトランジスタ35Fは、タイミング信号SNHpがハイ状態の場合(分圧スイッチングノード電圧SNxが第2電圧以上の場合)に導通し、容量37Fを0Vにディスチャージする。NMOSトランジスタ35Fは、タイミング信号SNHpがロー状態の場合(分圧スイッチングノード電圧SNxが第2電圧未満の場合)に非導通になる。

[0093]

NMOSトランジスタ36Fは、PMOSトランジスタ34Fのソースに接続されたドレインと、接地されたソースと、タイミング信号SNLpが供給されるゲートと、を有している。

[0094]

容量37Fの一端の電圧がスイッチングノード立ち下がり遷移時間計測電圧VDTFyyであり、容量37Fの他端は接地されている。

[0095]

スイッチングノード立ち下がり時間・電圧変換器 5.1 F は、分圧スイッチングノード電圧 SNx が第 1 電圧以上、第 2 電圧未満である期間、第 2 定電流 I 2 により容量 3.7 F を 充電する。

[0096]

最長デッドタイム設定定電流源回路52は、最長デッドタイム設定抵抗39の抵抗値R DTLに比例する第1定電流I1及び第2定電流I2を出力する。第1定電流I1の値は 第2定電流I2の値と等しい。最長デッドタイム設定定電流源回路52は、定電流源38と、最長デッドタイム設定抵抗39と、差動増幅器40と、抵抗41と、PMOSトランジスタ42,43R,43Fと、を備える。

[0097]

定電流源38は、 10μ Aの定電流を最長デッドタイム設定抵抗39に流して最長デッドタイム設定電圧VDTLを生成する。最長デッドタイムについては、第5の実施形態で説明する。

[0098]

差動増幅器 40は、最長デッドタイム設定電圧 VDTL と同じ大きさの電圧を抵抗 41 に印加する。そのときに抵抗 41 に流れる電流を PMOS トランジスタ 42, 43R, 43F で構成される電流ミラー回路により 3 倍に増幅して、第1 定電流 I1 及び第2 定電流 I2 とする。 PMOS トランジスタ 43R は、第1 定電流 I1 を流す第1 定電流源として機能する。 PMOS トランジスタ 43F は、第2 定電流 I2 を流す第2 定電流源として機能する。

[0099]

例えば、最長デッドタイムを長めの100nsに設定するには最長デッドタイム設定抵抗 39の抵抗値RDTLを $40k\Omega$ とし(条件1)、短めの10nsに設定するには抵抗値RDTLを $400k\Omega$ とする(条件2)。最長デッドタイム設定抵抗 $39c10\mu$ Aの定電流を流すと、最長デッドタイム設定電圧VDTLは、条件1で400mVとなり、条件 2で4Vとなる。

[0100]

[0101]

各容量37R,37Fの大きさを1pFとして、容量37R,37Fのそれぞれを、最長デッドタイムを100nsに設定したときの30 μ Aの第1及び第2定電流 I1, I2 で、最長デッドタイム100nsの3分の1の時間で充電すると、その電圧は1Vになる。スイッチングノード4の電圧遷移時間がその半分の50nsならば0.5Vまで充電され、10%の10nsならば0.1Vまで充電される。

$[0\ 1\ 0\ 2\]$

同様に、1pFの容量37R, 37Fを、それぞれ、最長デッドタイムを10nsに設定したときの 300μ Aの第1及び第2定電流 I1, I2で、最長デッドタイム10nsの3分の1の時間で充電すると、その電圧は1Vになる。スイッチングノード4の電圧遷移時間がその半分の5nsならば0.5Vまで充電され、10%の1nsならば0.1Vまで充電される。このように、設定された最長デッドタイムに対するスイッチングノード4の電圧遷移時間の比率に応じた電圧が、容量37R, 37Fに表れる。

[0103]

第1サンプルホールド回路53Rは、分圧スイッチングノード電圧SNxが第2電圧以上である場合、容量37Rに充電された電圧をサンプルし、分圧スイッチングノード電圧SNxが第2電圧未満である場合、サンプルされた電圧をホールドし、サンプルされた電圧を立ち上がりデッドタイム設定電圧VDTRとして出力する。

[0104]

第2サンプルホールド回路53Fは、分圧スイッチングノード電圧SNxが第1電圧未満である場合、容量37Fに充電された電圧をサンプルし、分圧スイッチングノード電圧SNxが第1電圧以上である場合、サンプルされた電圧をホールドし、サンプルされた電圧を立ち下がりデッドタイム設定電圧VDTFとして出力する。

[0105]

第1サンプルホールド回路53Rは、トランスファーゲート44R, 45R, 46Rと

、出力差動増幅48Rと、ホールド容量47Rと、初期化定電流源49Rと、を有する。

[0106]

第2サンプルホールド回路53Fは、トランスファーゲート44F, 45F, 46Fと、出力差動増幅48Fと、ホールド容量47Fと、初期化定電流源49Fと、を有する。

[0107]

スイッチングノード遷移時間計測器 2 2 の内部動作を、図 7 を参照して説明する。図 7 は、図 6 のスイッチングノード遷移時間計測器 2 2 の各信号の波形図である。

[0108]

図7に示すように、分圧スイッチングノード電圧SNxは、0Vから、ゆっくりした速度で分圧入力電圧VINxにまで立ち上がる。その後、立ち上がり速度よりもやや速い速度で再び0Vに立ち下がる。図7には、このように0Vと分圧入力電圧VINxとの間で遷移する3回の台形波形が示されている。台形波形の立ち上がり速度と立ち下がり速度は、絶縁トランス10の1次側コイル10Aに流れる共振電流の大きさの影響を受け、この例では、スイッチング回数が増える毎に速くなっている。

[0109]

図7には、更に、タイミング信号SNLpと、タイミング信号SNHpと、立ち上がりスイッチングノード遷移時間計測電圧VDTRyy(破線)と、立ち上がりデッドタイム設定電圧VDTR(実線)と、立ち下がりスイッチングノード遷移時間計測電圧VDTFyy(破線)と、立ち下がりデッドタイム設定電圧VDTF(実線)と、が示されている

[0110]

また、第1サンプルホールド回路53Rと第2サンプルホールド回路53Fのサンプリング動作期間Sとホールド動作期間Hとが示されている。

[0111]

初期状態では、分圧スイッチングノード電圧SNxは0Vである。これにより、タイミング信号SNLpはハイ状態になり、タイミング信号SNHpはロー状態となる。

$[0\ 1\ 1\ 2\]$

立ち上がりスイッチングノード遷移時間計測器51Rでは、ハイ状態のタイミング信号 SNLpを受けて、NMOSトランジスタ35Rは、導通状態となり、容量37Rをディスチャージし、立ち上がりスイッチングノード遷移時間測定電圧VDTRyyを0Vに保持する。ところが、次段の第1サンプルホールド回路53Rは、ロー状態のタイミング信号SNHpを受けて、それを構成するトランスファーゲート44Rが遮断状態となり、トランスファーゲート45Rは導通状態となり、トランスファーゲート46Rは遮断状態となる。そのため、第1サンプルホールド回路53Rは、ホールド状態となり、立ち上がりスイッチングノード遷移時間測定電圧VDTRyyを取り込まず、出力差動増幅器48Rはホールド容量47Rに蓄えられた以前の電圧を立ち上がりデッドタイム設定電圧VDTRとして出力し続ける。ここで、この動作以前にスイッチング動作が停止していた場合には、トランスファーゲート45Rを介して、初期化定電流源49Rからの50nAの微小電流により、ホールド容量47Rは高電位に充電され、結局、立ち上がりデッドタイム設定電圧VDTRは高電圧となる。つまり、初期状態の立ち上がりデッドタイムは最長時間となる。

[0113]

一方、立ち下がりスイッチングノード遷移時間計測器 51 Fでは、ハイ状態のタイミング信号 SNLp を受けて、NMOS トランジスタ 36 F は導通状態となり定電流源ノードを0 Vに保持し、PMOS トランジスタ 34 F は遮断状態となる。また、ロー状態のタイミング信号 SNHp を受けて、NMOS トランジスタ 35 F も遮断状態となるため、容量 37 F の立ち下がりスイッチングノード遷移時間計測電圧 VDTFyy はフローティング状態となる。

[0114]

ここで、次段の第2サンプルホールド回路53Fは、ハイ状態のタイミング信号SNL

整理番号:21081801 特願2015-179714 (Proof) 提出日:平成27年 9月11日

14

pを受けて、それを構成するトランスファーゲート44Fが導通状態となり、トランスファーゲート45Fは遮断状態となり、トランスファーゲート46Fは導通状態となる。そのため、第2サンプルホールド回路53Fは、サンプリング状態となり、立ち下がりスイッチングノード遷移時間計測電圧VDTFyyを取り込み、出力差動増幅48Fは立ち下がりデッドタイム設定電圧VDTFとして立ち下がりスイッチングノード遷移時間計測電圧VDTFyyを出力し、同時に、トランスファーゲート46Fを介して、ホールド容量47Fを立ち下がりスイッチングノード遷移時間計測電圧VDTFyyに充電する。

[0115]

ここで、この動作以前にスイッチング動作が停止していた場合には、トランスファーゲート44Fを介して、初期化定電流源49Fからの50nAの微小電流により、容量47Fは高電圧に充電され、立ち下がりスイッチングノード遷移時間計測電圧VDTFyyと立ち下がりデッドタイム設定電圧VDTFは、ともに高電圧となる。つまり、初期状態の立ち下がりデッドタイムは最長時間となる。

[0116]

スイッチング動作により分圧スイッチングノード電圧SNxが上昇し、分圧入力電圧VINxの3分の1の第1電圧より高くなった瞬間(時刻t21)から、タイミング信号SNLpがロー状態になる。スイッチングノード立ち上がり時間・電圧変換器51Rは、これを受けて、そのNMOSトランジスタ35Rは遮断状態となり、最長デッドタイム設定定電流源回路52からの第1定電流I1により、PMOSトランジスタ34Rを介して、容量37Rが充電され、その立ち上がりスイッチングノード遷移時間計測電圧VDTRyyが上昇しはじめる。しかし、次段の第1サンプルホールド回路53Rはホールド状態を継続するため、その出力である立ち上がりデッドタイム設定電圧VDTRは以前の状態を保持する。

[0117]

一方、スイッチングノード立ち下がり時間・電圧変換器 51Fは、タイミング信号 SNLp がロー状態になったことを受けて、その PMOSトランジスタ 34F が導通状態となり、 NMOSトランジスタ 36F が遮断状態となるため、容量 37F が充電され、立ち下がりスイッチングノード遷移時間計測電圧 VDTFyy が変動する。ところが、それと同時に次段の第 2 サンプルホールド回路 5 3F はホールド状態になり、立ち下がりスイッチングノード遷移時間計測電圧 VDTFyy の電圧を取り込まず、ホールド容量 47F に蓄えられた電圧を立ち下がりデッドタイム設定電圧 VDTF として出力し続ける。

[0118]

さらに、分圧スイッチングノード電圧SNxが上昇し、分圧入力電圧VINxの3分の2の第2電圧より高くなった瞬間(時刻t22)から、タイミング信号SNHpがハイ状態になる。スイッチングノード立ち上がり時間・電圧変換器51Rは、これを受けて、PMOSトランジスタ34Rが遮断状態となり、容量37Rの充電を終了する。この動作により、立ち上がりスイッチングノード遷移時間計測電圧VDTRyyは、スイッチングノード4の電圧遷移時間に比例した電圧となる。なお、それと同時にNMOSトランジスタ36Rが導通状態となり、状態の急変による最長デッドタイム設定定電流源回路52に発生するノイズを軽減する。それと同時に、次段の第1サンプルホールド回路53Rはサンプル状態となり、立ち上がりスイッチングノード遷移時間計測電圧VDTRyyを取り込み、その電圧をホールド容量47Rに充電するとともに、立ち上がりデッドタイム設定電圧VDTRとして出力する。

[0119]

一方、立ち下がりスイッチングノード遷移時間計測器 51 F はタイミング信号 S N H p がハイ状態になったことを受けて、N M O S トランジスタ 35 F が導通状態となり、容量 37 F をディスチャージして、立ち下がりスイッチングノード遷移時間計測電圧 V D T F y y は 0 V に初期化される。しかし、次段の第 2 サンプルホールド回路 53 F はホールド状態を継続し、立ち下がりデッドタイム設定電圧 V D T F は以前の電圧を保持しつづける

[0120]

その後、スイッチング動作に伴い、分圧スイッチングノード電圧SNxが降下する。その後の動作は、上記と対称であるため、説明を省略する。

[0121]

このように、本実施形態によれば、スイッチングノード4の電圧遷移時間に比例した立ち上がりデッドタイム設定電圧VDTR及び立ち下がりデッドタイム設定電圧VDTFを、電圧SNの立ち上がりと立ち下がりのそれぞれに対して得ることができる。また、回路の対称性が良いため、立ち上がり時間と立ち下がり時間の計測値に誤差が発生し難い。

[0122]

また、入力電圧VINの3分の1の第1電圧と3分の2の第2電圧との間をスイッチングノード4の電圧SNが遷移する時間を計測しているため、駆動回路24やロー側及びハイ側スイッチングトランジスタ5,6などで生じる遅延の影響を受けず高精度である。

[0123]

また、最長デッドタイムの設定が可能であり、最長デッドタイムに対するスイッチングノード4の電圧遷移時間の比率に応じた立ち上がり及び立ち下がりデッドタイム設定電圧 VDTR, VDTFを得ることができるので、使用条件に合わせて計測精度を調整することができる。

[0124]

つまり、本実施形態によれば、入力電圧範囲や環境温度などの広い使用条件で安定して動作する絶縁型AC-DCコンバータ及び絶縁型DC-DCコンバータ100を提供することができる。

[0125]

(第5の実施形態)

第5の実施形態は、デッドタイム遅延回路23の詳細構成に関する。

[0126]

[0127]

図8は、第5の実施形態に係るデッドタイム遅延回路23の回路図である。デッドタイム遅延回路23は、最長デッドタイム設定定電流源54と、立ち上がり最長デッドタイム遅延回路(第1最長デッドタイム遅延回路)55Rと、立ち下がり可変デッドタイム遅延回路(第2最長デッドタイム遅延回路)55Fと、立ち上がり可変デッドタイム遅延回路(第1可変デッドタイム遅延回路)56Rと、立ち下がり可変デッドタイム遅延回路(第2可変デッドタイム遅延回路)56Fと、立ち上がり最短デッドタイム遅延回路(第1最短デッドタイム遅延回路)57Rと、立ち下がり最短デッドタイム遅延回路(第2最短デッドタイム遅延回路)57Fと、インバータ58と、立ち上がりデッドタイム遅延アービタ(第1アービタ)62Rと、立ち下がりデッドタイム遅延アービタ(第2アービタ)6

[0128]

最長デッドタイム設定定電流源 54 は、例えば 10μ Aの定電流源 54 a と、抵抗 54 b と、差動増幅器 54 R c 、 54 F c と、抵抗 54 R d 、 54 F d と 、 PMOS トランジスタ 54 R e 、 54 F e と 、を有する。

[0129]

立ち上がり最長デッドタイム遅延回路55Rは、クロック信号CLKの立ち上がりエッジから予め定められた最長デッドタイム(例えば、100ns)遅延して活性状態になり

、クロック信号CLKの立ち下がりエッジに同期して非活性状態になる立ち上がり最長デッドタイム遅延信号(第1最長デッドタイム遅延信号)DTRLpを生成する。

[0130]

立ち上がり可変デッドタイム遅延回路 5 6 R は、クロック信号 C L K の立ち上がりエッジから立ち上がりデッドタイム設定電圧 V D T R に応じた時間であるデッドタイムだけ遅延して活性状態になり、クロック信号 C L K の立ち下がりエッジに同期して非活性状態になる立ち上がり可変デッドタイム遅延信号(第1可変デッドタイム遅延信号) D T R V p を生成する。

[0131]

立ち上がり最短デッドタイム遅延回路57Rは、クロック信号CLKの立ち上がりエッジから予め定められた最短デッドタイム(例えば、10ns)遅延して活性状態になり、クロック信号CLKの立ち下がりエッジに同期して非活性状態になる立ち上がり最短デッドタイム遅延信号(第1最短デッドタイム遅延信号)DTRSpを生成する。

[0132]

立ち上がりデッドタイム遅延アービタ62Rは、立ち上がり可変デッドタイム遅延信号 DTRVpが活性状態になるタイミングに基づいて、立ち上がり可変デッドタイム遅延信号DTRVp又は立ち上がり最長デッドタイム遅延信号DTRLpに同期したハイ側タイミング信号HGpを出力する。

[0133]

立ち下がり最長デッドタイム遅延回路 5.5 F は、クロック信号 C L K の立ち下がりエッジから最長デッドタイム(例えば、1.00 n s)遅延して活性状態になり、クロック信号 C L K の立ち上がりエッジに同期して非活性状態になる立ち下がり最長デッドタイム遅延信号(第 2 最長デッドタイム遅延信号) D T F L p を生成する。

$[0\ 1\ 3\ 4\]$

立ち下がり可変デッドタイム遅延回路 $5.6\,\mathrm{F}$ は、クロック信号 $C\,\mathrm{L}\,\mathrm{K}$ の立ち下がりエッジから立ち下がりデッドタイム設定電圧 $V\,\mathrm{D}\,\mathrm{T}\,\mathrm{F}$ に応じた時間であるデッドタイムだけ遅延して活性状態になり、クロック信号 $C\,\mathrm{L}\,\mathrm{K}$ の立ち上がりエッジに同期して非活性状態になる立ち下がり可変デッドタイム遅延信号(第2可変デッドタイム遅延信号) $D\,\mathrm{T}\,\mathrm{F}\,\mathrm{V}\,\mathrm{p}$ を生成する。

[0135]

立ち下がり最短デッドタイム遅延回路 5.7 Fは、クロック信号 CLK の立ち下がりエッジから最短デッドタイム(例えば、1.0 n s)遅延して活性状態になり、クロック信号 CLK の立ち上がりエッジに同期して非活性状態になる立ち下がり最短デッドタイム遅延信号(第 2 最短デッドタイム遅延信号) DTFS p を生成する。

[0136]

立ち下がりデッドタイム遅延アービタ62Fは、立ち下がり可変デッドタイム遅延信号 DTFVpが活性状態になるタイミングに基づいて、立ち下がり可変デッドタイム遅延信号DTFVp又は立ち下がり最長デッドタイム遅延信号DTFLpに同期したロー側タイミング信号LGpを出力する。

[0137]

立ち上がり最長デッドタイム遅延回路55Rは、PMOSトランジスタ55Raと、NMOSトランジスタ55Rbと、容量55Rcと、コンパレータ55Rdと、を有する。

[0138]

PMOSトランジスタ55Raは、定電流を出力する。容量55Rcは、PMOSトランジスタ55Raのドレインに接続されて定電流が供給される一端と、接地された他端とを有する。

[0139]

NMOSトランジスタ55Rbは、容量55Rcの両端間に接続され、クロック信号CLKの反転信号CLKnがゲートに供給される。

[0140]

コンパレータ55Rdは、例えば1Vの参照電圧Vrefと容量55Rcの電圧DTR Lとを比較し、比較結果を立ち上がり最長デッドタイム遅延信号DTRLpとして出力する。

[0141]

立ち下がり最長デッドタイム遅延回路55Fは、PMOSトランジスタ55Faと、N MOSトランジスタ55Fbと、容量55Fcと、コンパレータ55Fdと、を有する。

[0142]

PMOSトランジスタ55Faは、定電流を出力する。容量55Fcは、PMOSトランジスタ55Faのドレインに接続されて定電流が供給される一端と、接地された他端とを有する。

[0143]

NMOSトランジスタ55Fbは、容量55Fcの両端間に接続され、クロック信号CLKCLKnがゲートに供給される。

[0144]

コンパレータ55Fdは、参照電圧Vrefeと容量55Fcの電圧DTFLとを比較し、比較結果を立ち下がり最長デッドタイム遅延信号DTFLpとして出力する。

[0145]

立ち上がり可変デッドタイム遅延回路 5 6 R は、PMOSトランジスタ(第 3 定電流源) 5 6 R a と、NMOSトランジスタ(第 3 スイッチ) 5 6 R b と、容量(第 3 容量) 5 6 R c と、コンパレータ(第 1 比較器) 5 6 R d と、を有する。

[0146]

PMOSトランジスタ56Raは、第3定電流を出力する。容量56Rcは、PMOSトランジスタ56Raのドレインに接続されて第3定電流が供給される一端と、接地された他端とを有する。

[0147]

NMOSトランジスタ56Rbは、容量56Rcの両端間に接続され、クロック信号CLKの反転信号CLKnがゲートに供給され、クロック信号CLKがロー状態の時に導通状態になり、クロック信号CLKがハイ状態の時に非導通状態になる。

[0148]

コンパレータ56Rdは、立ち上がりデッドタイム設定電圧VDTRと容量56Rcの電圧DTRVとを比較し、比較結果を立ち上がり可変デッドタイム遅延信号DTRVpとして出力する。

[0149]

立ち下がり可変デッドタイム遅延回路 5 6 F は、PMOSトランジスタ(第 4 定電流源) 5 6 F a と、NMOSトランジスタ(第 4 スイッチ) 5 6 F b と、容量(第 4 容量) 5 6 F c と、コンパレータ(第 2 比較器) 5 6 F d と、を有する。

[0150]

PMOSトランジスタ56Faは、第4定電流を出力する。容量56Fcは、PMOSトランジスタ56Faのドレインに接続されて第4定電流が供給される一端と、接地された他端とを有する。第4定電流の値は、第3定電流の値、及び、PMOSトランジスタ55Ra,55Faの定電流の値と等しい。

[0151]

NMOSトランジスタ56Fbは、容量56Fcの両端間に接続され、クロック信号CLKがゲートに供給され、クロック信号CLKがハイ状態の時に導通状態になり、クロック信号CLKがロー状態の時に非導通状態になる。

[0152]

コンパレータ56Fdは、立ち下がりデッドタイム設定電圧VDTFと容量56Fcの電圧DTFVとを比較し、比較結果を立ち下がり可変デッドタイム遅延信号DTFVpとして出力する。

[0153]

第2の実施形態で説明したスイッチングノード遷移時間計測回路22内の第1定電流I 1の値は、第3定電流の値の3倍(第1の値倍)である。

[0154]

立ち上がり最短デッドタイム遅延回路57Rは、定電流源57Raと、NMOSトランジスタ57Rbと、容量57Rcと、コンパレータ57Rdと、を有する。

[0155]

容量 5.7~R~c は、定電流源 5.7~R~a から定電流が供給される一端と、接地された他端とを有する。

[0156]

NMOSトランジスタ57Rbは、容量57Rcの両端間に接続され、クロック信号CLKの反転信号CLKnがゲートに供給される。

[0157]

コンパレータ 5.7 R d は、参照電圧V r e f と容量 5.7 R c の電圧D T R S とを比較し、比較結果を立ち上がり最短デッドタイム遅延信号D T R S p として出力する。

[0158]

立ち下がり最短デッドタイム遅延回路57Fは、定電流源57Faと、NMOSトランジスタ57Fbと、容量57Fcと、コンパレータ57Fdと、を有する。

[0159]

容量57Fcは、定電流源57Faから定電流が供給される一端と、接地された他端とを有する。定電流源57Faの定電流の値は、定電流源57Raの定電流の値と等しく、前述の第3定電流の値より大きい。

[0160]

NMOSトランジスタ57Fbは、容量57Fcの両端間に接続され、クロック信号CLKがゲートに供給される。

[0161]

コンパレータ57Fdは、参照電圧Vrefeと容量57Fcの電圧DTFSとを比較し、比較結果を立ち下がり最短デッドタイム遅延信号DTFSpとして出力する。

$[0\ 1\ 6\ 2]$

立ち上がりデッドタイム遅延アービタ62Rは、最短デッドタイムリミッタ59Rと、 最長デッドタイムリミッタ60Rと、ダウンエッジトリミングゲート61Rと、を有する

[0163]

立ち上がりデッドタイム遅延アービタ62Rは、立ち上がり可変デッドタイム遅延信号 DTRVpが活性状態になるタイミングが、立ち上がり最短デッドタイム遅延信号DTRSpが活性状態になるタイミングより早い場合、及び、立ち上がり可変デッドタイム遅延信号DTRVpが活性状態になるタイミングが、立ち上がり最長デッドタイム遅延信号DTRLpが活性状態になるタイミングより遅い場合、立ち上がり最長デッドタイム遅延信号DTRLpに同期したハイ側タイミング信号HGpを出力する。

[0164]

立ち下がりデッドタイム遅延アービタ62Fは、最短デッドタイムリミッタ59Fと、 最長デッドタイムリミッタ60Fと、ダウンエッジトリミングゲート61Fと、を有する

[0165]

立ち下がりデッドタイム遅延アービタ62Fは、立ち下がり可変デッドタイム遅延信号 DTFVpが活性状態になるタイミングが、立ち下がり最短デッドタイム遅延信号DTF Spが活性状態になるタイミングより早い場合、及び、立ち下がり可変デッドタイム遅延 信号DTFVpが活性状態になるタイミングが、立ち下がり最長デッドタイム遅延信号D TFLpが活性状態になるタイミングより遅い場合、立ち下がり最長デッドタイム遅延信 号DTFLpに同期したロー側タイミング信号LGpを出力する。

[0166]

図9は、図8のデッドタイム遅延回路23の各信号の波形図である。図9の最上段には、デッドタイム遅延回路23に入力されるクロック信号CLKが示されている。

[0167]

上から2段目には、立ち下がり最短デッドタイム遅延回路57Fの容量57Fcの電圧DTFS(破線)と、その電圧DTFSと比較される参照電圧 $Vrefoldsymbol{e}$ 1 と、コンパレータ57Fdの出力信号である立ち下がり最短デッドタイム遅延信号DTFSp(実線)と、が示されている。

[0168]

3段目には、立ち下がり可変デッドタイム遅延回路 5.6 Fの容量 5.6 F cの電圧DTF V (破線) と、その電圧DTF V と比較される立ち下がりデッドタイム設定電圧VDTF (実線) と、コンパレータ 5.6 F d の出力信号である立ち下がりデッドタイム可変遅延信号DTF V p (実線) と、が示されている。

[0169]

4段目には、立ち下がり最長デッドタイム遅延回路 55Fの容量 55F c の電圧DTF L (破線) と、その電圧DTF L と比較される参照電圧Vrefの1Vと、コンパレータ 55F d の出力信号である立ち下がり最長デッドタイム遅延信号DTFLp(実線)と、が示されている。

[0170]

[0171]

立ち下がり最短デッドタイム遅延回路 5.7 Fの電圧DTFSの上昇速度は、例えば 1 p Fの容量 5.7 F c e 1.00 μ Aの定電流で充電すると、0.1 V n s となる。この電圧 DTFSが 1 Vの参照電圧V r e f より高くなったとき、立ち下がり最短デッドタイム遅延信号DTFS p はハイ状態となる。つまり、立ち下がり最短デッドタイム遅延信号DTFS p は、クロック信号CLKがロー状態になってから 1.0 n s (最短デッドタイム)後にハイ状態となる遅延信号である。

[0172]

一方、立ち下がり可変デッドタイム遅延回路 5.6 Fの電圧DTFVと、最長デッドタイム遅延回路 5.5 Fの電圧DTFLの上昇速度は、ともに最長デッドタイム設定定電流源 5.4 化より設定される。その設定は、第4の実施形態の最長デッドタイム設定定電流源回路 5.2 と同様である。例えば、最長デッドタイム設定抵抗 5.4 bの抵抗値RDTLを 4.0 k 0.0 として、その抵抗 5.4 bに定電流源 5.4 a により 1.0 0.4 Aの定電流を流すと、最長デッドタイム設定電圧VDTLは 0.4 Vとなる。最長デッドタイム設定抵抗 5.4 bの抵抗値RDTLは、スイッチングノード遷移時間計測回路 2.2 の最長デッドタイム設定抵抗 3.9 の抵抗値RDTLと等しい。その最長デッドタイム設定電圧VDTL(0.4 V)と同じ大きさの電圧を、差動増幅器 0.4 Cにより抵抗 0.4 Cにより抵抗 0.4 Cにより抵抗 0.4 Cに表して、0.4 Cに対して、0.4 Cに対し、0.4 Cに対して、0.4 Cに対し、0.4 Cに対し、0.4 Cに対し、0.4 Cに対し、0.4 Cに対し、0.4 Cに対し、

[0173]

したがって、最長デッドタイム設定抵抗 5.4bの抵抗値RDTLを4.0k Ω に設定すると、立ち下がり可変デッドタイム遅延回路 5.6Fの電圧DTFVと、立ち下がり最長デッドタイム遅延回路 5.5Fの電圧DTFLとの上昇速度は0.01V/n sとなり、1Vの参照電圧Vrefに達するまでの最長デッドタイムは1.00n sとなる。同様に、最長デッドタイム設定抵抗 5.4b の抵抗値RDTLを倍の8.0k Ω に設定すると、最長デッドタ

イムは半分の50nsとなり、最長デッドタイム設定抵抗54bの抵抗値RDTLをさらに倍の160k Ω に設定すると、最長デッドタイムはさらに半分の25nsとなる。

[0174]

立ち下がり最長デッドタイム遅延回路 5.5 Fは、電圧 DTFLが 1 Vの参照電圧 V r ef より高くなったときに、立ち下がり最長デッドタイム遅延信号 DTFL p をハイ状態にする。つまり、立ち下がり最長デッドタイム遅延信号 DTFL p は、クロック信号 CLKがロー状態になってから最長デッドタイム設定抵抗 5.4 b で指定される最長デッドタイム後にハイ状態になる遅延信号である。

[0175]

立ち下がり可変デッドタイム遅延回路 5.6 Fは、電圧DTFVが立ち下がりデッドタイム設定電圧VDTFより高くなったときに、立ち下がり可変デッドタイム遅延信号DTFV pをハイ状態にする。つまり、立ち下がり可変デッドタイム遅延信号DTFV pは、クロック信号CLKがロー状態になってから、立ち下がりデッドタイム設定電圧VDTFに比例する時間後にハイ状態になる遅延信号である。なお、その遅延時間は、立ち下がりデッドタイム設定電圧VDTFの電圧が 1 Vのとき、最長デッドタイム設定抵抗 5 4 b で指定される時間となる。

[0176]

図9の5段目に、最短デッドタイムリミッタ59Fの出力信号DTFEpが示されている。最短デッドタイムリミッタ59Fは、立ち下がり可変デッドタイム遅延信号DTFVpを受けて、それがハイ状態になったときに、立ち下がり最短デッドタイム遅延信号DTFSpが既にハイ状態になっている場合には、立ち下がり可変デッドタイム遅延信号DTFVpのパルス波形を出力信号DTFEpとして出力し、立ち下がり最短デッドタイム遅延信号DTFSpがハイ状態になる前ならば、出力信号DTFEpをロー状態に保持するラッチ回路である。

[0177]

図9中、パルスP1~P3, P5, P6では、立ち下がり最短デッドタイム遅延信号DTFSpがハイ状態になった後で立ち下がり可変デッドタイム遅延信号DTFVpがハイ状態になるため、その出力信号DTFEpには立ち下がり可変デッドタイム遅延信号DTFVpと同様なパルス信号が表れている。しかし、パルスP4において、立ち下がりデッドタイム設定電圧VDTFが1Vに対して極端に低い場合、立ち下がり最短デッドタイム遅延信号DTFVpがハイ状態になる前に立ち下がり可変デッドタイム遅延信号DTFVpがハイ状態になっている。この場合、最短デッドタイムリミッタ59Fの出力信号DTFEpはロー状態に保持される。また、逆に、パルスP7のように、立ち下がりデッドタイム設定電圧VDTFが1Vに対して極端に高い場合、出力信号DTFEpのパルス波形が出ないことがある。

[0178]

図9の6段目に、最長デッドタイムリミッタ60Fの出力信号DTFpが示されている。最長デッドタイムリミッタ60Fは、最短デッドタイムリミッタ59Fの出力信号DTFEpを受け、そのパルスが出ていないとき、立ち下がり最長デッドタイム遅延信号DTFLpのパルスでそれを補う。この例では、パルスP4及びP7のとき、出力信号DTFEpのパルスが消失しているが、それを立ち下がり最長デッドタイム遅延信号DTFLpのパルスで補うことにより、最長デッドタイムリミッタ60Fの出力信号DTFpでは、全てのパルス信号が出ている。即ち、最長デッドタイムリミッタ60Fは、出力信号DTFEpと立ち下がり最長デッドタイム遅延信号DTFLpとの論理和を出力する論理和回路である。

[0179]

7段目に、ロー側タイミング信号LGpが実線で、ハイ側タイミング信号HGpが点線で示されている。ロー側タイミング信号LGpは、ダウンエッジトリミングゲート61Fにより、最長デッドタイムリミッタ60Fの出力信号DTFpとクロック信号CLKの反転信号の論理積をとり、生成される。これにより、ロー側タイミング信号LGpは、クロ

ック信号CLKの反転信号に対して、アップエッジだけが遅延し、ダウンエッジの遅延がほぼ無い信号となる。ハイ側タイミング信号HGpも同様な動作により生成されるため、その波形はクロック信号CLKに対して、アップエッジだけが遅延し、ダウンエッジの遅延はほぼ無い信号となる。

[0180]

このように、ハイ側タイミング信号HGpがロー状態になってからロー側タイミング信号LGpがハイ状態になるまでに、立ち下がりデッドタイム設定電圧VDTFにより制御されるデッドタイムが設けられる。詳細な説明は省略するが、同様に、ロー側タイミング信号LGpがロー状態になってからハイ側タイミング信号HGpがハイ状態になるまでに、立ち上がりデッドタイム設定電圧VDTRにより制御されるデッドタイムが設けられる

[0181]

従って、駆動回路 24 は、デッドタイムが最短デッドタイム以上、最長デッドタイム以下の場合、第 1 可変デッドタイム遅延信号DTRVpに同期したハイ側ゲート信号HGを生成し、第 2 可変デッドタイム遅延信号DTFVpに同期したロー側ゲート信号LGを生成する。

[0182]

図10は、立ち上がり及び立ち下がりデッドタイム設定電圧VDTR, VDTFと、立ち上がり及び立ち下がりデッドタイム tDTR, tDTFとの関係を示すグラフである。最長デッドタイム設定抵抗 54b の抵抗値RDTLは、40k Ω としている。

[0183]

立ち上がりデッドタイム設定電圧VDTRが1V以上のとき、立ち上がりデッドタイム tDTRは最長デッドタイムである最大値100nsとなる。立ち上がりデッドタイム設定電圧VDTRが1Vより低いとき、立ち上がりデッドタイム tDTRは、立ち上がりデッドタイム設定電圧VDTRに比例し、立ち上がりデッドタイム設定電圧VDTRが低いほど短くなる。しかし、立ち上がりデッドタイム tDTRが10nsより短くなるような立ち上がりデッドタイム設定電圧VDTRが与えられると、立ち上がりデッドタイム tDTRは最大値100nsとなる。立ち下がりデッドタイム設定電圧VDTFと立ち下がりデッドタイム tDTFとの関係も同様である。

[0184]

このように、デッドタイム遅延回路23は、デッドタイムが予め定められた最短デッドタイムより短い場合、デッドタイムを予め定められた最長デッドタイムに設定し、デッドタイムが最長デッドタイムより長い場合、デッドタイムを最長デッドタイムに設定する。

[0185]

図11は、デッドタイムの設定方法を示すフローチャートである。

[0186]

まず、スイッチングノード遷移時間計測回路 22 により、スイッチングノード 4 の電圧遷移時間を計測する(ステップ S T 1)。

[0187]

次に、計測された電圧遷移時間に応じたデッドタイムを設定する(ステップST2)。 ステップST2~ST5の処理は、デッドタイム遅延回路23により行われる。

[0188]

次に、デッドタイムが最小値以上か否か判定する(ステップST3)。デッドタイムが最小値より短い場合(ステップST3; No)、デッドタイムを最大値に設定し(ステップST5)、ステップST1に戻る。

[0189]

デッドタイムが最小値以上の場合(ステップST3; No)、デッドタイムが最大値以下か否か判定する(ステップST4)。デッドタイムが最大値より長い場合(ステップST4; No)、デッドタイムを最大値に設定し(ステップST5)、ステップST1に戻る。

[0190]

デッドタイムが最大値以下の場合(ステップST4;Yes)、ステップST1に戻る

[0191]

このような機能を有するデッドタイム遅延回路23により、以下に説明するように、デッドタイムは自動調整される。

[0192]

図12は、クロック信号CLKと、ハイ側タイミング信号HGpと、ロー側タイミング信号LGpと、スイッチングノード4の電圧SNとを示す波形図である。図12は、図9に対応する。図12では、電圧SNの立ち下がり遷移速度が急激に遅くなり、ついには、最長デッドタイムを越えるような遷移時間となった場合を示している。

[0193]

クロック信号CLKのパルスP1では、スイッチングノード4の電圧SNの波形はきれいな台形となっており、立ち上がり遷移時間と立ち上がり遷移時間はほぼ等しくなっている。このときのデッドタイムも適正値となっており、スイッチングノード4の電圧SNが0Vに達したときに、丁度、ロー側タイミング信号LGpがハイ状態となっている。

[0194]

パルス P2のデッドタイム DT2(ハイ側タイミング信号 HGp がロー状態になってからロー側タイミング信号 LGp がハイ状態になるまでの時間)は、パルス P1 で計測されたスイッチングノード4の電圧遷移時間 s1ew1(スイッチングノード4の電圧SN が入力電圧 VIN の 2/3 より低くなってから入力電圧 VIN の 1/3 より低くなるまでの時間)の 3 倍になっており、適正値に調整されている。しかし、負荷変動などの何らかの外乱により、スイッチングノード4の電圧 SN の遷移速度が急激に遅くなっている。このようなことが生じると、デッドタイム DT2 が適正に調整されていたとしても、スイッチングノード4の電圧 SN が OV になる前に、ロー側スイッチングトランジスタ S が導通状態となるハードスイッチングが起こり、その瞬間、スイッチングノード4の電圧 SN は OV へ急激に変化する(時刻 VV も OV に OV に OV に OV の OV の OV に OV の OV の OV に OV の OV の OV の OV に OV の OV の OV の OV の OV に OV の OV の OV に OV の OV に OV の OV の OV に OV の OV に OV の OV に OV の OV に OV の OV の OV の OV に OV の OV

[0195]

パルス P 3 のデッドタイム D T 3 は本来長く調整しなければならないが、パルス P 2 のようにハードスイッチングが生じると、スイッチングノード 4 の電圧遷移時間は短くなったと計測されて、デッドタイム D T 3 は逆に短くなってしまう。すると、スイッチングノード 4 の電圧 S N がさらに高い状態でロー側スイッチングトランジスタ 5 が導通状態となり(時刻 t 4 2)、スイッチングノード 4 の電圧遷移時間がより短くなる。

[0196]

パルス P 4 では、デッドタイム D T 4 をさらに短くするように立ち下がりデッドタイム設定電圧 V D T F (図示せず)が低くなる。ところが、前述のように、デッドタイムが最短デッドタイム、例えば 1 0 n s を下回ると、逆に最大デッドタイム、例えば 1 0 0 n s に設定される。すると、スイッチングノード 4 の電圧 S N が自律的に遷移する様子が観察できるようになり(時刻 t 4 3 \sim t 4 4 1 、適正な電圧遷移時間の計測が可能となる。

[0197]

パルスP5では、遅くなった電圧遷移時間の3倍のデッドタイムDT5が設定される。スイッチングノード4の電圧SNがゆっくりと遷移し、0Vに達したところで、丁度、ロー側タイミング信号LGpがハイ状態になっていることから、新たに設定されたデッドタイムDT5が適正であることが分かる。

[0198]

[0199]

パルスP7では、計測されたスイッチングノード4の電圧遷移時間の3倍の時間が、設定された最長デッドタイム、例えば100nsより長くなっている。この場合、デッドタイムDT7は最長デッドタイム、例えば100nsに制限される。スイッチングノード4には若干のハードスイッチングが発生しており(時刻t46)、その分、効率が劣化し、ノイズが増大するという悪影響が発生する。しかし、スイッチングパルスの消失による誤動作を防ぐことの方がより重要な課題であり、この動作によりスイッチングパルスの消失を防ぎ、消費電力の急激な増加や素子の破壊を回避することができる。

[0200]

このように、本実施形態では、デッドタイムが最短デッドタイムより短い場合、デッドタイムを最長デッドタイムに設定し、デッドタイムが最長デッドタイムより長い場合、デッドタイムを最長デッドタイムに設定する。これにより、負荷電流の急激な増減などに対して適切に反応し、誤動作が生じるような状況においても、適切な状態を維持することができる。よって、使用条件の急激な変化に対して適切に反応し、また、劣悪な使用条件においても正常に動作する絶縁型AC-DCコンバータ及び絶縁型DC-DCコンバータ100を提供することができる。

[0201]

なお、立ち上がりデッドタイム設定電圧VDTRが所定の最小電圧より低い場合、立ち上がりデッドタイム設定電圧VTDRを所定の最大電圧に設定し、立ち上がりデッドタイム設定電圧VDTRが最大電圧より高い場合、立ち上がりデッドタイム設定電圧VDTRを最大電圧に設定してもよい。立ち下がりデッドタイム設定電圧VDTFも同様に設定すればよい。最小電圧は最短デッドタイムに対応し、最大電圧は最長デッドタイムに対応する。このような構成でも、本実施形態と同様に、デッドタイムが最短デッドタイムより短い場合、デッドタイムを最長デッドタイムに設定し、デッドタイムが最長デッドタイムより短り長い場合、デッドタイムを最長デッドタイムに設定し、デッドタイムが最長デッドタイムを最長デッドタイムに設定できる。

[0202]

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる

【符号の説明】

[0203]

- 2A 第2入力ノード
- 2 B 第1入力ノード
- 3 整流回路
- 4 スイッチングノード
- 5 ロー側スイッチングトランジスタ(第2スイッチ素子)
- 6 ハイ側スイッチングトランジスタ (第1スイッチ素子)
- 7 共振ノード
- 8 共振容量
- 10 絶縁トランス
- 10A 1次側コイル
- 10B 2次側コイル
- 12A ダイオード (第1整流素子)
- 12B ダイオード (第2整流素子)
- 13 出力容量
- 15 フィードバック回路
- 16 制御回路(半導体装置)
- 17 入力容量

- 18 クロック信号制御回路
- 20 電圧制御発振器 (クロック生成回路)
- 22 スイッチングノード遷移時間計測回路(計測回路)
- 23 デッドタイム遅延回路
- 24 駆動回路
- 70 整流平滑回路
- 100 絶縁型DC-DCコンバータ

【書類名】特許請求の範囲

【請求項1】

入力電圧が供給される第1入力ノードとスイッチングノードとの間に接続された第1スイッチ素子と、基準入力電圧が供給される第2入力ノードと前記スイッチングノードとの間に接続された第2スイッチ素子と、前記第1入力ノード又は前記第2入力ノードに一端が接続された容量と、前記スイッチングノードと前記容量の他端との間に接続された1次側コイル及び2次側コイルを有するトランスと、前記2次側コイルの電圧を整流及び平滑して出力電圧を生成する整流平滑回路と、を備えるDC-DCコンバータを制御する半導体装置であって、

前記スイッチングノードの電圧遷移時間を計測する計測回路と、

前記電圧遷移時間に応じたデッドタイムを含んだ第1タイミング信号と、前記デッドタイムを含んだ第2タイミング信号を生成するデッドタイム遅延回路と、

前記第1タイミング信号に基づいて前記第1スイッチ素子を駆動する第1駆動信号と、前記第2タイミング信号に基づいて前記第2スイッチ素子を駆動する第2駆動信号を生成する駆動回路と、

を備える半導体装置。

【請求項2】

前記計測回路は、前記スイッチングノードの電圧を分圧した分圧スイッチングノード電圧が、前記入力電圧を分圧した分圧入力電圧より低い第1電圧と、前記分圧入力電圧より低く前記第1電圧より高い第2電圧との間を遷移する第1時間を計測し、

前記デッドタイム遅延回路は、前記分圧入力電圧を前記第2電圧と前記第1電圧との差で除算した第1の値を、前記第1時間に乗算し、乗算結果を前記電圧遷移時間とする、請求項1に記載の半導体装置。

【請求項3】

前記計測回路は、

前記分圧スイッチングノード電圧が前記第1電圧から前記第2電圧まで増加する前記第 1時間に比例した第1デッドタイム設定電圧と、

前記分圧スイッチングノード電圧が前記第2電圧から前記第1電圧まで減少する前記第 1時間に比例した第2デッドタイム設定電圧と、を生成し、

前記デッドタイム遅延回路は、前記第1及び第2デッドタイム設定電圧に基づいて前記 デッドタイムを設定する、請求項2に記載の半導体装置。

【請求項4】

前記デッドタイム遅延回路は、前記デッドタイムが予め定められた最短デッドタイムより短い場合、前記デッドタイムを予め定められた最長デッドタイムに設定し、前記デッドタイムが前記最長デッドタイムより長い場合、前記デッドタイムを前記最長デッドタイムに設定する、請求項1に記載の半導体装置。

【請求項5】

前記整流平滑回路は、前記2次側コイルの電圧を全波整流し、

前記デッドタイム遅延回路は、

前記スイッチングノードの電圧が低電圧から高電圧に遷移する前記電圧遷移時間を、前記第1駆動信号が活性状態から非活性状態に遷移した時から、前記第2駆動信号が非活性 状態から活性状態に遷移するまでの前記デッドタイムとして設定し、

前記スイッチングノードの電圧が前記高電圧から前記低電圧に遷移する前記電圧遷移時間を、前記第2駆動信号が活性状態から非活性状態に遷移した時から、前記第1駆動信号が非活性状態から活性状態に遷移するまでの前記デッドタイムとして設定する、請求項1に記載の半導体装置。

【請求項6】

前記整流平滑回路は、前記2次側コイルの電圧を半波整流し、

前記デッドタイム遅延回路は、

前記スイッチングノードの電圧が低電圧から高電圧に遷移する前記電圧遷移時間を、前

整理番号:21081801 特願2015-179714 (Proof) 提出日:平成27年 9月11日 2/E 記第2駆動信号が活性状態から非活性状態に遷移した時から、前記第1駆動信号が非活性状態から活性状態に遷移するまでの前記デッドタイムとして設定し、

前記スイッチングノードの電圧が前記高電圧から前記低電圧に遷移する前記電圧遷移時間を、前記第1駆動信号が活性状態から非活性状態に遷移した時から、前記第2駆動信号が非活性状態から活性状態に遷移するまでの前記デッドタイムとして設定する、請求項1に記載の半導体装置。

【請求項7】

入力電圧が供給される第1入力ノードとスイッチングノードとの間に接続された第1ス イッチ素子と、

基準入力電圧が供給される第2入力ノードと前記スイッチングノードとの間に接続された第2スイッチ素子と、

前記第1入力ノード又は前記第2入力ノードに一端が接続された容量と、

前記スイッチングノードと前記容量の他端との間に接続された1次側コイル及び2次側 コイルを有するトランスと、

前記2次側コイルの電圧を整流及び平滑して出力電圧を出力する整流平滑回路と、

前記第1スイッチ素子を第1駆動信号で駆動し、前記第2スイッチ素子を第2駆動信号で駆動する駆動回路と、を備え、

前記駆動回路は、

前記スイッチングノードの電圧遷移時間を計測する計測回路と、

前記電圧遷移時間に応じたデッドタイムを前記第1駆動信号と前記第2駆動信号との間 に設定するデッドタイム遅延回路と、

を有するDC-DCコンバータ。

【書類名】要約書

【要約】


【課題】変換効率を改善する。


【解決手段】実施形態によれば、半導体装置は、第1入力ノードとスイッチングノードと の間に接続された第1スイッチ素子と、第2入力ノードと前記スイッチングノードとの間 に接続された第2スイッチ素子と、前記第1入力ノード又は前記第2入力ノードに一端が 接続された容量と、前記スイッチングノードと前記容量の他端との間に接続された1次側 コイルを有するトランスと、を備えるDC-DCコンバータを制御する。前記半導体装置 は、駆動回路と、計測回路と、デッドタイム遅延回路と、を備える。前記計測回路は、前 記スイッチングノードの電圧遷移時間を計測する。前記デッドタイム遅延回路は、前記電 圧遷移時間に応じたデッドタイムを含んだ第1タイミング信号と、前記デッドタイムを含 んだ第2タイミング信号を生成する。前記駆動回路は、前記第1タイミング信号に基づい て前記第1スイッチ素子を駆動する第1駆動信号と、前記第2タイミング信号に基づいて 前記第2スイッチ素子を駆動する第2駆動信号を生成する。


【選択図】図5

【書類名】図面


【図1】










【図4】







【図6】






【図8】







【図11】

