【書類名】明細書

【発明の名称】ゲート駆動回路

【技術分野】

[0001]

本発明の実施形態は、ゲート駆動回路に関する。

【背景技術】

[0002]

IGBTなどの高電流をスイッチするパワー半導体素子は、10V以上の高電圧をゲートに印加する必要がある。よって、パワー半導体素子のゲートは、高耐圧のハイサイド側MOSトランジスタとローサイド側MOSトランジスタとで駆動されることが多い。ハイサイド側MOSトランジスタとローサイド側MOSトランジスタは、電源電圧ノードと接地ノードとの間に直列接続される。このため、両トランジスタが同タイミングでオンしてしまうと、電源電圧ノードと接地ノード間に貫通電流が流れてしまい、電力の損失になる。よって、ハイサイド側MOSトランジスタとローサイド側MOSトランジスタが同時にオンしないような制御が必要となる。

[0003]

また、ハイサイド側MOSトランジスタとローサイド側MOSトランジスタのそれぞれを制御するゲート駆動回路の内部でも、貫通電流が流れないような制御が必要となる。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2011-101217号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

本発明の実施形態は、貫通電流が流れないように制御するゲート駆動回路を提供するものである。

【課題を解決するための手段】

[0006]

本実施形態によれば、第1基準電圧ノードと第1出力ノードとの間に接続される第1PMOSトランジスタと、

前記第1出力ノードと、前記第1基準電圧ノードより電圧レベルが低い第2基準電圧ノードと、の間に接続される第1NMOSトランジスタと、

前記第1基準電圧ノードと第2出力ノードとの間に接続される第2PMOSトランジスタと、

前記第2出力ノードと前記第2基準電圧ノードとの間に接続される第2NMOSトランジスタと、

入力信号に基づいて、前記第1PMOSトランジスタ、前記第1NMOSトランジスタ、前記第2PMOSトランジスタおよび前記第2NMOSトランジスタの各ゲート信号を生成するゲート制御回路と、を備え、

前記ゲート制御回路は、

前記第1出力ノードがハイ電位からロー電位に下がる前に、前記第2出力ノードをハイ電位からロー電位に下げ、前記第2出力ノードがロー電位からハイ電位に上がる前に、前記第1出力ノードをロー電位からハイ電位に上げる第1タイミング制御部と、

前記第1PMOSトランジスタおよび前記第1NMOSトランジスタのうち一方がオフからオンに変化する前に他方をオンからオフに変化させ、前記他方がオフからオンに変化する前に前記一方をオンからオフに変化させる第2タイミング制御部と、

前記第2PMOSトランジスタおよび前記第2NMOSトランジスタのうち一方がオフからオンに変化する前に他方をオンからオフに変化させ、前記一方がオンからオフに変化した後に前記他方をオフからオンに変化させる第3タイミング制御部と、を有するゲート

駆動回路が提供される。

【図面の簡単な説明】

[0007]

- 【図1】第1の実施形態によるゲート駆動回路1のブロック図。
- 【図2】第1~第3タイミング制御部3~5の内部構成の一例を示す回路図。
- 【図3】第1の実施形態によるゲート駆動回路1の信号波形図。
- 【図4】第2の実施形態による第1~第3タイミング制御部3~5の内部構成を示す 回路図。
- 【図5】第2の実施形態によるゲート駆動回路1の信号波形図。
- 【図6】第3の実施形態による第1タイミング制御部3の内部構成を示す回路図。
- 【図7】第4の実施形態によるゲート制御回路2のブロック図。
- 【図8】過電流検出回路31の内部構成を示す回路図。
- 【図9】ソフトターンオフ回路32およびミラークランプ回路33の内部構成の一例を示す回路図。
- 【図10】リスタート回路34と第1~第3タイミング制御部3~5との内部構成の一例を示す回路図。
- 【図11】第3タイミング制御部5との内部構成の一例を示す回路図
- 【図12】第4の実施形態によるゲート駆動回路の信号波形図。

【発明を実施するための形態】

[0008]

以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、ゲート駆動 回路内の特徴的な構成および動作を中心に説明するが、ゲート駆動回路には以下の説明で 省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実 施形態の範囲に含まれるものである。

[0009]

(第1の実施形態)

図1は第1の実施形態によるゲート駆動回路1のブロック図である。図1のゲート駆動回路1は、ハイサイド側PMOSトランジスタ(第3トランジスタ)Q1を駆動する第1PMOSトランジスタQ2および第1NMOSトランジスタQ3と、ローサイド側NMOSトランジスタ(第4トランジスタQ6と、これらトランジスタQ2、Q3、Q5およびQ6の各ゲート信号を生成するゲート制御回路2とを備えている。

[0010]

ハイサイド側 PMO SトランジスタQ 1 とローサイド側 NMO SトランジスタQ 4 は、通常はゲート駆動回路 1 の 1 Cに外付けされる。ただし、ゲート駆動回路 1 の 1 C内に、ハイサイド側 PMO SトランジスタQ 1 とローサイド側 NMO SトランジスタQ 4 を内蔵してもよい。

[0011]

ハイサイド側PMOSトランジスタQ1とローサイド側NMOSトランジスタQ4は、IGBT等のパワー半導体素子(第5トランジスタ)Q7を駆動するために用いられる。 このパワー半導体素子Q7も、ゲート駆動回路1のICに外付けされる。

[0012]

ハイサイド側PMOSトランジスタQ1は、電源電圧VCCHノードとパワー半導体素子Q7のゲートとの間に接続されている。また、ローサイド側NMOSトランジスタQ4は、接地ノードとパワー半導体素子Q7のゲートとの間に接続されている。図1では、ハイサイド側PMOSトランジスタQ1のドレインとパワー半導体素子Q7のゲートとの間に抵抗素子R1を接続し、同様に、ローサイド側NMOSトランジスタQ4のドレインとパワー半導体素子Q7のゲートとの間に抵抗素子R2を接続しているが、これら抵抗素子R1、R2は省略してもよい。

[0013]

ハイサイド側 PMO SトランジスタQ 1 とローサイド側 NMO SトランジスタQ 4 は、例えば L DMO S (Laterally Diffused Metal Oxide Semiconductor) トランジスタである。これらトランジスタは、ゲート耐圧が例えば 6 V以下で、ドレインーソース間耐圧が例えば 4 0 Vである。

[0014]

第1PMOSトランジスタQ2は、電源電圧VCCHノードとハイサイド側PMOSトランジスタQ1のゲートとの間に接続されている。第1NMOSトランジスタQ3は、ハイサイド側PMOSトランジスタQ1のゲートと接地ノードとの間に接続されている。

[0015]

同様に、第2PMOSトランジスタQ5は、電源電圧VCCHノードとローサイド側NMOSトランジスタQ4のゲートとの間に接続されている。第2NMOSトランジスタQ6は、ローサイド側NMOSトランジスタQ4のゲートと接地ノードとの間に接続されている。

[0016]

図1では、第1PMOSトランジスタQ2および第1NMOSトランジスタQ3の各ドレインとハイサイド側PMOSトランジスタQ1のゲートとの間に抵抗素子R3,R4を接続し、第2PMOSトランジスタQ5および第2NMOSトランジスタQ6の各ドレインとローサイド側NMOSトランジスタQ4のゲートとの間に抵抗素子R5,R6を接続しているが、これら抵抗素子R3~R6は省略してもよい。

[0017]

ゲート制御回路 2 は、ゲート駆動回路 1 の入力信号 PWMに同期して、第 1 PMO S トランジスタQ 2、第 1 NMO S トランジスタQ 3、第 2 PMO S トランジスタQ 5 および第 2 NMO S トランジスタQ 6 の各ゲート電圧を制御する信号を生成する。入力信号 PW Mは、パルス幅変調された PWM(Pluse Width Modulation)信号である。これらトランジスタのオンまたはオフにより、ハイサイド側 PMO S トランジスタQ 1 およびローサイド側 PMO S トランジスタQ 1 およびローサイド側 PMO S トランジスタQ 1 とローサイド側 PMO S トランジスタQ 1 とローサイド側 PMO S トランジスタQ 1 の 1 とローサイド側 1 の

[0018]

図1に示すように、ゲート制御回路2は、第1タイミング制御部3と、第2タイミング 制御部4と、第3タイミング制御部5とを有する。

[0019]

第1タイミング制御部3は、ハイサイド側PMOSトランジスタQ1のゲートがハイ電位からロー電位に下がる前に、ローサイド側NMOSトランジスタQ4のゲートをハイ電位からロー電位に下げ、ローサイド側NMOSトランジスタQ4のゲートがロー電位からハイ電位に上がる前に、ハイサイド側PMOSトランジスタQ1のゲートをロー電位からハイ電位に上げるタイミング制御を行う。

[0020]

第2タイミング制御部4は、第1PMOSトランジスタQ2および第1NMOSトランジスタQ3のうち一方がオフからオンに変化する前に他方をオンからオフに変化させ、他方がオフからオンに変化する前に一方をオンからオフに変化させるタイミング制御を行う

[0021]

第3タイミング制御部5は、第2PMOSトランジスタQ5および第2NMOSトランジスタQ6のうち一方がオフからオンに変化する前に他方をオンからオフに変化させ、一方がオンからオフに変化した後に他方をオフからオンに変化させるタイミング制御を行う

[0022]

図2は第1~第3タイミング制御部3~5の内部構成の一例を示す回路図である。第1

タイミング制御部 3 は、インバータ I V 1 \sim I V 4 \lor 、第 1 遅延回路 6 \lor を有する。インバータ I V 1 , I V 2 は縦続接続されている。インバータ I V 1 は入力信号 I V 1 の出力信号は第 3 タイミング制御部 5 に入力される。インバータ I V 1 の出力信号を反転出力して、第 1 遅延回路 6 に入力する。

[0023]

第1遅延回路 6 は、インバータ I V 3 の出力信号を第1の時間 td_master 遅延させて出力する。第1の時間 td_master の時間長さは、任意に調整可能としてもよいし、予め定めた固定時間だけ遅延させてもよい。インバータ I V 4 は、第1遅延回路 6 の出力信号を反転出力する。

[0024]

後述するように、ハイサイド側PMOSトランジスタQ1とローサイド側NMOSトランジスタQ4のオンタイミングは、第1遅延回路6により遅延される第1の時間 td_master だけずらされる。これにより、電源電圧VCCHノードから、ハイサイド側PMOSトランジスタQ1とローサイド側NMOSトランジスタQ4を通って、接地ノードまで貫通電流が流れなくなる。第2タイミング制御部4および第3タイミング制御部5は、第1の時間 td_master を用いて、ハイサイド側PMOSトランジスタQ1のゲート電圧とローサイド側PMOSトランジスタQ4のゲート電圧とが変化するタイミングをずらす。

[0025]

第2タイミング制御部4は、第2遅延回路7と、第3遅延回路8と、第1NMOSゲート制御回路9と、第1PMOSゲート制御回路10とを有する。

[0026]

第2遅延回路7は、第1PMOSトランジスタQ2のゲート信号の立ち上がりタイミングから第2の時間 t d 1遅延させた後に、第1NMOSトランジスタQ3のゲート信号を立ち上げるタイミング制御を行う。

[0027]

第2遅延回路7は、第2遅延回路7への入力信号の立ち下がりタイミングを第2の時間 td1遅延させて、反転出力する。第2遅延回路7への入力信号の立ち上がりタイミング は変化させずに反転出力する。

[0028]

第3遅延回路8と、その後段側のNANDゲートG1およびインバータIV5とは、第1NMOSトランジスタQ3のゲート信号の立ち下がりタイミングから第3の時間 t d 2 遅延させた後に、第1PMOSトランジスタQ2のゲート信号を立ち下げるタイミング制御を行う。

[0029]

第3遅延回路8も、第3遅延回路8への入力信号の立ち下がりタイミングを第3の時間遅延させて、反転出力する。第3遅延回路8への入力信号の立ち上がりタイミングは変化させずに反転出力する。

[0030]

第1NMOSゲート制御回路9は、NANDゲートG2と、インバータIV6, IV7と、ORゲートG3とを有する。第1NMOSゲート制御回路9は、第1NMOSトランジスタQ3のゲート電圧を制御する。第1NMOSゲート制御回路9内のインバータIV7の出力信号が第1NMOSトランジスタQ3のゲート電圧となる。

[0031]

第2PMOSゲート制御回路2は、レベルアップ回路11と、レベルダウン回路12と、NOR回路G4と、インバータIV8とを有する。第1PMOSゲート制御回路10は、第1PMOSトランジスタQ2のゲート電圧を制御する。第1PMOSゲート制御回路10内のインバータIV8の出力信号が第1PMOSトランジスタQ2のゲート電圧となる。

$[0\ 0\ 3\ 2]$

第3タイミング制御部5は、第4遅延回路13と、第2NMOSゲート制御回路14と、第5遅延回路15と、第2PMOSゲート制御回路16とを有する。

[0033]

第4遅延回路13は、入力信号PWMと同論理の信号、具体的にはインバータIV2の 出力信号を第4の時間DT1遅延させる。

[0034]

第2NMOSゲート制御回路14は、NANDゲートG5と、インバータIV9とを有する。NANDゲートG5は、第4遅延回路13の入出力信号を論理積反転した信号を出力する。インバータIV9は、NANDゲートの出力信号を反転出力して、第2NMOSトランジスタQ6のゲートに供給する。

[0035]

第5遅延回路15は、レベルアップ回路11の出力信号を第5の時間DT2遅延させる。第2PMOSゲート制御回路16は、ANDゲートG6と、インバータIV10とを有する。ANDゲートG6は、第5遅延回路15の入出力信号の論理積信号を出力する。インバータIV10は、ANDゲートG6の出力信号を反転出力して、第2PMOSトランジスタQ5のゲートに供給する。

[0036]

図3は第1の実施形態によるゲート駆動回路1の信号波形図である。図3以降の信号波 形図では、各信号経路の電位を「ロー」または「ハイ」として説明し、電位を表す縦軸方 向の信号振幅を同じにしているが、実際には各信号の電圧振幅はそれぞれ異なっている。

[0037]

まず、時刻 t 1 で入力信号 PWMの電圧 VPWMがローからハイになると、図 2 に示す第1遅延回路 6 の出力は、時刻 t 1 から第1 の時間 td_master後に、ハイからローになる。これにより、NANDゲートG 1 の出力はハイ、その後段のインバータ I V 5 の出力はローになり、第1 PMO S ゲート制御回路 1 0 の出力であるインバータ I V 8 の出力 V G P 1はローからハイになる(時刻 t 2)。

[0038]

また、インバータ I V 5 の出力がローになると、第 5 遅延回路 1 5 の入力がローになる。よって、ANDゲートG 6 の出力はロー、インバータ I V 1 0 の出力 V G P 2 はハイになる(時刻 t 2)。

[0039]

また、入力信号PWMがローからハイになると、第1タイミング制御部3内のインバータ I V 2 の出力がハイになり、第4遅延回路13の出力は、時刻 t 1 から第4の時間DT 1遅れてハイになる。これにより、第4遅延回路13の後段側のNANDゲートG5はローになり、第2 NMOSトランジスタQ6のゲートはハイになる。よって、第2 NMOSトランジスタQ6はオンする(時刻 t 3)。

[0040]

一方、第1PMOSトランジスタQ2と第2PMOSトランジスタQ5のゲート電位VGP1,VGP2のいずれかがハイになると、NORゲートG4のローになり、第2遅延回路7の入力もローになる。第2遅延回路7の出力は、その入力がハイからローに変化してから第2の時間 td1遅れてハイになる。これにより、NANDゲートG2の出力はロー、その後段のインバータIV7の出力VGN1はハイになり、第1NMOSトランジスタQ3はオンする(時刻 t4)。

$[0\ 0\ 4\ 1]$

以上をまとめると、第1PMOSトランジスタQ2と第2PMOSトランジスタQ5の ゲート電位VGP1、VGP2は、時刻 t 1からほぼ第1の時間td_master遅れてハイに なる。また、第2NMOSトランジスタQ6のゲート電位VGN2は、時刻 t 1から第4の時間DT1遅れてハイになる。第4の時間DT1は、第1の時間td_masterよりも長い ため、第2NMOSトランジスタQ6は、第1PMOSトランジスタQ2と第2PMOSトランジスタQ5がオフした後にオンする。さらに、第1NMOSトランジスタQ3は、

第1PMOSトランジスタQ2がオフした時刻から、第2の時間td1遅れてオンする。

[0042]

その後、時刻 t 2 で入力信号 PWM がハイからローに変化すると(時刻 t 5)、第 1 タイミング制御部 3 内のインバータ I V 2 の出力がハイからローに変化する。よって、NAND ゲート G 5 がハイになり、その後段側のインバータ I V 9 の出力電位 V G N 2 はローになる。これにより、第 2 NMO S トランジスタ Q 6 はオフする(時刻 t 5)。

[0043]

また、時刻 t 2から第1の時間td_masterの経過後に第1遅延回路6の出力がハイになる。よって、インバータIV6の出力がロー、その後段側のNANDゲートG2の出力がハイ、その後段側のインバータIV7の出力電位VGN1がローになる。これにより、第1NMOSトランジスタQ3はオフする(時刻 t 6)。

[0044]

また、インバータ I V 7 の出力電位 V G N 1 がローになると、O R ゲートG 3 の出力である第 3 遅延回路 8 の入力がローになる。第 3 遅延回路 8 は、その入力がローになってから、第 3 の時間 t d 2 だけ遅れてハイになる。よって、その後段のN A N D ゲートG 1 の出力はロー、その後段のインバータ I V 5 の出力はハイ、その後段のレベルアップ回路 1 1 の出力はハイ、その後段のインバータ I V 8 の出力電位 V G P 1 はローになる。これにより、第 1 P M O S トランジスタ Q 2 はオンする(時刻 t 7)。

[0045]

また、レベルアップ回路 1 1 の出力がハイになると、第5遅延回路 1 5 の入力もハイになる。第5遅延回路 1 5 の出力は、その入力がハイになってから第5 の時間 D T 2 だけ遅れてハイになり、その後段のANDゲートG 6 もハイになり、その後段のインバータ I V 1 0 もローになる。これにより、第2 PMO S トランジスタ Q 5 はオンする(時刻 t 8)

[0046]

以上をまとめると、入力信号PWMが時刻 t 5 でハイからローになると、すぐに第 2 N MO S トランジスタQ 6 がオフになり、時刻 t 5 から第 1 の時間 td_master遅れて第 1 N MO S トランジスタQ 3 がオフする。続いて、第 1 NMO S トランジスタQ 3 がオフしてから第 3 の時間 t d 2 遅れて第 1 PMO S トランジスタQ 2 がオフし、第 1 PMO S トランジスタQ 2 がオフしてから第 5 の時間 D T 2 遅れて第 2 PMO S トランジスタQ 5 がオフする。

[0047]

このように、第1の実施形態では、入力信号PWMがローからハイになるときは、第1遅延回路6、第2遅延回路7および第4遅延回路13を用いて、トランジスタQ2,Q3,Q5,Q6のゲート電圧をずらして変化させ、入力信号PWMがハイからローになるときは、第1遅延回路6、第3遅延回路8および第5遅延回路15を用いて、トランジスタQ2,Q3,Q5,Q6のゲート電圧をずらして変化させる。これにより、ハイサイド側PMOSトランジスタQ1とローサイド側NMOSトランジスタQ4とを貫通する電流と、第1PMOSトランジスタQ2と第1NMOSトランジスタQ3を貫通する電流と、第2PMOSトランジスタQ5と第2NMOSトランジスタQ6を貫通する電流とが、いずれも生じなくなる。

[0048]

また、本実施形態のゲート駆動回路 1 は、ゲート耐圧の小さい低価格のハイサイド側 P MOSトランジスタQ 1 とローサイド側NMOSトランジスタQ 1 を駆動することで、これらトランジスタQ 1 ,Q 4 にて駆動されるパワー半導体素子Q 7 のゲート I GBT_GATE をフルスイングさせることができる。これにより、パワー半導体素子Q 7 の駆動効率の向上が図れる。

[0049]

(第2の実施形態)

第2の実施形態は、第1の実施形態よりもゲート制御回路2の回路構成を簡略化したものである。

[0050]

第2の実施形態によるゲート制御回路2は、図2と同様に、第1タイミング制御部3と、第2タイミング制御部4と、第3タイミング制御部5とを有する。このうち、第1タイミング制御部3と第3タイミング制御部5の回路構成が第1の実施形態と大きく異なっている。

[0051]

図4は第2の実施形態による第1~第3タイミング制御部3~5の内部構成を示す回路図である。図4の第1タイミング制御部3は、第1遅延回路6と、ANDゲートG11と、インバータIV11とを有する。

[0052]

第1遅延回路6は、入力信号PWMを第1の時間DT遅延させる。ANDゲートG11は、第1遅延回路6の入出力信号の論理積信号を出力する。インバータIV11は、ANDゲートG11の出力を反転出力する。

[0053]

図4の第2タイミング制御部4は、図1の第2タイミング制御部4とほぼ同じ回路で構成されている。また、図4の第3タイミング制御部5は、第2タイミング制御部4とほぼ同じ回路で構成されている。より具体的には、第3タイミング制御部5は、第2タイミング制御部4内の第2遅延回路7に対応する第4遅延回路21と、第3遅延回路8に対応する第5遅延回路22と、第2NMOSゲート制御回路14は、NANDゲートG13、G14と、インバータIV14、IV17、IV18とを有する。第2PMOSゲート制御回路16は、レベルアップ回路23と、レベルダウン回路24と、インバータIV15、IV16とを有する。第2および第3タイミング制御部4、5内の第2および第4遅延回路21は、入力がハイからローになると、同じ時間(第2および第4の時間)td1遅れてハイになる。また、第3および第5遅延回路8、22は、入力がハイからローになると、同じ時間(第3および第5の時間)td2遅れてハイになる。

[0054]

図5は第2の実施形態によるゲート駆動回路1の信号波形図である。まず、時刻 t 1で入力信号PWMがローからハイになると、第3タイミング制御部5内のORゲートG12の出力がロー、その後段側のインバータ I V 1 2の出力がローになる。よって、その後段側のNANDゲートG13の出力がハイ、その後段側のインバータ I V 1 4の出力がローになり、続いてレベルアップ回路23の出力がロー、インバータ I V 1 5の出力電位 V G P 2 がハイになり、第2 PMOSトランジスタQ5 がオフする。

[0055]

インバータ I V 1 5 の出力がハイになると、インバータ I V 1 6 の出力がロー、レベルダウン回路 2 4 の出力である第 4 遅延回路 2 1 の入力がローになる。第 4 遅延回路 2 1 の出力は、その入力がローになってから第 4 の時間 t d 1 遅れてハイになる。よって、N A N D ゲート G 1 4 の出力はローになり、その後段側のインバータ I V 1 7 の出力電位 V G N 2 はハイになる。これにより、第 2 N M O S トランジスタ Q 6 はオンする(時刻 t 2)

[0056]

第1遅延回路6の出力は、入力信号PWMがローからハイに変化してから第1の時間DT遅れてハイになり、同様に、ANDゲートG11も入力信号PWMがローからハイに変化してから第1の時間遅れてハイになり、その後段側のインバータIV11の出力はローになる。よって、図2の第2タイミング制御部4と同様に、第1PMOSトランジスタQ2のゲート電位VGP1はハイになり、第1PMOSトランジスタQ2はオフする(時刻t3)。その後、図3の第2タイミング制御部4と同様に、第1PMOSトランジスタQ2がオフしてから第2の時間td1遅れて第2PMOSトランジスタQ5がオフする(時

刻 t 4)。

[0057]

その後、時刻 t 5 で入力信号 P W M が ハイからローになると、A N D ゲート G 1 1 の 出力がロー、その後段側のインバータ I V 1 1 の 出力がハイになる。よって、インバータ I V 6 の 出力がロー、その後段側の N A N D ゲート G 2 の 出力がハイになり、その後段側のインバータ I V 7 の 出力電位 V G N 1 がローになる。よって、第 1 N M O S トランジスタ Q 3 はオフする(時刻 t 5)。

[0058]

インバータ I V 7 の出力がローになると、第 3 遅延回路 8 の出力は、第 3 の時間 t d 2 遅れてハイになる。よって、図 2 の第 2 タイミング制御部 4 と同様に、第 1 PMO S トランジスタQ 2 のゲート電位 V G P 1 はローになり、第 1 PMO S トランジスタQ 2 はオンする(時刻 t 6)。

[0059]

また、時刻 t 2で入力信号 PWMがハイからローになると、第1遅延回路 6 の出力は、第1の時間 D T遅れてローになる。よって、O R ゲートG 1 2 の出力はロー、その後段側のインバータ I V 1 3 の出力はローになる。よって、N A N D ゲートG 1 4 の出力はハイ、その後段側のインバータ I V 1 8 の出力はローになる。よって、N A N D ゲートG 1 4 の出力はハイ、その後段側のインバータ I V 1 7 の出力電位 V G N 2 はローになる。よって、第2 N M O S トランジスタ Q 6 はオフする(時刻t 7)。

[0060]

インバータ I V 1 7 の出力電位 V G N 2 がローになると、第5 遅延回路 2 2 の出力は、第5 の時間 t d 2 遅れてハイになる。よって、N A N D ゲート G 1 3 の出力はロー、その後段側のインバータ I V 1 4 の出力はハイ、その後段側のレベルアップ回路 2 3 の出力はハイ、その後段側のインバータ I V 1 5 の出力電位 V G P 2 はローになる。これにより、第2 P M O S トランジスタ Q 5 はオンする(時刻 t 8)。

[0061]

このように、第2の実施形態では、第1遅延回路6により、ハイサイド側PMOSトランジスタQ1とローサイド側NMOSトランジスタQ4とが同時にオンしないようにゲート電圧を制御する。また、第2~第5遅延回路7,8,21,22により、第1PMOSトランジスタQ2と第1NMOSトランジスタQ3が同時にオンしないようにゲート電圧を制御し、同様に、第2PMOSトランジスタQ5と第2NMOSトランジスタQ6が同時にオンしないようにゲート電圧を制御する。

[0062]

第2の実施形態は、第1の実施形態よりも簡易な回路で構成されていながら、第1の実 施形態と同様に貫通電流を抑制できる。

[0063]

(第3の実施形態)

第3の実施形態は、第1タイミング制御部3の内部構成だけが第2の実施形態と相違している。

$[0\ 0\ 6\ 4]$

図6は第3の実施形態による第1タイミング制御部3の内部構成を示す回路図である。図6の第1タイミング制御部3は、図4の回路構成に加えて、論理決定部25を有する。論理決定部25は、論理選択信号SELに基づいて、入力信号PWMと、ゲート駆動回路1により駆動されるパワー半導体素子Q7のゲート信号VIGBT_GATEとの信号論理を同じにするか、逆にするかを決定する。例えば、論理選択信号SELがハイであれば、入力信号PWMとパワー半導体素子Q7のゲート信号VIGBT_GATEとの信号論理を同じにし、論理選択信号はローであれば、入力信号PWMとパワー半導体素子Q7のゲート信号VIGBT_GATEとの信号論理を逆にする。

[0065]

論理選択信号SELをローにした場合、例えば、図7に示したハイサイド側トランジス

[0066]

なお、論理決定部25は、図2に示した第1タイミング制御部3に追加してもよいし、 また、後述する第4の実施形態の第1タイミング制御部3に追加してもよい。

[0067]

(第4の実施形態)

第4の実施形態は、第2の実施形態によるゲート制御回路2に、過電流検出機能と、ソフトターンオフ機能と、ミラークランプ機能と、リスタート機能とを追加したものである

[0068]

図7は第4の実施形態によるゲート制御回路2のブロック図である。図7のゲート制御回路2は、第1タイミング制御部3、第2タイミング制御部4および第3タイミング制御部5の他に、過電流検出回路31と、ソフトターンオフ回路32と、ミラークランプ回路33と、リスタート回路34とを有する。

[0069]

図8は過電流検出回路31の内部構成を示す回路図である。図8の過電流検出回路31は、第1比較器35と、第8遅延回路36と、NANDゲートG21と、インバータIV21、IV22と、ORゲートG22, G23と、第2比較器37と、ANDゲートG24と、S/Rフリップフロップ38と、を有する。

[0070]

第1比較器35には過電流検出信号VSENが入力される。この過電流検出信号は、例えばパワー半導体素子Q7のエミッタ電圧である。パワー半導体素子Q7のエミッタ電流が過電流状態になると、エミッタ電圧は高くなる。よって、このエミッタ電圧を過電流検出信号として過電流検出回路31に帰還させることで、過電流状態か否かを検出することができる。

[0071]

第1比較器35は、過電流検出信号の電圧レベルが例えば0.75 Vより高ければ、5 Vを出力し、0.75 V以下であれば、0 Vを出力する。第8遅延回路36は、第1比較器35の出力信号を第8の遅延時間(例えば 1μ)遅らせて出力する。

[0072]

NANDゲートG21は、第1比較器35の出力信号と第8遅延回路36の出力信号との論理積反転信号を出力し、インバータIV21はNANDゲートG21の出力の反転信号を出力し、この信号はORゲートG22を介してS/Rフリップフロップ38のセット端子に入力される。また、ORゲートG22は、パワーオンリセット信号PORと、後述するリスタート回路34内のインバータ42の出力信号との論理和信号を出力し、この信号はS/Rフリップフロップ38のリセット端子に入力される。

[0073]

第2比較器37は、パワー半導体素子Q7のゲート電圧VIGBT_GATEが3.5V未満なら5Vを出力し、3.5V以上なら0Vを出力する。なお、第2比較器37で比較する2.5Vの電圧値は一例であり、2~3.5Vの範囲内の任意の電圧でよい。

[0074]

ANDゲートG24は、S/Rフリップフロップ38のQ出力信号と第2比較器37の出力信号との論理積信号を過電流エラー信号2dan_err_Hとして出力し、インバータIV22はその反転信号2dan_err_Lを出力する。

[0075]

このように、図8の過電流検出回路31は、パワー半導体素子Q7のエミッタ電圧をモニタ過電流状態か否かを判断し、過電流状態になると、過電流信号VSC_Hをハイ電位にす

る。また、その後、パワー半導体素子Q7のゲート電圧が3.5 V以上である間は信号2d an_err_Hをハイ電位にし、ゲート電圧が3.5 V未満になると、信号2dan_err_Hをロー電位にする。

[0076]

図9はソフトターンオフ回路32およびミラークランプ回路33の内部構成の一例を示す回路図である。図9のソフトターンオフ回路32は、インバータIV31と、パワー半導体素子Q7のゲートIGBT_GATEと接地ノードとの間に直列接続される抵抗素子R11と、NMOSトランジスタQ11とを有する。

[0077]

ミラークランプ回路 3 3 は、インバータ I V 3 2 と、第 9 遅延回路 3 9 と、NAND ゲートG 3 1 と、インバータ I V 3 3 と、第 3 比較器 4 0 と、NAND ゲートG 3 2 と、インバータ I V 3 4 と、NMO S トランジスタ Q 1 2 とを有する。

[0078]

インバータ I V 3 1 には、図 8 の過電流検出回路 3 1 内の S / R フリップフロップ 3 8 の / Q 出力信号が入力される。この / Q 出力信号は、過電流検出時にローになる。よって、インバータ I V 3 1 の出力はハイになり、NMO S トランジスタQ 1 1 はオンし、パワー半導体素子Q 7 のゲート電圧 V I GBT - GATE は、抵抗素子R 1 1 と NMO S トランジスタQ 1 1 の容量とで決まる時定数により、ゆっくりと低下する。このように、パワー半導体素子Q 7 のゲート電圧 V I GBT - GATE をゆっくりと下げる理由は、パワー半導体素子Q 7 のゲート電圧 V I GBT - GATE を急激に下げると、パワー半導体素子Q 7 がラッチアップを起こすおそれがあるためである。

[0079]

[0800]

第3比較器 40は、パワー半導体素子Q7のゲート電圧VIGBT-GATEが2.5 V未満であれば5 Vを出力し、2.5 V以上であれば0 Vを出力する。インバータIV34は、NANDゲートG32の出力信号を反転出力してNMOSトランジスタQ12のゲートに入力する。なお、第3比較器 40で比較する2.5 Vの電圧値は一例であり、2~3.5 Vの範囲内の任意の電圧でよい。

[0081]

NMOSトランジスタQ12のドレインはパワー半導体素子Q7のゲートIGBT_GATEに接続され、ソースは接地ノードに接続されている。NMOSトランジスタQ12は、パワー半導体素子Q7のゲート電圧VIGBT_GATEが2.5 V未満になるとオンし、パワー半導体素子Q7のゲート電圧VIGBT_GATEを急峻に接地電位まで落とす。

[0082]

このように、過電流時に、まずはソフトターンオフ回路 32 が動作して、パワー半導体素子Q7のゲート電圧VIGBT-GATEをゆっくりと下げ、ゲート電圧が 2.5 V未満になると、ミラークランプ回路 33 が動作して、パワー半導体素子Q7のゲート電圧VIGBT-GATEを急峻に下げる動作を行う。

[0083]

このような動作を行う理由は、パワー半導体素子Q7のゲート電圧VIGBT-GATEが2.5 Vまで下がった場合は、ラッチアップを起こすおそれはないため、ゲート電圧を迅速に下げてオフに要する時間を短縮するためである。

[0084]

図10および図11は第4の実施形態によるリスタート回路34と第1~第3タイミン

グ制御部3~5との内部構成の一例を示す回路図である。図10に示すリスタート回路34は、オアゲートG33と、S/Rフリップフロップ41と、インバータIV35とを有する。

[0085]

オアゲートG33は、パワーオンリセット信号PORとリスタート信号RESTART との論理和信号を出力する。S/Rフリップフロップ41は、過電流状態のときにセットされ、また、オアゲートG33の出力信号がハイのときにリセットされる。

[0086]

図10に示す第1タイミング制御部3は、図4の第1タイミング制御部3の二入力のANDゲートG11を、三入力のANDゲートG40に置換したものである。このANDゲートG40は、入力信号PWMと同論理の信号と、入力信号PWMを第1遅延回路6により第1の時間遅延させた信号と、図10のリスタート回路34内のS/Rフリップフロップ41の出力信号との論理積信号を出力する。

[0087]

図10に示す第2タイミング制御部4は、図4の第2タイミング制御部4の回路構成に加えて、インバータIV41と、NANDゲートG41と、ORゲートG42とを有する。インバータIV41の出力は、過電流時にローになる。NANDゲートG41は、ANDゲートG41の出力とインバータIV41の出力との論理積反転信号を出力する。NANDゲートG41の出力は、NANDゲートG1とインバータIV6に入力される。ORゲートG42は、図9に示すミラークランプ回路33内のNMOSトランジスタのゲート信号CL_GATEとレベルダウン回路12の出力信号との論理和信号を出力する。ORゲートG42の出力信号は、第2遅延回路7に入力される。

[0088]

図10および図11に示す第3タイミング制御部5の内部構成を示す回路図である。図10および図11の第3タイミング制御部5は、図4の第3タイミング制御部5の回路構成に、ORゲートG43、G45と、インバータIV42、IV43と、ANDゲートG44と、図4の二入力のNANDゲートG14の代わりに三入力のNANDゲートG46とを設けたものである。

[0089]

ORゲートG45は、インバータIV14の出力信号と図8の過電流検出回路31内の信号2dan_err_Hとの論理和信号を出力する。NANDゲートG46は、第4遅延回路21の出力信号と、インバータIV18の出力信号と、図8の過電流検出回路31内の信号2dan_err_Lとの論理積反転信号を出力する。

[0090]

図12は第4の実施形態によるゲート駆動回路の信号波形図である。時刻 t 1 1~ t 1 2 の間に、パワー半導体素子Q 7 のコレクタ電流 I x は徐々に上昇する。時刻 t 1 2 でコレクタ電流 I x はいったん0になるが、時刻 t 1 3~ t 1 4 の間は、時刻 t 1 2 のコレクタ電流 I x を起点として徐々にコレクタ電流 I x が上昇する。同様に、時刻 t 1 5 以降も、時刻 t 1 4 のコレクタ電流 I x を起点として徐々にコレクタ電流 I x が上昇する。ところが、時刻 t 1 6 になると、過電流検出回路 3 1 が過電流状態になったことを検出し、過電流検出回路 3 1 内の S / R フリップフロップ 3 8 の Q 出力信号 V SC_Hはハイになる。これにより、オン状態だったハイサイド側 P MO S トランジスタ Q 1 はオフする。なお、過電流検出時には、ローサイド側 P MO S トランジスタ Q 4 はオフ状態であるため、そのままオフ状態を保持する。

[0091]

また、ソフトターンオフ回路 32内のNMOSトランジスタQ11のゲート電圧はローになる。よって、パワー半導体素子Q7のゲート電圧VIGBT-GATEは、ソフトターンオフ回路 32により、徐々に低下する(時刻 $t16 \sim t17$)。

[0092]

パワー半導体素子Q7のゲート電圧VIGBT-GATEが3.5 V未満になると、過電流検出回路31内の出力信号2 dan_err_H がローに、出力信号2 dan_err_L がハイになる。これにより、第1PMOSトランジスタQ2のゲート電圧がローになり、第1PMOSトランジスタQ2はオンする。よって、ローサイド側NMOSトランジスタQ4がオンし、パワー半導体素子Q7のゲート電圧VIGBT-GATEを下げる力が増強する。その後、パワー半導体素子Q7のゲート電圧VIGBT-GATEが2.5 V未満になると、ミラークランプ回路33内のNMOSトランジスタQ12がオンし、パワー半導体素子Q7のゲート電圧VIGBT-GATEは急峻に接地電位まで下がる(時刻 t 18)。

[0093]

その後、時刻 t 2 0 で再び入力信号 PWMがハイになっても、図 8 の過電流検出回路 3 1 内の S/R フリップフロップ 3 8 と図 1 4 のリスタート回路 3 4 内の S/R フリップフロップ 4 1 はセット状態を維持する。よって、パワー半導体素子 Q 7 のオン駆動は行われない。

[0094]

その後、時刻 t 2 2 でリスタート信号がハイになると、図10のリスタート回路34内のS/Rフリップフロップ41がリセット状態になり、このS/Rフリップフロップ41 のQ出力はローに、/Q出力はハイになる。よって、インバータIV35の出力はローになる。このとき、入力信号PWMがローであれば、OR回路G43の出力はローになり、その後段側のインバータIV42の出力はハイになる。よって、図8の過電流検出回路31内のORゲートG22の出力はハイになり、S/Rフリップフロップ38はリセット状態になり、過電流検出信号SC_Hがローになり、過電流状態がリセットされる。

[0095]

これにより、その後、入力信号PWMがハイになった時点(時刻 t 2 3)で、パワー半導体素子Q7をオン駆動する動作が行われる。ただし、時刻 t 2 3 の直後の時刻 t 2 4 で過電流が検出されると、時刻 t 1 6 ~ t 1 9 と同様に、ソフトターンオフ回路 3 2 によって、パワー半導体素子Q7のゲート電圧VIGBT-GATEは徐々に下げられ(時刻 t 2 4 ~ t 2 5)、その後、ミラークランプ回路 3 3 によりゲート電圧は急峻に下げられる(時刻 t 2 5 ~ t 2 6)。

[0096]

このように、第4の実施形態によるゲート駆動回路は、パワー半導体素子Q7のコレクタ電流 $I \times$ が過電流状態になると、パワー半導体素子Q7のゲート電圧VIGBT-GATEを徐々に下げて、ゲート電圧がラッチアップを起こさない電圧レベルまで下がると、急峻にゲート電圧を下げる。これにより、ラッチアップを防止しつつオフ時間の短縮化を図ることができる。また、過電流状態が検出されると、いったんパワー半導体素子Q7のオン駆動を停止し、その後、リスタート信号がハイになると、パワー半導体素子Q7のオン駆動を開始するようにしたため、パワー半導体素子Q7を安全に駆動できる。

[0097]

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる

【符号の説明】

[0098]

1 ゲート駆動回路、2 ゲート制御回路、3 第1タイミング制御部、4 第2タイミング制御部、5 第3タイミング制御部、6 第1遅延回路、7 第2遅延回路、8 第3遅延回路、9 第1NMOSゲート制御回路、10 第1PMOSゲート制御回路、11 レベルアップ回路、12 レベルダウン回路、13、21 第4遅延回路、14、22 第2NMOSゲート制御回路、15 第5遅延回路、16 第2PMOSゲート制

御回路

【書類名】特許請求の範囲

【請求項1】

第1基準電圧ノードと第1出力ノードとの間に接続される第1PMOSトランジスタと

前記第1出力ノードと、前記第1基準電圧ノードより電圧レベルが低い第2基準電圧ノードと、の間に接続される第1NMOSトランジスタと、

前記第1基準電圧ノードと第2出力ノードとの間に接続される第2PMOSトランジスタと.

前記第2出力ノードと前記第2基準電圧ノードとの間に接続される第2NMOSトランジスタと、

入力信号に基づいて、前記第1PMOSトランジスタ、前記第1NMOSトランジスタ、前記第2PMOSトランジスタおよび前記第2NMOSトランジスタの各ゲート信号を 生成するゲート制御回路と、を備え、

前記ゲート制御回路は、

前記第1出力ノードがハイ電位からロー電位に下がる前に、前記第2出力ノードをハイ電位からロー電位に下げ、前記第2出力ノードがロー電位からハイ電位に上がる前に、前記第1出力ノードをロー電位からハイ電位に上げる第1タイミング制御部と、

前記第1PMOSトランジスタおよび前記第1NMOSトランジスタのうち一方がオフからオンに変化する前に他方をオンからオフに変化させ、前記他方がオフからオンに変化する前に前記一方をオンからオフに変化させる第2タイミング制御部と、

前記第2PMOSトランジスタおよび前記第2NMOSトランジスタのうち一方がオフからオンに変化する前に他方をオンからオフに変化させ、前記一方がオンからオフに変化した後に前記他方をオフからオンに変化させる第3タイミング制御部と、を有するゲート駆動回路。

【請求項2】

前記第1タイミング制御部は、前記入力信号を第1の時間遅延させる第1遅延回路を有し、

前記第2タイミング制御部および前記第3タイミング制御部は、前記第1の時間を用いて、前記第1出力ノードおよび前記第2出力ノードの電位が変化するタイミングをずらす請求項1に記載のゲート駆動回路。

【請求項3】

前記第2タイミング制御部は、

前記第1PMOSトランジスタのゲート信号の立ち上がりタイミングから第2の時間遅れて、前記第1NMOSトランジスタのゲート信号を立ち上げる第2遅延回路と、

前記第1NMOSトランジスタのゲート信号の立ち下がりタイミングから第3の時間遅れて、前記第1PMOSトランジスタのゲート信号を立ち下げる第3遅延回路と、を有し

前記第3タイミング制御部は、

前記第2PMOSトランジスタのゲート信号の立ち上がりタイミングから第4の時間遅れて、前記第2NMOSトランジスタのゲート信号を立ち上げる第4遅延回路と、

前記第2NMOSトランジスタのゲート信号の立ち下がりタイミングから第5の時間遅れて、前記第2PMOSトランジスタのゲート信号を立ち下げる第5遅延回路と、を有する請求項1または2に記載のゲート駆動回路。

【請求項4】

前記第1出力ノードの電圧により制御される第3トランジスタと、前記第2出力ノードの電圧により制御される第4トランジスタと、によって制御される第5トランジスタの出力電流が過電流状態か否かを検出する過電流検出回路を備え、

前記ゲート制御回路は、前記過電流状態であることが検出されると、前記第1出力ノードをハイ電位かつ前記第2出力ノードをロー電位に設定する請求項1乃至3のいずれかに記載のゲート駆動回路。

【請求項5】

前記第5トランジスタのゲートと前記第2基準電圧ノードとの間に直列接続されたイン ピーダンス素子および第6トランジスタを備え、

前記ゲート制御回路は、前記過電流状態であることが検出されると、前記第6トランジ スタをオンする請求項4に記載のゲート駆動回路。

【請求項6】

前記第5トランジスタのゲート電圧が第1電圧以下になったか否かを検出する第1電圧 検出回路を備え、

前記ゲート制御回路は、前記過電流状態であることが検出された状態で、前記第1電圧 検出回路にて前記第1電圧以下になったことが検出されると、前記第2出力ノードをロー 電位からハイ電位に変化させる請求項4または5に記載のゲート駆動回路。

【請求項7】

前記第5トランジスタのゲート電圧が前記第1電圧より低い第2電圧になったか否かを 検出する第2電圧検出回路と、

前記ゲート制御回路は、前記過電流状態であることが検出された状態で、前記第2電圧 検出回路にて前記第2電圧以下になったことが検出されると、前記第5トランジスタのゲ ート電圧をロー電圧まで引き下げる第7トランジスタと、を備える請求項6に記載のゲー 卜駆動回路。

【請求項8】

前記ゲート制御回路は、いったん前記過電流状態になると、第1信号または第2信号が 所定論理になるまで、前記第1出力ノードのハイ電位と前記第2出力ノードのロー電位と を保持し、前記第1信号または第2信号が前記所定論理になると、前記入力信号の論理に 応じて、前記第1出力ノードおよび前記第2出力ノードの電位を変化させるリスタート回 路を備える請求項4万至7のいずれかに記載のゲート駆動回路。

【請求項9】

第1基準電圧ノードと第1出力ノードとの間に接続される第1PMOSトランジスタと

前記第1出力ノードと、前記第1基準電圧ノードより電圧レベルが低い第2基準電圧ノ ードと、の間に接続される第1NMOSトランジスタと、

前記第1基準電圧ノードと第2出力ノードとの間に接続される第2PMOSトランジス タと、

前記第2出力ノードと前記第2基準電圧ノードとの間に接続される第2NMOSトラン ジスタと、を備え、

前記第1出力ノードの電位は、ハイ電位からロー電位に第1変化し、前記第2出力ノー ドの電位は、前記第1変化の前にハイ電位からロー電位に変化し、前記第2出力ノードの 電位はロー電位からハイ電位に第2変化し、前記第1出力ノードの電位は、前記第2変化 の前にロー電位からハイ電位に変化し、

前記第1PMOSトランジスタおよび前記第1NMOSトランジスタのうち一方がオフ からオンに変化する前に他方がオンからオフに変化し、前記他方がオフからオンに変化す る前に前記一方がオンからオフに変化し、

前記第2PMOSトランジスタおよび前記第2NMOSトランジスタのうち一方がオフ からオンに変化する前に他方がオンからオフに変化し、前記一方がオンからオフに変化し た後に前記他方がオフからオンに変化するゲート駆動回路。

【書類名】要約書

【要約】


【課題】低消費電力で、ラッチアップのような不具合を起こすことがなく、低価格で実現 可能なゲート駆動回路を提供する。

【解決手段】ゲート駆動回路内のゲート制御回路は、第1出力ノードがハイ電位からロー 電位に下がる前に、第2出力ノードをハイ電位からロー電位に下げ、第2出力ノードがロ 一電位からハイ電位に上がる前に、第1出力ノードをロー電位からハイ電位に上げる第1 タイミング制御部と、第1PMOSトランジスタおよび第1NMOSトランジスタのうち 一方がオフからオンに変化する前に他方をオンからオフに変化させ、他方がオフからオン に変化する前に一方をオンからオフに変化させる第2タイミング制御部と、第2PMOS トランジスタおよび第2NMOSトランジスタのうち一方がオフからオンに変化する前に 他方をオンからオフに変化させ、一方がオンからオフに変化した後に他方をオフからオン に変化させる第3タイミング制御部と、を有する。


【選択図】図1


【書類名】図面

【図1】





【図2】







【図4】











【図7】











【図12】

