【書類名】明細書

【発明の名称】クロック生成回路及び無線受信機

【技術分野】

[0001]

本実施形態は、クロック生成回路及び無線受信機に関する。

### 【背景技術】

[0002]

アナログ回路及びデジタル回路を含む無線受信機では、デジタル回路のクロックの高調波が不要放射(スプリアス)としてアナログ回路に回り込み、受信感度の劣化を引き起こすことがある。このため、デジタル回路に供給すべきクロックが適切に生成されることが望まれる。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特許第4982239号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

一つの実施形態は、デジタル回路に供給すべきクロックを適切に生成できるクロック生成回路及び無線受信機を提供することを目的とする。

【課題を解決するための手段】

[0005]

一つの実施形態によれば、乱数発生器とフィルタと可変遅延器とを有するクロック生成 回路が提供される。乱数発生器は、第1の確率分布を有する乱数を発生する。フィルタは 、発生された乱数の確率分布を第1の確率分布から第2の確率分布に変化させる。可変遅 延器は、入力されたクロックに対して、第2の確率分布を有する乱数に応じて変化させた 遅延量を与えて変調クロックを生成する。

【図面の簡単な説明】

[0006]

- 【図1】実施形態にかかるクロック生成回路の構成を示す図。
- 【図2】実施形態における可変遅延器の構成を示す図。
- 【図3】 実施形態における乱数発生器の構成を示す図。
- 【図4】実施形態におけるフィルタの構成を示す図。
- 【図5】実施形態における乱数の確率分布を示す図。
- 【図6】実施形態にかかるクロック生成回路の動作を示す図。
- 【図7】実施形態にかかるクロック生成回路が適用された無線受信機の構成を示す図
- 【図8】実施形態にかかるクロック生成回路が適用された無線受信機の動作を示す図
- 【図9】実施形態の変形例におけるフィルタの構成を示す図。

【発明を実施するための形態】

[0007]

以下に添付図面を参照して、実施形態にかかるクロック生成回路を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

[0008]

(実施形態)

実施形態にかかるクロック生成回路1は、例えば、無線受信機に適用される。M-WiMAX、WLANおよびLTEなどの無線規格に従った無線受信機では、広い通信エリアを確保するため、高い受信感度が要求される。無線受信機は、アンテナで受信された受信信号がアナログ回路でアナログ的に信号処理され、アナログ的に信号処理された信号がデ

ジタル回路でデジタル的に信号処理される。また、無線受信機は小型化が求められており、無線受信機のアナログ回路とデジタル回路とが混載された1チップLSIの要求が高まっている。この1チップLSIでは、デジタル回路で発生するクロックの整数倍高調波によるスプリアスがアナログ回路に洩れ込み、受信特性を低下させる可能性がある。そのため、アナログ回路にスプリアスが乗らないような対策が施されることがある。

# [0009]

例えば、無線受信機において、デジタル回路は、クロック生成回路1で生成されたクロックに同期して、信号をデジタル的に信号処理する。このとき、クロック生成回路1において、乱数を用いて入力クロックに遅延を掛け、生成すべきクロックのエッジタイミングをランダム的に変化させる変調をかけると、スプリアスを周波数スペクトル上で電力的に拡散することができる。

# [0010]

しかし、所定の周波数においてスプリアスが拡散せずに残留することがある。例えば、基準クロックからのクロックのエッジタイミングのずらし量に相当する位相差をスプリアス周波数の1周期に対して $0^\circ\sim 360^\circ$ の範囲でランダムに変化させると、位相差・振幅平面(複素平面)で見た場合に、その範囲における最大位相差( $360^\circ$ )の振幅と最小位相差( $0^\circ$ )の振幅とが互いに重なるので、電力的に拡散しにくい。このため、最大位相差に対応した周波数において、スプリアスが残留しやすい。

#### [0011]

そこで、実施形態では、クロック生成回路1でエッジタイミングを変化させる変調に用いる乱数の確率分布を最小値及び最大値の確率が中央値の確率より下がるように変化させることで、スプリアスの残留の低減化を図る。

#### [0012]

具体的には、図1に示すように、クロック生成回路1は、入力端子2を介して入力クロック $\phi$ CKinを受け、入力クロック $\phi$ CKinに対して、乱数に応じて変化させた遅延量を与えて出力クロック(変調クロック) $\phi$ CKoutを生成する。このとき、乱数は、最小値及び最大値の確率が中央値の確率より下がるように変化させた確率分布を有する。クロック生成回路1は、生成された出力クロック $\phi$ CKoutを出力端子3から出力する。図1は、クロック生成回路1の構成を示す図である。

#### [0013]

クロック生成回路1は、乱数発生器10、フィルタ20、及び可変遅延器30を有する。乱数発生器10及びフィルタ20は、入力端子2及び可変遅延器30を接続する信号ライン4に対して入力端子2及び可変遅延器30の間で並列に接続されている。

#### $[0\ 0\ 1\ 4]$

可変遅延器 30 は、フィルタ 20 から乱数を受け、入力端子 2 から信号ライン 4 経由で入力クロック  $\phi$  C K i n を受ける。可変遅延器 30 は、入力クロック  $\phi$  C K i n に対して、乱数に応じた遅延量を与えて出力クロック  $\phi$  C K o u t を生成する。

#### [0015]

例えば、可変遅延器30は、図2(a)に示すように、乱数に応じて、可変のRC回路により遅延量を可変するように構成されていてもよい。図2(a)は、可変遅延器30の構成を示す回路図である。図2(a)に示す可変遅延器30は、インバータINV-1,INV-2、可変抵抗素子R、及び可変容量素子Cを有する。インバータINV-1は、入力側が可変遅延器30の一端30aに接続され、出力側が可変抵抗素子Rの一端に接続されている。可変抵抗素子Rは、他端が可変容量素子Cの一端とインバータINV-2の入力側とにそれぞれ接続されている。可変容量素子Cは、他端が接地電位に接続されている。インバータINV-2は、出力側が可変遅延器30の他端30bに接続されている。可変抵抗素子Rは、その抵抗値を、供給された乱数に応じた抵抗値に変える。可変容量素子Cは、その容量値を、供給された乱数に応じた容量値に変える。これにより、可変遅延器30の時定数が乱数に応じて可変されるので、可変遅延器30は、その遅延量を、供給された乱数に応じた遅延量に変える。

# [0016]

あるいは、可変遅延器30は、図2(b)に示すように、n段(nは2以上の偶数)の インバータの電源・接地側の可変抵抗により遅延量を可変するように構成されていてもよ い。図2(b)は、可変遅延器30の構成を示す回路図である。図2(b)に示す可変遅 延器30は、n個のインバータINV-1~INV-n、電源側の可変抵抗素子R-2、 及び接地側の可変抵抗素子R-1を有する。1段目のインバータINV-1は、入力側が 可変遅延器30の一端30aに接続され、出力側が2段目のインバータINV-2の入力 側に接続されている。2段目のインバータINV-2は、出力側が3段目のインバータI NV-3の入力側に接続されている。・・・(n-1)段目のインバータ INV-(n-1) 1) は、出力側がn段目のインバータINV-nの入力側に接続されている。n段目のイ ンバータINV-nは、出力側が可変遅延器30の他端30bに接続されている。可変抵 抗素子R-2は、一端がn個のインバータ $INV-1\sim INV-n$ の電源側端子に接続さ れ、他端が電源電位に接続されている。可変抵抗素子R-1は、一端がn個のインバータ INV−1~INV−nの接地側端子に接続され、他端が接地電位に接続されている。可 変抵抗素子R-2は、その抵抗値を、供給された乱数に応じた抵抗値に変える。可変抵抗 素子R-1は、その抵抗値を、供給された乱数に応じた抵抗値に変える。これにより、n 個のインバータINV-1~INV-nの電源側及び接地側の応答速度が乱数に応じて可 変されるので、可変遅延器30は、その遅延量を、供給された乱数に応じた遅延量に変え る。

# [0017]

あるいは、可変遅延器30は、図2(c)に示すように、複数のディレイラインのうち 選択するディレイラインを切り替えて遅延量を可変するように構成されていてもよい。図 2 (c)は、可変遅延器30の構成を示す回路図である。図2(c)に示す可変遅延器3 0は、複数のディレイラインDL-1~DL-n及び切り替え回路SW-1, SW-2を 有する。複数のディレイラインDL-1~DL-nは、インバータINVの段数が互いに 異なり、互いに異なる遅延量を付与できる。ディレイラインDL-1は、1段のインバー タINV-1を有し、1段分の遅延量を付与できる。・・・ディレイラインDL-nは、 n段のインバータINV-1~INV-nを有し、n段分の遅延量を付与できる。切り替 え回路SW-1は、互いに排他的にオンする複数のスイッチを有し、複数のスイッチのう ちどのスイッチがオンするかに応じて複数のディレイラインDL-1~DL-nのうちー 端30aに接続するディレイラインを切り替える。切り替え回路SW-2は、互いに排他 的にオンする複数のスイッチを有し、複数のスイッチのうちどのスイッチがオンするかに 応じて複数のディレイラインDL-1~DL-nのうち他端30bに接続するディレイラ インを切り替える。切り替え回路SW-1は、オンするスイッチを、供給された乱数に応 じたスイッチに変える。切り替え回路SW-2は、オンするスイッチを、供給された乱数 に応じたスイッチに変える。これにより、複数のディレイラインDL-1~DL-nのう ち選択されるディレイラインが乱数に応じて可変されるので、可変遅延器30は、その遅 延量を、供給された乱数に応じた遅延量に変える。

#### [0018]

#### [0019]

図1に戻って、乱数発生器10は、第1の確率分布を有する乱数を発生する。第1の確率分布では、発生された乱数の各値が略均等な確率を有している。例えば図5に示すように、 $0\sim15$ の乱数を発生させる場合、乱数発生器10は、 $0\sim15$ の乱数を略均等な確率で発生させる。図5は、乱数の確率分布を示す図であり、縦軸が乱数発生器10での発生確率を1とした場合における相対的な確率の値を示し、横軸が乱数の値を示す。

### [0020]

例えば、乱数発生器 10は、図 3に示す構成により、3ビットの乱数 r n d 3 < 2:0 >を発生できる。図 3 は、乱数発生器 10の構成を示す図である。乱数発生器 10 は、スターター 11、シフトレジスタ 12、及びロジック回路 13 を有する。スターター 11 は、乱数が 0 固定になることを防ぐために設けられている。スターター 11 は、NOR ゲート 11 a 及びOR ゲート 12 a を有する。NOR ゲート 11 a は、乱数 12 n 12 の最終段の出力(乱数 12 n 12 の一とNOR ゲート 11 a の出力との論理和を演算する。

#### [0021]

シフトレジスタ12は、9段のフリップフロップFF-1~FF-9及びORゲート12 a を有する。ORゲート12 a は、4段目のフリップフロップFF-4の出力(乱数 r n d < 5 > と最終段のフリップフロップFF-9の出力(乱数 r n d < 0 > )との論理和を演算し5段目のフリップフロップFF-5へ入力する。シフトレジスタ12は、クロックCLKに同期して、ORゲート12 a から出力されたビット値をシフトさせていく。これに伴い、各段のフリップフロップFF-1~FF-9から出力される乱数 r n d が変化する。

### [0022]

## [0023]

図1に戻って、フィルタ20は、乱数を乱数発生器10から受ける。この乱数は、第1の確率分布を有する。第1の確率分布では、乱数の各値が略均等な確率を有している。フィルタ20は、乱数の確率分布を第1の確率分布から第2の確率分布に変化させる。第2の確率分布における乱数の最小値の確率は、第1の確率分布における乱数の最小値の確率より小さい。第2の確率分布における乱数の最大値の確率は、第1の確率分布における乱数の最大値の確率は、第1の確率分布における乱数の中央値の確率より大きい。

#### [0024]

例えば図5に示すように、乱数発生器10で発生させる $0\sim15$ の乱数(3ビットの乱数)の確率を1とする場合、フィルタ20は、 $0\sim2$ ,  $12\sim15$ の乱数を1より小さい確率にし、 $4\sim10$ の乱数を1より大きい確率にする。フィルタ20は、乱数の最小値0の確率及び乱数の最小値15の確率を極小値にし、乱数の中央値7の確率を極大値2にする。フィルタ20は、乱数の確率分布(第1の確率分布)を山形の確率分布(第2の確率分布)に変化させる。

#### [0025]

 数発生器 10 から受けた乱数 r n d 3 < 0 > e 1 クロック分遅延させて乱数 r n d 1 s < 1 0 > e 生成し、乱数 r n d 1 s < 1 0 > e 生成し、乱数 r n d 1 s < 1 2 c へ出力する。フリップフロップ r F r 1 2 は、乱数発生器 1 0 から受けた乱数 r n d 1 s < 1 > e 2 c へ出力する。フリップ r n d 1 s < 1 > e 2 c へ出力する。フリップ r r n d r s < r 1 3 は、乱数発生器 r 1 0 から受けた乱数 r n d r 1 3 c < r 2 > r 2 c へ出力する。 r 2 c r 2 c r 2 c r 2 c r 3 c r 3 c r 2 > r 2 c r 2 c r 3 c r 3 c r 2 > r 2 c r 3 c r 3 c r 3 c r 2 > r 2 c r 2 c r 3 c r 3 c r 3 c r 2 > r 2 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 3 c r 4 c r 3 c r 3 c r 4 c r 3 c r 3 c r 4 c r 3 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 5 c r 6 c r 7 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 6 c r 7 c r 6

# [0026]

全加算器 2 2 は、乱数発生器 1 0 から受けた 3 ビットの乱数 r n d 3 < 2 : 0 > と、遅延部 2 1 から受けた 3 ビットの乱数 r n d 3 s < 2 : 0 > とを加算して、加算結果を 4 ビットの乱数 r n d 4 < 3 : 0 > として可変遅延器 3 0 へ出力する。

# [0027]

例えば、図5に示す「乱数」で示す確率分布(第1の確立分布)を「乱数+フィルタ」で示す確率分布(第2の確率分布)に変化させ、第2の確率分布を有する乱数で可変遅延器30を動作させると、図6に示すように、スプリアスの残留を抑制できる。図6は、クロック生成回路1の動作を示す図である。

#### [0028]

すなわち、スプリアスを周波数スペクトル上で電力的に拡散するためにクロックのエッジタイミングのずらし量に相当する位相差を変動させる範囲の最大値(最大位相差)を横軸とし、残留スプリアスの量(電力レベル)を縦軸として示すと、図6に示す特性が得られる。クロックのエッジタイミングのずらし量に相当する位相差は、スプリアス周波数の1周期に対する位相(位相角)の単位で示されている。「乱数」で示す特性と「乱数+フィルタ」で示す特性とを比較すると、例えば、720°付近において残留スプリアスが低減されていることが確認できる。すなわち、クロックの立ち上がりエッジのタイミングと立ち下がりエッジのタイミングとの位相差を0°~720°の範囲でランダムに変化させた場合における最大位相差(720°)の振幅と最小位相差(0°)の振幅との重なりの影響が、フィルタ20の作用で効果的に抑制できていることが分かる。

#### [0029]

次に、クロック生成回路 1 が適用される無線受信機 1 0 0 について図 7 を用いて説明する。図 7 は、無線受信機 1 0 0 の構成を示す図である。

## [0030]

無線受信機100は、アンテナAT、アナログ回路160、デジタル回路170、原発振器XO、局部発振回路SYN、及びクロック生成回路1-1,1-2を有する。アナログ回路160は、ローノイズアンプLNA、ミキサMIX、ローパスフィルタLPF、可変アンプAMPを有する。デジタル回路170は、ADコンバータADC、デジタル処理回路DPCを有する。無線受信機100では、クロック生成回路1-1,1-2がADコンバータADC及びデジタル処理回路DPCのそれぞれに対して設けられ、クロックを変調する動作が互いに独立してon/off可能に構成されている。

# [0031]

#### [0032]

例えば、受信チャネルが図8(a)に一点鎖線で示す信号である場合、矢印で示すスプリアス成分の周波数が所望信号の周波数に重ならない。このため、デジタル処理回路DP

Cは、クロック生成回路 1-1, 1-2 によるクロック変調が o f f されるように制御す る。クロック生成回路 1-1, 1-2 は基準クロック (入力クロック  $\phi$  C K i n に対して 一定の遅延量を与えた出力クロック φ C K ο u t ) を継続的に出力する。一方、受信チャ ネルが図8(b)に破線で示す信号である場合、矢印で示すスプリアス成分の周波数が所 望信号の周波数に重なる。このため、デジタル処理回路DPCは、クロック生成回路1-1, 1-2によるクロック変調が0nされるように制御する。クロック生成回路1-1,1-2は入力クロックに対してエッジタイミングを乱数に応じた遅延量で変調させたクロ ックを出力する。図8(a)及び図8(b)では、それぞれ、縦軸が電力レベルを示し、 横軸が周波数を示す。

# [0033]

あるいは、例えば、信号レベルが大きく、受信信号に対するスプリアスの影響が小さい 場合には、クロックを変調させる必要性が低い。このため、デジタル処理回路DPCは、 クロック生成回路1-1, 1-2によるクロック変調が o f f されるように制御する。ク ロック生成回路1-1,1-2は基準クロックを継続的に出力する。一方、信号レベルが 小さく、受信信号に対するスプリアスの影響が大きい場合には、クロックを変調させる必 要性が高い。このため、デジタル処理回路DPCは、クロック生成回路1-1、1-2に よるクロック変調が o n されるように制御する。クロック生成回路 1 - 1, 1 - 2 は基準 クロックを乱数に応じた遅延量で変調させたクロックを出力する。

# $[0\ 0\ 3\ 4]$

以上のように、実施形態では、クロック生成回路1でエッジタイミングを変化させる変 調に用いる乱数の確率分布を最小値及び最大値の確率が中央値の確率より下がるように変 化させる。そして、そのような確率分布を有する乱数に応じて変化させた遅延量を入力ク ロックに与えて出力クロック(変調クロック)を生成する。これにより、クロック生成回 路1においてスプリアスの残留を低減できる。

# [0035]

なお、フィルタ20iは、図9に示すように、現在の乱数(3ビット)から1クロック 前の乱数 (3 ビット) を減算する構成により、4 ビットの乱数 r n d 4 < 3:0 > を生成してもよい。すなわち、フィルタ20iは、図4に示す構成に対して、反転回路23iを さらに有する。反転回路23iは、乱数発生器10から受けた乱数rnd3<2:0>を 論理反転させ乱数 r n d 3 x < 2 : 0 > を生成して全加算器 2 2 へ出力する。全加算器 2 2は、乱数 r n d 3 s < 0 > と乱数 r n d 3 x < 2 : 0 > とを加算することで、等価的に 、乱数rnd3s<0>から乱数rnd3x<2:0>を減算する。これにより、実施形 態と同様に、乱数の確率分布を第1の確立分布から第2の確率分布へ変化させることがで きる。また、図4に示す構成に比べて、周波数成分を少なくすることができるため、スプ リアスを周波数スペクトル上で電力的に拡散することが容易である。

#### [0036]

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その 他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の 省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や 要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる

# 【符号の説明】

#### [0037]

1 クロック生成回路、10 乱数発生器、20 フィルタ、30 可変遅延器、10 0 無線受信機。

# 【書類名】特許請求の範囲

#### 【請求項1】

第1の確率分布を有する乱数を発生する乱数発生器と、

前記発生された乱数の確率分布を前記第1の確率分布から第2の確率分布に変化させる フィルタと、

入力されたクロックに対して、前記第2の確率分布を有する乱数に応じて変化させた遅 延量を与えて変調クロックを生成する可変遅延器と、 を備えたクロック生成回路。

#### 【請求項2】

前記第2の確率分布における乱数の最小値の確率は、前記第1の確率分布における乱数 の最小値の確率より小さく、

前記第2の確率分布における乱数の最大値の確率は、前記第1の確率分布における乱数 の最大値の確率より小さい

請求項1に記載のクロック生成回路。

# 【請求項3】

前記第2の確率分布における乱数の中央値の確率は、前記第1の確率分布における乱数 の中央値の確率より大きい

請求項1又は2に記載のクロック生成回路。

# 【請求項4】

前記フィルタは、デジタルフィルタである

請求項1から3のいずれか1項に記載のクロック生成回路。

### 【請求項5】

請求項1から4のいずれか1項に記載のクロック生成回路と、

前記クロック生成回路で生成された変調クロックを受けるデジタル回路と、

を備えた無線受信機。

【書類名】要約書

【要約】


【課題】一つの実施形態は、デジタル回路に供給すべきクロックを適切に生成できるクロ ック生成回路及び無線受信機を提供することを目的とする。

【解決手段】一つの実施形態によれば、乱数発生器とフィルタと可変遅延器とを有するク ロック生成回路が提供される。乱数発生器は、第1の確率分布を有する乱数を発生する。 フィルタは、発生された乱数の確率分布を第1の確率分布から第2の確率分布に変化させ る。可変遅延器は、入力されたクロックに対して、第2の確率分布を有する乱数に応じて 変化させた遅延量を与えて変調クロックを生成する。


【選択図】図1

【書類名】図面


【図1】




【図2】




【図3】







【図5】





【図6】



# 【図7】







【図9】

