【書類名】明細書

【発明の名称】半導体装置

【技術分野】

[0001]

本発明の実施形態は、半導体装置に関する。

【背景技術】

[0002]

IGBT (Insulated Gate Bipolar Transistor)などの半導体装置において、寄生バイポーラトランジスタのラッチアップを抑制するために、エミッタ領域が間引きされた構造を有するものがある。

しかし、エミッタ領域が間引きされると、チャネル密度が低下するため、オン電圧が上昇する。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2007-13224号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

本発明が解決しようとする課題は、オン電圧の上昇を抑制できる半導体装置を提供することである。

【課題を解決するための手段】

[0005]

実施形態に係る半導体装置は、第1導電形の第1半導体領域と、第2導電形の第2半導体領域と、第2導電形の第3半導体領域と、第1導電形の第4半導体領域と、第2導電形の第5半導体領域と、ゲート電極と、第1電極と、を有する。

前記第2半導体領域は、前記第1半導体領域の上に設けられている。

前記ゲート電極は、ゲート絶縁層を介して前記第2半導体領域に囲まれた部分を有する

前記第1電極は、前記ゲート電極と離間して設けられている。前記第1電極は、第1絶縁層を介して前記第2半導体領域に囲まれた部分を有する。

前記第3半導体領域は、前記第1絶縁層と前記ゲート絶縁層との間の一部に設けられている。

前記第3半導体領域は、前記第1絶縁層に接している。前記第3半導体領域の第2導電 形のキャリア濃度は、前記第2半導体領域の第2導電形のキャリア濃度よりも高い。

前記第4半導体領域は、第1部分を有する。前記第1部分は、前記第1半導体領域から 前記第2半導体領域に向かう第1方向において、前記第3半導体領域と並んでいる。前記 第4半導体領域は、前記第2半導体領域の上および前記第3半導体領域の上に設けられて いる。前記第4半導体領域は、前記ゲート電極と前記第1電極との間に位置する。

前記第5半導体領域は、前記第4半導体領域の上に選択的に設けられている。前記第5半導体領域は、前記ゲート絶縁層に接している。前記第5半導体領域は、前記第1方向に対して垂直な第2方向において前記第1部分と並んでいる。

【図面の簡単な説明】

[0006]

- 【図1】第1実施形態に係る半導体装置の一部を表す斜視断面図である。
- 【図2】第1実施形態に係る半導体装置の製造工程を表す工程断面図である。
- 【図3】第1実施形態に係る半導体装置の製造工程を表す工程断面図である。
- 【図4】第2実施形態に係る半導体装置の一部を表す斜視断面図である。
- 【図5】第2実施形態の変形例に係る半導体装置の一部を表す斜視断面図である。

【発明を実施するための形態】

[0007]

以下に、本発明の各実施形態について図面を参照しつつ説明する。

なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の 大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場 合であっても、図面により互いの寸法や比率が異なって表される場合もある。

また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付 して詳細な説明は適宜省略する。

なお、各実施形態の説明には、XYZ直交座標系を用いる。 p +形コレクタ領域1から n 一形半導体領域3に向かう方向をZ方向(第1方向)とし、Z方向に対して垂直であっ て相互に直交する2方向をX方向及びY方向とする。

以下の説明において、n+、n、n-及びp+、pの表記は、各導電形における不純物 濃度の相対的な高低を表す。すなわち、n+はnよりもn形の不純物濃度が相対的に高く 、n-はnよりもn形の不純物濃度が相対的に低いことを示す。また、p+はpよりもp 形の不純物濃度が相対的に高いことを示す。

以下で説明する各実施形態について、各半導体領域のp形とn形を反転させて各実施形 態を実施してもよい。

[0008]

(第1実施形態)

- 図1を参照して、第1実施形態に係る半導体装置の一例について説明する。
- 図1は、第1実施形態に係る半導体装置100の一部を表す斜視断面図である。

[0009]

半導体装置100は、例えば、IGBTである。

図1に表すように、半導体装置100は、p+形(第1導電形)コレクタ領域1(第1 半導体領域)と、 n +形(第2導電形)半導体領域2と、 n -形半導体領域3(第2半導 体領域)と、p形ベース領域4(第4半導体領域)と、n+形エミッタ領域5(第5半導 体領域)と、n形半導体領域6 (第3半導体領域)と、ゲート電極10と、ゲート絶縁層 11と、第1電極20と、第1絶縁層21と、コレクタ電極31と、エミッタ電極32と 、を有する。

[0010]

- コレクタ電極31は、半導体装置100の下面に設けられている。
- p +形コレクタ領域1は、コレクタ電極31の上に設けられ、コレクタ電極31と電気 的に接続されている。
 - n +形半導体領域2は、p +形コレクタ領域1の上に設けられている。
 - n 形半導体領域3は、n + 形半導体領域2の上に設けられている。
 - p形ベース領域4は、n一形半導体領域3の上に設けられている。
 - n+形エミッタ領域5は、p形ベース領域4の上に選択的に設けられている。

[0011]

ゲート電極10および第1電極20は、n-形半導体領域3の上に、互いに離間して設 けられている。ゲート電極10および第1電極20は、X方向において交互に設けられて いる。

$[0\ 0\ 1\ 2]$

ゲート電極10は、X方向において、ゲート絶縁層11を介してp形ベース領域4と対 面している。第1電極20は、X方向において、第1絶縁層21を介してp形ベース領域 4と対面している。また、ゲート電極10および第1電極20は、X-Y面に沿ってn-形半導体領域3に囲まれた部分を有する。

[0013]

n形半導体領域6は、ゲート絶縁層11と第1絶縁層21との間の一部に設けられてい る。また、n形半導体領域6は、Z方向において、p形ベース領域4とn ^一形半導体領域 3との間に位置し、第1絶縁層21に接している。n形半導体領域6は、p形ベース領域 4に接していてもよいし、n形半導体領域6とp形ベース領域4との間にn-形半導体領

[0014]

p 形ベース領域 4 は、Z 方向において n 形半導体領域 6 と並ぶ第 1 部分 4 a を有する。第 1 部分 4 a は第 1 絶縁層 2 1 に接している。また、第 1 部分 4 a は、X 方向において n +形エミッタ領域 5 と並んでいる。

[0015]

換言すると、ゲート電極 10 と第 1 電極 20 との間において、n+形エミッタ領域 5 はゲート電極 10 側にのみ選択的に設けられ、n 形半導体領域 6 は第 1 電極 20 側にのみ選択的に設けられている。n+形エミッタ領域 5 とn 形半導体領域 6 は、 \mathbf{Z} 方向において並んでいない。

[0016]

p形ベース領域 4、n +形エミッタ領域 5、n 形半導体領域 6、ゲート電極 1 0、および第 1 電極 2 0 は、X 方向において複数設けられ、それぞれが Y 方向に延びている。

[0017]

エミッタ電極32は、半導体装置100の上面に設けられており、p形ベース領域4およびn +形エミッタ領域5と電気的に接続されている。また、ゲート電極10とエミッタ電極32との間には絶縁層が設けられ、ゲート電極10とエミッタ電極32は電気的に分離されている。

第1電極20は、エミッタ電極32と電気的に接続されていてもよい。あるいは、第1電極20は、ゲート電極10と電気的に接続されていてもよい。

[0018]

コレクタ電極31に、エミッタ電極32に対して正の電圧が印加された状態で、ゲート電極10に閾値以上の電圧が加えられることで、IGBTがオン状態となる。このとき、p形ベース領域4のゲート絶縁層11近傍の領域にチャネル(反転層)が形成される。

[0019]

次に、第1実施形態に係る半導体装置100の製造方法の一例について、図2および図3を用いて説明する。

図2および図3は、第1実施形態に係る半導体装置100の製造工程を表す工程断面図である。

[0020]

まず、n+形の半導体層2aの上にn-形の半導体層3aが形成された半導体基板を用意する。続いて、図2(a)に表すように、n-形半導体層3aの表面に選択的にn形不純物をイオン注入し、n形半導体領域6を形成する。

[0021]

次に、n 一形半導体層 3 a およびn 形半導体領域 6 の上に、n 一形の半導体層 3 b (不図示)を形成する。n 一形半導体層 3 b にp 形の不純物をイオン注入することで、p 形べース領域 4 を形成する。続いて、p 形ベース領域 4 の表面に選択的にn 形不純物をイオン注入することで、図 2 (b) に表すように、n +形エミッタ領域 5 を形成する。

[0022]

次に、p形ベース領域 4 を貫通する複数のトレンチを形成する。トレンチの一部はn + 形エミッタ領域 5 を貫通し、トレンチの他の一部はn 形半導体領域 6 を貫通している。続いて、このトレンチの内壁を熱酸化することで、絶縁層 1 1 a を形成する。この絶縁層 1 1 a の上に導電層を形成し、図 3 (a)に表すように導電層をエッチバックする。この工程により、それぞれのトレンチの内部に、ゲート電極 1 0 または第 1 電極 2 0 が形成される。

[0023]

[0024]

次に、n+m半導体層 2a が所定の厚さになるまで、n+m半導体層 2a の裏面を研磨する。続いて、図 3 (b) に表すように、n+m半導体層 2a の底面にp 形不純物をイオン注入し、p+mコレクタ領域 1 を形成する。

その後、 p^+ 形コレクタ領域1の下にコレクタ電極31を形成することで、図1に表す 半導体装置100が作製される。

[0025]

ここで、本実施形態の作用および効果について説明する。

本実施形態に係る半導体装置 100 は、ゲート電極 10 側に選択的に設けられた n+ 形 エミッタ領域 5 、および第 1 電極 20 側に選択的に設けられた n 形半導体領域 6 を有する

[0026]

n+mエミッタ領域 5 がゲート電極 1 0 側に選択的に設けられていることで、それぞれの p 形ベース領域 4 を流れる電流が小さくなり、寄生バイポーラトランジスタのラッチアップが抑制される。

このとき、n+mエミッタ領域5が第1電極20側に設けられていないため、チャネル密度が低下し、半導体装置のオン電圧が上昇する。

[0027]

一方、n 形半導体領域 6 を設けることで、n 形半導体領域 6 において正孔を蓄積させることができる。このとき、n 形半導体領域 6 を、第 1 電極 2 0 側に選択的に設けることで、チャネルを通してn 一形半導体領域 3 に流れる電子と、n 形半導体領域 6 に蓄積された正孔と、の再結合を抑制することができる。電子と正孔の再結合が抑制されることで、n 一形半導体領域 3 におけるキャリアの密度を高め、半導体装置のオン電圧を低減することができる。

[0028]

すなわち、本実施形態によれば、n+mエミッタ領域5をゲート電極10側に選択的に設けることで生じるオン電圧の上昇を、n形半導体領域6を第1電極20側に選択的に設けることで抑制することが可能である。

[0029]

(第2実施形態)

図4を参照して、第2実施形態に係る半導体装置の一例について説明する。

図4は、第2実施形態に係る半導体装置200の一部を表す斜視断面図である。

[0030]

第2実施形態に係る半導体装置200は、半導体装置100との比較において、 p^+ 形半導体領域7をさらに有する点で異なる。また、半導体装置200では、第1電極20は、ゲート電極10と電気的に接続されている。

[0031]

 p^+ 形半導体領域 7 は、Z 方向において n 形半導体領域 6 と n^+ 形半導体領域 2 との間に設けられている。 n 形半導体領域 6 は、 p 形ベース領域 4 と p^+ 形半導体領域 7 との間に位置し、これらの半導体領域と接している。

[0032]

半導体装置200では、ゲート電極10および第1電極20に対して、閾値以上の正の電圧が印加されることで、MOSFETがオン状態となる。ただし、n+形エミッタ領域5は、ゲート電極10側にのみ選択的に設けられている。このため、第1電極20に対して、閾値以上の正の電圧が印加されると第1絶縁層21近傍にチャネルが形成されるが、電子は当該チャネルを流れない。

[0033]

MOSFETをオン状態にした後、ゲート電極10および第1電極20に対して負の電圧を印加する。この動作により、第1電極20と対面するn形半導体領域6の第1絶縁層21近傍の領域に、正孔に対するチャネルが形成される。n一形半導体領域3に蓄積され

[0034]

本実施形態によれば、MOSFETをターンオンした際のキャリアの排出を効率的に行 うことができる。このため、本実施形態によれば、第1実施形態で述べた効果に加えて、 半導体装置のスイッチング損失を低減することができる。

[0035]

また、p +形半導体領域7が設けることで、n 形半導体領域6に形成されるチャネルを 通して正孔が排出される際に、排出経路における正孔に対する抵抗を小さくすることがで きる。このため、半導体装置のスイッチング損失をより一層低減することが可能である。

[0036]

(変形例)

図5は、第2実施形態の変形例に係る半導体装置210の一部を表す斜視断面図である

半導体装置200では、X方向において、2つの第1部分4aと2つのn+形エミッタ 領域5が交互に設けられていた。これに対して、変形例に係る半導体装置210では、X 方向において、第1部分4aとn+形エミッタ領域5が交互に設けられている。

[0037]

本変形例においても、ゲート電極10および第1電極20に対して負の電圧が印加され ることで、n形半導体領域6に、正孔に対するチャネルが形成される。従って、本変形例 によれば、第2実施形態と同様に、半導体装置のスイッチング損失を低減することが可能 である。

[0038]

以上で説明した各実施形態における、各半導体領域の間の不純物濃度の相対的な高低に ついては、例えば、SCM(走査型静電容量顕微鏡)を用いて確認することが可能である 。なお、各半導体領域におけるキャリア濃度は、各半導体領域において活性化している不 純物濃度と等しいものとみなすことができる。従って、各半導体領域の間のキャリア濃度 の相対的な高低についても、SCMを用いて確認することができる。

また、各半導体領域における不純物濃度については、例えば、SIMS(二次イオン質 量分析法)により測定することが可能である。

[0039]

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示 したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は 、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、 種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、p+形 コレクタ領域1、n+形半導体領域2、n-形半導体領域3、p形ベース領域4、n+形 エミッタ領域5、ゲート電極10、ゲート絶縁層11、第1電極20、第1絶縁層21、 コレクタ電極31、およびエミッタ電極32などの各要素の具体的な構成に関しては、当 業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発 明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲 に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

[0040]

100、200、210…半導体装置 1…p+形コレクタ領域 2…n+形半導体領域 3…n - 形半導体領域 4…p 形ベース領域 5…n + 形エミッタ領域 6…n 形半導 体領域 7…p +形半導体領域 10…ゲート電極 11…ゲート絶縁層 20…第1電 極 21…第1絶縁層 31…コレクタ電極 32…エミッタ電極

【書類名】特許請求の範囲

【請求項1】

第1導電形の第1半導体領域と、

前記第1半導体領域の上に設けられた第2導電形の第2半導体領域と、

ゲート絶縁層を介して前記第2半導体領域に囲まれた部分を有するゲート電極と、

第1絶縁層を介して前記第2半導体領域に囲まれた部分を有し、前記ゲート電極と離間 して設けられた第1電極と、

前記第1絶縁層と前記ゲート絶縁層との間の一部に設けられ、前記第1絶縁層に接し、 第2導電形のキャリア濃度が前記第2半導体領域の第2導電形のキャリア濃度よりも高い 、第2導電形の第3半導体領域と、

前記第1半導体領域から前記第2半導体領域に向かう第1方向において前記第3半導体 領域と並ぶ第1部分を有し、前記第2半導体領域の上および前記第3半導体領域の上に設 けられ、前記ゲート電極と前記第1電極との間に位置する第1導電形の第4半導体領域と

前記第4半導体領域の上に選択的に設けられ、前記ゲート絶縁層に接し、前記第1方向 に対して垂直な第2方向において前記第1部分と並ぶ第2導電形の第5半導体領域と、 を備えた半導体装置。

【請求項2】

前記第1電極は、前記ゲート電極と電気的に接続された請求項1記載の半導体装置。

【請求項3】

前記第1方向において、前記第2半導体領域の一部と前記第3半導体領域との間に設け られた第2導電形の第6半導体領域をさらに備えた請求項2記載の半導体装置。

前記第1電極と前記第6半導体領域は、前記第2方向において並んでいる請求項3記載 の半導体装置。

【請求項5】

前記第3半導体領域と前記第4半導体領域は、前記第1方向において並んでいない請求 項1~4のいずれか1つに記載の半導体装置。

【書類名】要約書

【要約】


【課題】オン電圧の上昇を抑制できる半導体装置を提供する。

【解決手段】実施形態に係る半導体装置は、第1導電形の第1半導体領域と、第2導電形 の第2半導体領域と、第2導電形の第3半導体領域と、第1導電形の第4半導体領域と、 第2導電形の第5半導体領域と、ゲート電極と、第1電極と、を有する。第3半導体領域 は、第1絶縁層と前記ゲート絶縁層との間の一部に設けられている。第3半導体領域は、 第1絶縁層に接している。第3半導体領域の第2導電形のキャリア濃度は、第2半導体領 域の第2導電形のキャリア濃度よりも高い。第4半導体領域は、第1部分を有する。第1 部分は、第1半導体領域から第2半導体領域に向かう第1方向において、第3半導体領域 と並んでいる。第5半導体領域は、ゲート絶縁層に接している。第5半導体領域は、第1 方向に対して垂直な第2方向において第1部分と並んでいる。


【選択図】図1


【書類名】図面


【図1】














【図3】

→X





【図4】





【図5】

