【書類名】明細書

【発明の名称】半導体装置

【技術分野】

[0001]

本発明の実施形態は、半導体装置に係り、特に、化合物半導体を用いた半導体装置に関 する。

【背景技術】

[0002]

窒化物半導体を用いた電子デバイスは、高速電子デバイスやパワーデバイスに利用され ている。また、室化物半導体を用いた半導体発光素子である発光ダイオード(LED)は 、表示装置や照明などに利用されている。

[0003]

パワーデバイスには、高耐圧及び低オン抵抗が求められる。耐圧とオン抵抗との間には 、素子材料で決まるトレードオフの関係があるが、窒化物半導体や炭化シリコン(SiC)などのワイドバンドギャップ半導体を素子材料として用いることで、シリコンに比べて 、材料で決まるトレードオフ関係を改善でき、高耐圧化及び低オン抵抗化が可能である。 また、GaNやA1GaNなどの窒化物半導体を用いた素子は優れた材料特性を持ってい るため、高性能なパワーデバイスを実現できる。

【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2013-8836号公報

【発明の概要】

【発明が解決しようとする課題】

[0005]

実施形態は、電流コラプスを低減しつつ、リーク電流を低減することが可能な半導体装 置を提供する。

【課題を解決するための手段】

[0006]

実施形態に係る半導体装置は、基板上に設けられた第1化合物半導体層と、前記第1化 合物半導体層上に設けられ、前記第1化合物半導体層よりバンドギャップが大きい第2化 合物半導体層と、前記第2化合物半導体層上に設けられたゲート電極とを具備する。前記 ゲート電極のゲート長は、前記第1化合物半導体層の厚さの2倍より大きく、前記第1化 合物半導体層の厚さの5倍以下である。

【図面の簡単な説明】

[0007]

- 【図1】実施形態に係る半導体装置の断面図。
- 【図2】実施形態に係るゲート電極とチャネル層との条件を説明する図。
- 【図3】ゲート長をパラメータとした場合におけるゲート電圧とドレイン電流との関 係を示すグラフ。

【発明を実施するための形態】

[0008]

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的 なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。 以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を 例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が 特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素 については、同一符号を付し、重複説明は必要な場合にのみ行う。

[0009]

[1]半導体装置の構成

図1は、実施形態に係る半導体装置1の断面図である。本実施形態に係る半導体装置1は、ヘテロ接合FET(HFET: Heterojunction Field Effect Transistor)、又は高電子移動度トランジスタ(HEMT: High Electron Mobility Transistor)から構成される。

半導体装置1は、基板10上に順に積層されたバッファ層11、高抵抗層12、チャネル層13、バリア層14、及び各種電極を備える。

[0010]

基板 10 は、例えば(111)面を主面とするシリコン(Si)基板から構成される。基板 10 としては、サファイア(A12O3)、炭化シリコン(SiC)、ガリウムリン(GaP)、インジウムリン(InP)、又はガリウム砒素(GaAs)などを用いても良い。また、基板 10 として、絶縁層を含む基板を用いることもできる。例えば、基板 10 としては、SOI (Silicon On Insulator)基板を用いることができる。基板 10 は、エピタキシャル層を成長させることができる単結晶基板であれば良く、上記列挙したものに限られない。

[0011]

バッファ層11は、バッファ層11上に形成される窒化物半導体層の格子定数と、基板10の格子定数との相違によって生じる歪みを緩和するとともに、バッファ層11上に形成される窒化物半導体層の結晶性を制御する機能を有する。また、バッファ層11は、バッファ層11上に形成される窒化物半導体層に含まれる元素(例えばガリウム(Ga))と、基板10の元素(例えばシリコン(Si))とが化学的に反応するのを抑制する機能を有する。バッファ層11は、例えば、 $Al \times Ga_1 \times N$ (0×1)から構成される。本実施形態では、バッファ層11は、 $Al \times Ga_1 \times S$ なお、バッファ層11は、本実施形態に必須の要素ではなく、省略しても構わない。

[0012]

高抵抗層 1 2 は、半導体装置 1 の耐圧を向上させる機能を有し、主にドレイン電極及び基板間の耐圧を向上させる。すなわち、高抵抗層 1 2 を設けることで、高抵抗層 1 2 の抵抗に応じた電圧が高抵抗層 1 2 に印加されるため、この電圧分だけ耐圧を向上できる。高抵抗層 1 2 は、炭素(C)がドープされた窒化物半導体層から構成され、この窒化物半導体層は、例えば、 $In \times Al \times Ga(1-x-y)N(0-X<1,0-Y<1,0-X+Y<1)$ から構成される。本実施形態では、高抵抗層 1 2 は、炭素がドープされた GaN (C - GaN)から構成される。高抵抗層 1 2 の炭素濃度は、後述するチャネル層 1 3 の炭素濃度より高い。高抵抗層 1 2 の炭素濃度は、例えば、 1×10^{-17} c m $^{-3}$ 以上に設定される。高抵抗層 1 2 の抵抗値は、半導体装置 1 に望まれる耐圧に応じて適宜設定される。なお、高抵抗層 1 2 は、本実施形態に必須の要素ではなく、省略しても構わない。

[0013]

チャネル層 13 は、トランジスタのチャネル(電流経路)が形成される層である。チャネル層 13 は、 $1 \times 10^{\circ}$ は、 $1 \times 10^{\circ}$ な、 $1 \times 10^{\circ}$ ない。 $1 \times 10^{\circ}$

[0014]

バリア層 1 4 は、チャネル層 1 3 とヘテロ接合を構成する。バリア層 1 4 は、チャネル層 1 3 のバンドギャップより大きい窒化物半導体層から構成される。バリア層 1 4 は、I $n \times A 1 \times G$ a (1-x-y) N(0-X<1,0-Y<1,0-X+Y<1) から構成される。本実施形態では、バリア層 1 4 は、アンドープの A 1 G a N から構成される。アンドープとは、意図的に不純物がドープされていないことを意味し、例えば、製造過程等で入り込む程度の不純物量はアンドープに含まれる。

[0015]

チャネル層13とバリア層14とのヘテロ接合構造において、バリア層14の方がチャネル層13よりも格子定数が小さいことから、バリア層14に歪みが生じる。この歪みに

起因するピエゾ効果によりバリア層14内にピエゾ分極が生じ、チャネル層13とバリア 層14との界面付近に2次元電子ガス(2DEG: two-dimensional electron gas)が発 生する。この2次元電子ガスが、ソース電極15及びドレイン電極16間のチャネルとな る。

[0016]

なお、半導体装置1を構成する複数の半導体層は、例えば、MOCVD (metal organi c chemical vapor deposition)法を用いたエピタキシャル成長により順次形成される。 すなわち、半導体装置1を構成する複数の半導体層は、エピタキシャル層から構成される

[0017]

ソース電極15及びドレイン電極16は、バリア層14上に互いに離間して設けられる 。ソース電極15と2DEGとは、バリア層14を介してオーミック接触している。同様 に、ドレイン電極16と2DEGとは、バリア層14を介してオーミック接触している。 すなわち、ソース電極15及びドレイン電極16の各々は、2DEGとオーミック接触す る材料を含むように構成される。ソース電極15及びドレイン電極16としては、チタン (Ti)、又はAl/Tiの積層構造などが用いられる。"/"の右側が下層、左側が上 層を表している。

[0018]

バリア層14上かつソース電極15及びドレイン電極16間には、ゲート電極17が設 けられる。ゲート・ドレイン間の耐圧を向上させるために、ゲート電極17及びドレイン 電極16間の距離は、ゲート電極17及びソース電極15間の距離より長く設定される。 ゲート電極17とバリア層14とは、ショットキー接合している。すなわち、ゲート電極 17は、バリア層14とショットキー接合する材料を含むように構成される。図1に示し た半導体装置1は、ショットキー障壁型HEMTである。ゲート電極17としては、ニッ ケル(Ni)、又はAu/Niの積層構造などが用いられる。

[0019]

ゲート電極17とバリア層14との接合によって生じるショットキー障壁により、ドレ イン電流の制御が可能となる。また、2次元電子ガスを流れるキャリアの移動度が速いた め、半導体装置1は、非常に速いスイッチング動作が可能となる。

[0020]

なお、半導体装置1は、ショットキー障壁型HEMTに限定されず、バリア層14とゲ ート電極17との間にゲート絶縁膜を介在させたMIS(Metal Insulator Semiconducto r)型HEMTであっても良い。また、接合型ゲート構造をHEMTに適用しても良い。 接合型ゲート構造は、バリア層14上に、p型窒化物半導体層(例えばGaN層)を設け 、このp型室化物半導体層上にゲート電極17を設けるようにして構成される。

[0021]

(フィールドプレート電極の構成)

半導体装置1は、ゲート電極17に電気的に接続されたフィールドプレート電極(ゲー トフィールドプレート電極)と、ソース電極15に電気的に接続されたフィールドプレー ト電極(ソースフィールドプレート電極)とを備える。すなわち、半導体装置1は、いわ ゆるダブルフィールドプレート構造を有する。

[0022]

ゲート電極17及びバリア層14上には、層間絶縁層20が設けられる。層間絶縁層2 0としては、シリコン酸化物(SiO2)、シリコン窒化物(SiN)、又は高誘電率(high-k) 材料などが用いられる。high-k材料としては、酸化ハフニウム(HfO2)など が挙げられる。

[0023]

層間絶縁層20上には、ゲートフィールドプレート電極21が設けられる。ゲートフィ ールドプレート電極21は、コンタクト22を介してゲート電極17に電気的に接続され る。ゲートフィールドプレート電極21は、ゲート電極17の上方からドレイン電極16

[0024]

ゲートフィールドプレート電極21及び層間絶縁層20上には、層間絶縁層23が設けられる。層間絶縁層23としては、シリコン酸化物(SiO2)、シリコン窒化物(SiN)、又はhigh-k材料などが用いられる。

[0025]

層間絶縁層23上には、ソースフィールドプレート電極24が設けられる。ソースフィールドプレート電極24は、コンタクト25を介してソース電極15に電気的に接続される。ソースフィールドプレート電極24は、ソース電極15の上方からドレイン電極16に向かって張り出している。ソースフィールドプレート電極24の端は、ゲートフィールドプレート電極21の端よりドレイン電極16側に配置される。

[0026]

ドレイン電極 1 6 上には、電極 2 6 が設けられる。層間絶縁層 2 3、ソースフィールドプレート電極 2 4、及び電極 2 6 上には、保護層 2 7 が設けられる。保護層 2 7 は、パッシベーション層とも呼ばれる。保護層 2 7 は、絶縁体から構成され、シリコン窒化物(SiN)、又はシリコン酸化物(SiO2)などが用いられる。

[0027]

なお、フィールドプレート電極は、本実施形態の必須要件ではなく、よって、半導体装置1は、フィールドプレート電極を備えていなくても良い。また、半導体装置1は、ゲートフィールドプレート電極及びソースフィールドプレート電極の一方のみを備えていても良い。

[0028]

「2]ゲート電極17とチャネル層13との関係

半導体装置1としてのHEMT(HFETともいう)では、例えば、DIBL(Drain Induced Barrier Lowering)に起因する閾値電圧の変動により、オフ時のリーク電流が大きくなる場合がある。また、動作速度を向上させるために、ゲート長を短くすると、短チャネル効果(SCE:short channel effect)の影響が大きくなり、パンチスルーによるリーク電流が大きくなる。短チャネル効果とは、トランジスタのゲート長を短くしていくと、ゲート電圧によるキャリアの制御が有効に働きにくくなる現象である。短チャネル効果により、トランジスタのゲートにオフ電圧を印加した場合でも、ドレイン電流(リーク電流)が流れやすくなる。ゲート長(チャネル長と呼ぶ場合もある)とは、ソース電極及びドレイン電極間方向におけるゲート電極の長さである。

[0029]

チャネル層13としてのGaN層に炭素(C)をドープすることで、短チャネル効果を抑制することができ、トランジスタのオフ時に、ゲート電圧によるドレイン電流の制御性が向上できる。しかし、電流コラプスが大きくなり、また、不純物(例えば炭素)に起因して移動度が低下する。電流コラプスとは、低電圧動作でのトランジスタのオン抵抗と比べて、高電圧動作でのトランジスタのオン抵抗が大きくなる現象である。移動度が低下すると、チャネル(2DEG)の抵抗値が増加し、オン抵抗(Ron)が大きくなる。

[0030]

そこで、本実施形態では、チャネル層13の厚さを厚くすることで、電流コラプスを低減するとともに、ゲート長を長くすることで、短チャネル効果を抑制する。図2は、本実施形態に係るゲート電極17とチャネル層13との条件を説明する図である。

[0031]

本実施形態では、ゲート電極 170 がート長 Lg、GaN 層からなるチャネル層 130 厚さ T_{Ch} とすると、これらの関係は以下の式 (1) で与えられる。

$Lg > 2 \cdot T_{ch} \cdot \cdot \cdot (1)$

また、ゲート長 L g が長くなると、オフ特性は向上するが、電子の走行距離が長くなるため、オン抵抗が大きくなり、結果として動作速度が低下する。このような観点から、本実施形態では、ゲート長 L g は、チャネル層 130 厚さ T $_{c}$ n $_{n}$ の $_{n}$ 6 倍以下であることが望ましい。また、動作速度をより向上させるためには、ゲート長 L g は、チャネル層 130 厚さ T $_{c}$ n $_{n}$ 0 3 倍以下であることが望ましい。

[0032]

また、チャネル層 1 3 は、炭素を含み(すなわち、チャネル層 1 3 には、炭素がドープされ)、かつ、チャネル層 1 3 の炭素濃度は、 1×10^{-17} c m $^{-3}$ より低く設定される。これにより、移動度の低下を抑えつつ、短チャネル効果を抑制できる。

[0033]

なお、ゲート長Lgは、以下の(i)、(ii)の手順で設定される。

(i) 半導体装置 1 に望まれる動作特性を実現でき、かつ電流コラプスが抑制できるように、チャネル層 1 3 の厚さ T_{ch} 及びチャネル層 1 3 の炭素濃度を決定する。

(ii) 手順(i)で得られたチャネル層13の厚さTch、及び上記式(1)用いて、ゲート長Lgを決定する。

[0034]

図3は、ゲート長をパラメータとした場合におけるゲート電圧とドレイン電流との関係を示すグラフである。図3の横軸は、ゲート電極に印加するゲート電圧Vg(V)を表し、図3の縦軸は、ドレイン電流 Id(A) を表している。図3のグラフでは、チャネル層の厚さを概略1.2 μ mとしている。図3には、ゲート長 Lg を3つの値(Lg = 1.3 μ m、3.0 μ m、5.0 μ m)に変えた場合のグラフを載せている。

[0035]

図3から理解できるように、ゲート長 L g = 1 . 3 μ mである場合、短チャネル効果によりリーク電流が発生している。これに対して、ゲート長 L g = 3 . 0 μ mであれば、トランジスタのオフ時におけるドレイン電流の制御性が向上し、リーク電流が低減できる。同様に、ゲート長 L g = 5 . 0 μ mの場合と同様の効果が得られる。

[0036]

図3では、チャネル層13の厚さ $T_{Ch}=1.2\mu m$ 、ゲート長 $Lg=3.0\mu m$ である場合、上記式(1)を満たす。同様に、チャネル層13の厚さ $T_{Ch}=1.2\mu m$ 、ゲート長 $Lg=5.0\mu m$ である場合、上記式(1)を満たす。

[0037]

[3]効果

以上詳述したように本実施形態では、基板 10 上に設けられたチャネル層 13 と、チャネル層 13 上に設けられ、チャネル層 13 とへテロ接合を構成するバリア層 14 と、バリア層 14 上に設けられたゲート電極 17 とを備える。チャネル層 13 及びバリア層 14 は、化合物半導体層から構成され、例えば窒化物半導体層から構成される。具体的には、チャネル層 13 は、13 は、13 は、13 は、13 は、13 は、13 は、13 は、13 にドープする、13 は、13 にドープする、13 が一ト長を必要最低限度まで伸ばす、という 13 の手法によって電流コラプスと短チャネル列果とのトレードオフ改善を行う。このために、ゲート電極 13 のゲート長 13 は、チャネル層 13 の厚さの 13 倍以下に設定される。また、チャネル層 13 は、炭素を含み、その炭素濃度は、 1×10 17 c m 13 は、设定される。

[0038]

従って本実施形態によれば、短チャネル効果を抑制できるため、オフ特性が向上し、リーク電流を低減することができる。また、 1×10^{-17} cm $^{-3}$ より低い濃度の炭素をチャネル層 13 に含ませることにより、短チャネル効果をより抑制することができる。よって、ゲート長を必要最低限度まで短くすることが可能となるため、動作速度(移動度)を向上することができる。また、電流コラプスを抑制できるため、動作速度を向上すること

[0039]

また、半導体装置 1 がフィールドプレート電極を備える場合、ゲート電極のサイズに起 因する寄生容量は、フィールドプレート電極の寄生容量に対して比率が小さい。このため 、ゲート電極のゲート長をある程度長くした場合でも、半導体装置 1 が有する寄生容量に 与える影響は小さい。

[0040]

なお、本実施形態は、窒化物半導体を用いて半導体装置を構成している。しかしこれに限定されるものではなく、窒化物半導体以外の化合物半導体に適用することも可能である

[0041]

本明細書において「室化物半導体」とは、 $In_XAl_YGa_{(1-X-Y)}N(0 x$ 1、0 y 1、0 x + y 1)なる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。また、上記化学式において、N(25)0、以外のV1 族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「室化物半導体」に含まれるものとする。

[0042]

本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。

[0043]

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる

【符号の説明】

[0044]

1…半導体装置、10…基板、11…バッファ層、12…高抵抗層、13…チャネル層、14…バリア層、15…ソース電極、16…ドレイン電極、17…ゲート電極、20,23…層間絶縁層、21…ゲートフィールドプレート電極、22,25…コンタクト、24…ソースフィールドプレート電極、26…電極、27…保護層

【書類名】特許請求の範囲

【請求項1】

基板上に設けられた第1化合物半導体層と、

前記第1化合物半導体層上に設けられ、前記第1化合物半導体層よりバンドギャップが 大きい第2化合物半導体層と、

前記第2化合物半導体層上に設けられたゲート電極と、

を具備し、

前記ゲート電極のゲート長は、前記第1化合物半導体層の厚さの2倍より大きく、前記 第1化合物半導体層の厚さの5倍以下であることを特徴とする半導体装置。

【請求項2】

前記第1化合物半導体層は、炭素を含み、その炭素濃度は、1×10¹⁷cm⁻³より 低いことを特徴とする請求項1に記載の半導体装置。

【請求項3】

前記ゲート電極のゲート長は、前記第1化合物半導体層の厚さの3倍以下であることを 特徴とする請求項1又は2に記載の半導体装置。

【請求項4】

前記第1及び第2化合物半導体層は、窒化物半導体層であることを特徴とする請求項1 乃至3のいずれかに記載の半導体装置。

【請求項5】

前記第1及び第2化合物半導体層は、窒化ガリウムを含むことを特徴とする請求項1乃 至4のいずれかに記載の半導体装置。

【書類名】要約書

【要約】

電流コラプスを低減しつつ、リーク電流を低減する。 【課題】

【解決手段】 半導体装置1は、基板10上に設けられた化合物半導体層13と、化合物 半導体層13上に設けられ、化合物半導体層13よりバンドギャップが大きい化合物半導 体層14と、化合物半導体層14上に設けられたゲート電極17とを含む。ゲート電極1 7のゲート長は、化合物半導体層13の厚さの2倍より大きく、化合物半導体層13の厚 さの5倍以下である。

【選択図】 図1

【書類名】図面

【図1】





図2



【図3】

図3

