【書類名】明細書

【発明の名称】電源回路

【技術分野】

[0001]

本発明の実施形態は、LDOレギュレータを備えた電源回路に関する。

【背景技術】

[0002]

スマートフォンや携帯電話などの小型の電子デバイスでは、放熱のための筐体スペースが限られており、ファンを実装するスペースもないことから、発熱が問題になることが多い。このため、この種の電子デバイスの電源回路では、入力電圧に対する出力電圧の電圧降下を抑えたLDO(Low Drop Out)レギュレータを用いることがある。

[0003]

LDOレギュレータにおいて、負荷変動に対する出力電圧の低下を抑制するには、LDOレギュレータ内の出力トランジスタのサイズを大きくするのが望ましい。ところが、出力トランジスタのサイズを大きくするほど、応答性が悪くなるという問題がある。そこで、LDOレギュレータの前段にブースタ回路を設けて、応答性の向上を図る提案もなされている。

[0004]

しかしながら、従来は、負荷変動が生じたときだけブースタ回路を動作させており、ブースタ回路が動作を開始するまでに多少の時間的なロスが生じ、必ずしも応答性がよいとは言えなかった。

【先行技術文献】

【特許文献】

[0005]

【特許文献1】特許5014194号公報

【発明の概要】

【発明が解決しようとする課題】

[0006]

本発明が解決しようとする課題は、負荷変動に対する高速応答性に優れた電源回路を提供することである。

【課題を解決するための手段】

[0007]

本実施形態によれば、入力電圧に応じた出力電圧を生成するLDO(Low Drop Out)レギュレータと、

前記出力電圧の変動に対する前記LDOレギュレータの応答性を向上させるブースタ回路と、を備え、

前記LDOレギュレータは、

前記出力電圧の変動に応じた電圧を出力するアンプと、

前記アンプから出力された電圧に応じた電圧レベルの前記出力電圧を出力する第1トランジスタと、を有し、

前記ブースタ回路は、

前記第1トランジスタの出力電流に比例した出力電流を流す第2トランジスタと、

前記第2トランジスタの出力電流に応じた電圧と第1基準電圧との電圧差に応じた電圧 信号を出力する第1差動増幅器と、

前記電圧差に応じた電圧信号に応じて、前記アンプの応答性を制御する制御回路と、を 有する電源回路が提供される。

【図面の簡単な説明】

[0008]

【図1】第1の実施形態による電源回路1の回路図。

【図2】初段アンプ4の内部構成の一例を示す回路図。

【図3】一比較例による電源回路1の回路図。

【図4】第1トランジスタQ1と第2トランジスタQ2をNMOSトランジスタで構成した電源回路1の回路図。

- 【図5】第2の実施形態による電源回路1の回路図。
- 【図6】図5の一変形例による電源回路1の回路図。
- 【図7】第3の実施形態による電源回路1の回路図。
- 【図8】図5に電圧ヒステリシス回路11を追加した電源回路1の回路図。
- 【図9】第4の実施形態による電源回路1の回路図。

【発明を実施するための形態】

[0009]

以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、電源回路内の特徴的な構成および動作を中心に説明するが、電源回路には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。

[0010]

(第1の実施形態)

図1は第1の実施形態による電源回路1の回路図である。図1の電源回路1は、入力電圧Vinに応じた出力電圧Voを出力するLDOレギュレータ2と、出力電圧Voの変動に対するLDOレギュレータ2の応答性を向上させるブースタ回路3と、を備えている。

[0011]

LDOレギュレータ2の出力電圧Voは、図1の電源回路1の出力電圧Voであり、この出力電圧Voを出力するポート(端子)を以下では出力ポートPOと呼ぶ。出力ポートPOには、通常、電子デバイスなどの負荷が接続される。負荷によっては、マイクロ秒オーダーという非常に短い時間でLDOレギュレータ2の負荷電流を数百ミリアンペアのオーダーで急変させることがある。数マイクロアンペア以下の消費電流で動作するLDOレギュレータ2は、数百ミリアンペアもの負荷電流の変動には追従できないため、出力電圧Voが大きく低下してしまうおそれがある。この一時的な出力電圧Voの低下を抑制するために、ブースタ回路3が設けられている。

[0012]

図1のLDOレギュレータ2は、出力電圧Voの変動に応じた電圧を出力する初段アンプ4と、初段アンプ4から出力された電圧に応じた電圧レベルの出力電圧Voを出力する第1トランジスタQ1とを有する。

[0013]

ブースタ回路 3 は、第 1 トランジスタ Q 1 の出力電流に比例した出力電流を流す第 2 トランジスタ Q 2 と、第 2 トランジスタ Q 2 の出力電流に応じた電圧と第 1 基準電圧 V 1 との電圧差に応じた電圧信号を出力する第 1 差動増幅器 1 と、第 1 差動増幅器 1 から出力された電圧信号に応じて初段アンプ 1 の応答性を制御する制御回路 1 とを有する。

[0014]

図1における第1トランジスタQ1と第2トランジスタQ2はいずれもPMOSトランジスタであるが、後述するようにNMOSトランジスタでもよい。また、バイポーラトランジスタで構成することも可能である。本明細書では、第1トランジスタQ1および第2トランジスタQ2のソースードレイン電流を、第1トランジスタQ1および第2トランジスタQ2の出力電流と呼ぶ。

[0015]

まず、LDOレギュレータ2内の回路構成および動作を詳細に説明する。LDOレギュレータ2内の第1トランジスタQ1のソースには入力電圧Vinが供給され、第1トランジスタQ1のドレインから出力電圧Voが出力される。第1トランジスタQ1のドレイン、すなわち出力ポートP0と接地電圧ノードVssとの間には2つのインピーダンス回路(第1インピーダンス回路)R1, R2が直列接続されている。第1トランジスタQ1のゲートには、初段アンプ4から出力された電圧が入力される。

[0016]

入力電圧Vinは、不図示の別個の電源回路で生成される。LDOレギュレータ2は、入 力電圧Vinに近似する電圧レベルの出力電圧Voを生成するものであり、負荷変動が生じ ても出力電圧Voの変動が小さいという特徴を有する。

[0017]

LDOレギュレータ2内の初段アンプ4は、出力電圧Voを2つのインピーダンス回路 R1, R2で分圧した電圧を第2基準電圧Vr2と比較し、両電圧の電圧差に応じた電圧信 号を第1トランジスタQ1のゲートに供給する。

[0018]

第1トランジスタQ1のドレインは、出力電圧Voを出力する出力ポートP0に接続さ れている。この出力ポートPOに接続される不図示の負荷が重くなると、第1トランジス タQ1のドレイン電流が増えるとともに、第1トランジスタQ1のドレイン電圧である出 力電圧Voが下がる。初段アンプ4は、出力電圧Voの低下を抑制する帰還動作を行うため 、初段アンプ4から出力される電圧は低くなり、第1トランジスタQ1はオンする方向に 動作し、第1トランジスタQ1のドレイン電流を増やして出力電圧Voを上げる動作が行 われる。

[0019]

逆に、負荷が軽くなると、第1トランジスタQ1のドレイン電流が減少するとともに、 出力電圧Voが高くなる。よって、初段アンプ4から出力される電圧は高くなり、第1ト ランジスタQ1はオフする方向に動作し、第1トランジスタQ1のドレイン電流を減らし て出力電圧Voを下げる動作が行われる。このようにして、LDOレギュレータ2は、負 荷変動による出力電圧Voの変動を抑制するような動作を行う。

次に、ブースタ回路3内の回路構成および動作を詳細に説明する。ブースタ回路3は、 電源電圧ノードVddと接地電圧ノードVssとの間に接続された第1差動増幅器5と、電源 電圧ノードVddと接地電圧ノードVssとの間に直列接続された第2トランジスタQ2およ びインピーダンス回路(第2インピーダンス回路)R3と、電源電圧ノードVddと接地電 圧ノードVssとの間に接続された制御回路6とを有する。インピーダンス回路R3は、例 えば一つ以上の抵抗素子で構成可能である。

[0021]

第2トランジスタQ2は、第1トランジスタQ1のソース-ドレイン間を流れる電流に 比例した電流を流す。第2トランジスタQ2のゲートは第1トランジスタQ1のゲートに 接続されており、第1トランジスタQ1と第2トランジスタQ2はカレントミラー回路を 構成している。第1トランジスタQ1のゲート幅をゲート長で割った値は、第2トランジ スタQ2のゲート幅をゲート長で割った値よりも大きくしている。これにより、第2トラ ンジスタQ2のソースードレイン電流は、第1トランジスタQ1のソースードレイン電流 よりも小さくなる。このように、第2トランジスタQ2のソースードレイン電流を第1ト ランジスタQ1のソースードレイン電流よりも少なくすることで、ブースタ回路3での消 費電力を抑制できる。

[0022]

第1差動増幅器5は、第2トランジスタQ2の出力電流に応じた電圧と第1基準電圧V r1との電圧差に応じた電圧信号を出力する。

[0023]

制御回路6は、第1差動増幅器5から出力された電圧信号に応じて、初段アンプ4の応 答性を制御する。より具体的には、制御回路6は、電源電圧ノードVddと接地電圧ノード Vssの間に直列接続された第1電流源7および第3トランジスタQ3と、これら第1電流 源7および第3トランジスタQ3の接続ノードの電圧を反転するインバータ8と、初段ア ンプ4の制御ポートP1と接地電圧ノードVssとの間に直列接続された第2電流源9およ び第4トランジスタQ4とを有する。

$[0\ 0\ 2\ 4]$

図1の例では、第3トランジスタQ3と第4トランジスタQ4をともにNMOSトランジスタとしているが、PMOSトランジスタで構成することも可能である。第3トランジスタQ3のゲートには、第1差動増幅器5から出力された電圧信号が入力されている。第3トランジスタQ3のドレインは第1電流源7とインバータ8の入力端子に接続され、第3トランジスタQ3のソースは接地されている。第4トランジスタQ4のゲートには、インバータ8の出力電圧が入力されている。第4トランジスタQ4のドレインは第2電流源9に接続され、第4トランジスタQ4のソースは接地されている。

[0025]

ブースタ回路3内の電源電圧ノードVddの電圧レベルは、LDOレギュレータ2内の入力電圧Vinの電圧レベルと同じでもよいし、異なっていてもよい。

制御回路6は、LDOレギュレータ2の出力ポートPOに負荷電流が流れている限りは、負荷電流の大小に関係なく、第4トランジスタQ4をオンさせて、LDOレギュレータ2内の初段アンプ4の応答性を向上させる制御を行う。

[0026]

次に、図1の電源回路1の動作を説明する。急に負荷が重くなって、第1トランジスタ Q1から出力ポートP0を介して負荷に流れる負荷電流が増えたとすると、第1トランジスタQ1とカレントミラー回路を構成する第2トランジスタQ2のソースードレイン電流も増える。これにより、第2トランジスタQ2のドレイン電圧は高くなる。よって、第1 差動増幅器5の出力電圧が高くなり、第3トランジスタQ3はオンする方向に動作する。これにより、インバータ8の入力電圧は低下し、インバータ8の出力電圧は高くなる。よって、第4トランジスタQ4はオンする方向に動作し、初段アンプ4の制御ポートP1からより多くの電流が引き出されて、第4トランジスタQ4のドレインーソース間を通って接地電圧ノードVssまで流れる動作が行われる。

[0027]

初段アンプ4の制御ポートP1からより多くの電流が引き出されるということは、初段アンプ4の周波数特性すなわち応答性が向上することを意味する。以下、このことを詳細に説明する。

[0028]

図2は初段アンプ4の内部構成の一例を示す回路図である。図2の初段アンプ4は、第 2 差動増幅器10と、電流源20と、第2差動増幅器10の出力を増幅するPMOSトラ ンジスタ21と、このトランジスタ21のドレインに接続される電流源22とを有する。 トランジスタ21のドレインと電流源22との接続ノードP2が初段アンプ4の出力ノー ドであり、図1の第1トランジスタQ1のゲートに接続されている。第2差動増幅器10 は、第2基準電圧Vr2がゲートに入力される第5トランジスタQ5と、出力電圧Voを分 圧した分圧電圧がゲートに入力される第6トランジスタQ6とを有する。これら第5トラ ンジスタQ5と第6トランジスタQ6の両ソースは電流源20に接続されている。よって 、第5トランジスタQ5と第6トランジスタQ6のドレインーソース間電流は、電流源2 Oが供給する電流に依存し、電流源20がより多くの電流を流すほど、第5トランジスタ Q5と第6トランジスタQ6のドレインーソース間電流が増えて、これらトランジスタの 動作速度が速くなる。制御ポートP1は、電流源20の一端に接続されており、制御ポー トP1からより多くの電流を引き出せば、電流源20の供給電流を増やしたのと同じ効果 が得られ、第5トランジスタQ5と第6トランジスタQ6の動作速度が向上し、初段アン プ4の周波数特性すなわち応答性が向上する。よって、負荷電流の増大による出力電圧V oの低下が迅速に抑制される。

[0029]

図1の電源回路1において、急に負荷が軽くなって、第1トランジスタQ1から出力ポートP0を介して負荷に流れる負荷電流が減ったとすると、第1トランジスタQ1とカレントミラー回路を構成する第2トランジスタQ2のソースードレイン電流も減る。ただし、負荷電流が流れている限りは、第2トランジスタQ2のソースードレイン電流も流れ続け、よって、第1差動増幅器5の出力電圧は、第3トランジスタQ3をオンし続ける電圧

レベルを維持する。よって、第4トランジスタQ4もオン状態を維持し、初段アンプ4の制御ポートP1から電流を引き出す動作が継続され、初段アンプ4の応答性を向上させる動作も継続して行われる。このように、負荷電流が流れている限りは、ブースタ回路3は初段アンプ4の応答性を向上させる動作を行う。

一方、負荷電流が完全にゼロになったとすると、第2トランジスタQ2のドレイン電圧は低くなる。よって、第1差動増幅器5の出力電圧は低くなり、第3トランジスタQ3はオフする方向に動作する。これにより、インバータ8の入力電圧は高くなり、インバータ8の出力電圧は低くなる。よって、第4トランジスタQ4はオフする方向に動作し、初段アンプ4の制御ポートP1から電流を引き出す動作、すなわち初段アンプ4の応答性を向上させる動作が行われなくなる。

[0030]

図3は一比較例による電源回路1の回路図である。図3では、図1に対応する構成部品には同一符号を付している。図3の電源回路1では、LDOレギュレータ2の出力ポート P0をブースタ回路3内の第1差動増幅器5の入力ノードn0に接続している。図3の電源回路1には、図1の電源回路1における第2トランジスタQ2およびインピーダンス回路R3は存在しない。

[0031]

図3の電源回路1では、急に負荷電流が増えると、出力電圧Voが低下し、これにより、第1差動増幅器5の出力電圧が低くなる。以降は、図1と同様の動作が行われて、初段アンプ4の応答性が向上する。

[0032]

このように、図3の電源回路1では、LDOレギュレータ2の出力電圧Voをブースタ回路3内の第1差動増幅器5の入力ノードn0に直接入力して出力電圧Voの変動を検出する。LDOレギュレータ2の出力電圧Voは、負荷変動により瞬間的に電圧レベルが変動する。図3の電源回路1のように、出力電圧Voを直接ブースタ回路3に帰還させて、LDOレギュレータ2を制御しようとしても、出力電圧Voの変動にブースタ回路3が追随できず、結果として、出力電圧Voの変動を迅速に抑制できない。

[0033]

また、図3に示す一比較例による電源回路1のように、LDOレギュレータ2の出力電圧Voeブースタ回路3に帰還させる方式では、半導体チップ化した際に、レイアウトパターン上の第1トランジスタQ1とブースタ回路3の配置場所によっても、負荷変動に対するLDOレギュレータ2の応答性に差が生じてしまう。すなわち、レイアウトパターンにより、ブースタ回路3の効き具合が異なってしまうおそれがある。

[0034]

これに対して、図1の電源回路1では、負荷電流が流れている期間は継続して、カレントミラー回路を構成する第2トランジスタQ2を用いて、初段アンプ4の応答性を向上させる動作を行うため、図3の電源回路1よりも迅速に出力電圧Voの低下を抑制することができる。

[0035]

図1の電源回路1では、カレントミラー回路を構成する第1トランジスタQ1と第2トランジスタQ2をPMOSトランジスタで構成する例を示したが、これらトランジスタをNMOSトランジスタで構成することも可能である。図4は第1トランジスタQ1と第2トランジスタQ2をNMOSトランジスタで構成した電源回路1の回路図である。図4では、図1と共通する構成部品には同一符号を付している。

[0036]

図4のLDOレギュレータ2内の第1トランジスタQ1とカレントミラー回路を構成するブースタ回路3内の第2トランジスタQ2のドレインは、第7トランジスタQ7のソースに接続され、第2トランジスタQ2のソースはLDOレギュレータ2の出力電圧Voと同じ電圧に設定されている。第7トランジスタQ7は第8トランジスタQ8とカレントミラー回路を構成しており、第8トランジスタQ8のソースには入力電圧Vinが供給されて

いる。第7トランジスタQ7のドレインには、第9トランジスタQ9のドレインが接続されている。第9トランジスタQ9は、第10トランジスタQ10とカレントミラー回路を構成しており、第10トランジスタQ10のソースは電源電圧ノードV ddに接続され、第10トランジスタQ10のドレインと接地電圧ノードV ss との間には、2つのインピーダンス回路R4,R5が直列接続されている。第10トランジスタQ10のドレインは第1差動増幅器5の入力ノードV n0に接続されている。

[0037]

図4のブースタ回路3内の制御回路6は、図1と同様であるため、説明を省略する。図4の電源回路1においても、負荷電流が増加すると、第1トランジスタQ1のドレインーソース間電流が増えて、それに伴って、第1トランジスタQ1とカレントミラー回路を構成する第2トランジスタQ2のドレインーソース間電流も増える。これにより、第10トランジスタQ10のソースードレイン電流も増えて、第1差動増幅器5の入力ノードn0の電圧が高くなり、第1差動増幅器5の出力電圧が低下増加して、第3トランジスタQ3はオンする方向に動作し、LDOレギュレータ2内の初段アンプ4の制御ポートP1から、より電流を引き出す動作が行われ、初段アンプ4の応答性が向上する。

[0038]

このように、第1の実施形態による電源回路1では、LDOレギュレータ2の出力ポートP0に接続された第1トランジスタQ1とカレントミラー回路を構成する第2トランジスタQ2をブースタ回路3内に設け、負荷電流が流れている限り、LDOレギュレータ2内の初段アンプ4の応答性を向上させる動作を継続して行うため、回路構成を複雑化することなく、また消費電流を増やさずに、負荷電流の増加に伴う出力電圧Voの低下を迅速に抑制できる。これにより、出力電圧Voの変動にブースタ回路3が追随できないという問題も解消される。

[0039]

上述したカレントミラー回路がない場合には、レイアウトパターン上の第1トランジスタQ1とブースタ回路3との位置関係によって、負荷変動時のブースタ回路3の効き具合が変化するなどの問題が生じ得たが、本実施形態の場合、カレントミラー回路によって、強制的にブースタ回路3の応答性を向上させるため、レイアウトパターンによらず、安定して負荷変動に対する出力電圧Voの変動を抑制できる。

[0040]

(第2の実施形態)

以下に説明する第2の実施形態は、負荷電流の検出の仕方が第1の実施形態と異なるものである。

$[0\ 0\ 4\ 1]$

図5は第2の実施形態による電源回路1の回路図である。図5では、図1と共通する構成部品には同一符号を付しており、以下では相違点を中心に説明する。

[0042]

図5の電源回路1は、LDOレギュレータ2内の初段アンプ4の出力電圧を、ブースタ回路3内の第1差動増幅器5の一方の入力ノードn0に供給している。第1差動増幅器5の出力ノードは、図1とは反対側に設けられている。また、図5の電源回路1には、図1の電源回路1における第2トランジスタQ2とインピーダンス回路R3は存在しない。これら以外は、図5の電源回路1は図1の電源回路1と共通する。

[0043]

以下、図5の電源回路1の動作を説明する。LDOレギュレータ2内の第1トランジスタQ1から出力ポートP0を介して流れる負荷電流が急に増加した場合、第1トランジスタQ1のゲート電圧は低くなる。これにより、ブースタ回路3内の第1差動増幅器5の一方の入力ノードn0の電圧も低くなり、第1差動増幅器5の出力電圧は高くなる。よって、第3トランジスタQ3はオンする方向に動作し、インバータ8の出力電圧は高くなる。これにより、第4トランジスタQ4もオンする方向に動作し、LDOレギュレータ2内の初段アンプ4の制御ポートP1からより多くの電流が引き出されるようになり、初段アン

[0044]

逆に、負荷電流が急に減少した場合、第1トランジスタQ1のゲート電圧は高くなるが、負荷電流が流れている限りは、第1トランジスタQ1のゲート電圧の上昇は、第1トランジスタQ1が完全にオフするゲート電圧よりも低い電圧に抑えられる。よって、ブースタ回路3内の第3トランジスタQ3はオン状態を維持し、第4トランジスタQ4もオン状態を維持する。したがって、第1の実施形態と同様に、負荷電流が流れている限りは、ブースタ回路3は、LDOレギュレータ2内の初段アンプ4の応答性を向上させる動作を継続して行う。一方、負荷電流が完全にゼロになると、第1トランジスタQ1のゲート電圧は、第1トランジスタQ1をオフさせる電圧レベルにまで上昇し、ブースタ回路3内の第1差動増幅器5の出力電圧が低下して、第3トランジスタQ3と第4トランジスタQ4はともにオフして、初段アンプ4の応答性を向上させる動作は行われなくなる。

[0045]

図5の電源回路1では、第1トランジスタQ1のゲート電圧をブースタ回路3内の第1 差動増幅器5の一方の入力ノードn0に帰還させているが、そのようにする理由は、第1トランジスタQ1のゲート電圧は、負荷電流に対応する第1トランジスタQ1のソースードレイン電流の変動に応じて、迅速に変動するためであり、第1トランジスタQ1のソースードレイン電流をカレントミラー回路でブースタ回路3に帰還させる図1の電源回路1と同等の迅速性で負荷電流の変動をブースタ回路3に帰還させることができる。

[0046]

また、負荷電流の変動による出力電圧Voの変動は瞬間的であり、その変動を検出して出力電圧Voの変動を抑制するには、ブースタ回路 3 の応答性がよくなければならない。瞬間的に変動する出力電圧Voを捉えて帰還させるよりも、負荷電流の変動に応じて変化する第 1 トランジスタQ 1 のゲート電圧を帰還させる方が制御が容易である。つまり、負荷電流が流れている間は常に初段アンプ 4 の制御ポート P 1 からより多くの電流を引き出すことで、初段アンプ 4 の応答性を向上させ、出力電圧Voの瞬間的な変動に対応することができる。そこで、図 5 の電源回路 1 では、第 1 トランジスタQ 1 のゲート電圧をブースタ回路 3 に帰還させている。

[0047]

さらに、図5の電源回路1は、図1の電源回路1と異なり、カレントミラー回路を用いないで負荷電流をブースタ回路3に帰還させるため、カレントミラー回路での消費電流が発生しないという利点もある。

[0048]

図 5 では、第 1 トランジスタ Q 1 が P M O S トランジスタの例を示したが、第 1 トランジスタ Q 1 を N M O S トランジスタにすることも可能である。図 6 は図 5 の一変形例による電源回路 1 の回路図であり、第 1 トランジスタ Q 1 を N M O S トランジスタにした例を示している。

[0049]

図6の電源回路1は、第1トランジスタQ1のゲート電圧を、ブースタ回路3内の第1差動増幅器5の一方の入力ノードn0に帰還させる点では図5と同様であるが、第1差動増幅器5の出力ノードが第1基準電圧Vr1がゲート入力されるトランジスタのドレイン側にある点で、図5とは異なっている。

[0050]

このように、第2の実施形態では、LDOレギュレータ2内の第1トランジスタQ1から出力ポートP0を介して流れる負荷電流の変動を第1トランジスタQ1のゲート電圧で検出し、このゲート電圧をブースタ回路3内の第1差動増幅器5に帰還させるため、図1の電源回路1よりも簡易な回路構成で、負荷電流の変動に対して迅速に出力電圧Voの変動を抑制できる。

[0051]

(第3の実施形態)

以下に説明する第3の実施形態は、電源回路1に発振を防止する機能を持たせたものである。

図7は第3の実施形態による電源回路1の回路図である。図7の電源回路1は、図1の電源回路1に、発振防止用の電圧ヒステリシス回路11を追加したものである。電圧ヒステリシス回路11は、ブースタ回路3内に設けられる。より具体的には、電源電圧ノード Vddと接地電圧ノードVssとの間に、第2トランジスタQ2、インピーダンス回路R3 および電圧ヒステリシス回路11が直列接続されている。

[0052]

電圧ヒステリシス回路 1 1 は、インピーダンス回路 R 6 と第 1 1 トランジスタ Q 1 1 を 並列接続した回路である。第 1 1 トランジスタ Q 1 1 は、例えば N M O S トランジスタで あり、そのゲートはインバータ 8 の入力ノードに接続されている。

[0053]

インバータ8の入力ノードは、負荷電流が流れていない通常状態では、ハイレベルである。よって、通常状態では、第11トランジスタQ11はオンし、電圧ヒステリシス回路11での電圧降下は生じない。負荷電流が流れると、インバータ8の入力ノードがロウレベルになり、第11トランジスタQ11はオフする。これにより、電源電圧ノードVddと接地電圧ノードVssの間に、第2トランジスタQ2と2つのインピーダンス回路R3,R6とが直列接続された状態となり、第1差動増幅器5の一方の入力ノードn0の電圧はより持ち上げられる。よって、第1差動増幅器5の出力ノードの電圧は高くなり、第3トランジスタQ3は迅速にオンし、より速いタイミングで、初段アンプ4の制御ポートP1から電流が引き出されることになる。この状態で、負荷電流が減ると、第1差動増幅器5の一方の入力ノードn0の電圧は低下し、第1差動増幅器5の出力電圧が上昇するが、インバータ8の入力ノードの電圧が第11トランジスタQ11の閾値電圧を超えるまで、すなわち負荷電流が完全にゼロになるまでは、電圧ヒステリシス回路11により、第1差動増幅器5の出力電圧の電圧レベルが短い周期で変化する発振状態になることを防止でき、発振に対する安定性を向上できる。

$[0\ 0\ 5\ 4]$

[0055]

図8の電源回路1において、負荷電流が流れない通常状態では、インバータ8の入力ノードはハイレベルであり、第12トランジスタQ12はオンする。この状態では、第12トランジスタQ12のドレインーソース間は短絡状態になる。負荷電流が流れると、インバータ8の入力ノードがロウになり、第12トランジスタQ12はオフする。これにより、第1差動増幅器5に供給される第1基準電圧Vr1の電圧レベルが高くなる。その後、負荷電流が減少しても、インバータ8の入力ノードがハイになるまでは、第1差動増幅器5に供給される第1基準電圧Vr1の電圧レベルは高いままであり、第1差動増幅器5の出力電圧が発振するおそれがなくなる。

[0056]

このように、第3の実施形態では、ブースタ回路3内に電圧ヒステリシス回路11を設けるため、ブースタ回路3が発振するおそれがなくなり、発振に対する安定性を向上できる。

[0057]

(第4の実施形態)

以下に説明する第4の実施形態は、負荷が軽くなったときに、出力電圧Voが急激に上 がらないような機能を電源回路1に持たせるものである。

[0058]

図9は第4の実施形態による電源回路1の回路図である。図9の電源回路1は、図4の 電源回路1に、遅延回路13を追加したものである。遅延回路13は、ブースタ回路3内 のインバータ8の入力ノードの電圧を反転させる奇数段のインバータ群14と、奇数段の インバータ群14の最終出力ノードがゲートに接続される第13トランジスタQ13と、 第13トランジスタQ13のドレインとLDOレギュレータ2内の初段アンプ4の制御ポ ートP2との間に接続される電流源15とを有する。インバータ群14のインバータの段 数は図9に示したように3段には限らない。

[0059]

遅延回路13は、負荷電流が流れている間は、初段アンプ4から電流を引き出して、電 流源15と第13トランジスタQ13に流す動作を行う。これにより、初段アンプ4の応 答性向上を図ることができる。

[0060]

より具体的には、負荷電流が流れると、ブースタ回路3内のインバータ8の入力ノード はロウレベルになり、遅延回路13内のインバータ群14の出力はハイレベルになる。よ って、第13トランジスタQ13はオンし、初段アンプ4からより多くの電流が引き出さ れて、電流源15と第13トランジスタQ13を通って、接地電圧ノードVssに流れる。 これにより、初段アンプ4の応答性は向上する。この動作は、負荷電流が流れている限り 、継続して行われる。

[0061]

負荷電流がゼロになると、ブースタ回路3内のインバータ8の入力ノードはハイ電圧に なり、ブースタ回路3は初段アンプ4から電流を引き出す動作を行わなくなる。ただし、 遅延回路13内には、インバータ群14があるために、負荷電流がゼロになってもしばら くの間は、第13トランジスタQ13はオン状態を維持し、初段アンプ4から電流を引き 出す動作を行い続ける。これにより、負荷電流がゼロになっても、出力電圧Voが急激に 高くなる不具合が生じなくなる。

[0062]

図9の遅延回路13は、図1の他に、図2、図5および図6の電源回路1に追加可能で ある。また、第3の実施形態で説明した電圧ヒステリシス回路11と遅延回路13とを共 に図1等の電源回路1に追加してもよい。

[0063]

このように、第4の実施形態では、遅延回路13を設けることで、負荷電流が流れると きに、LDOレギュレータ2内の初段アンプ4の応答性をさらに向上させる動作を行い、 負荷電流がゼロになっても、しばらくの間は初段アンプ4の応答性を向上させる動作を継 続させるようにしたため、負荷電流がゼロになった直後に出力電圧Voが急激に高くなる ような不具合を防止できる。

$[0\ 0\ 6\ 4]$

本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到し うる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわ ち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的 な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。

【符号の説明】

[0065]

電源回路、2 LDOレギュレータ、3 ブースタ回路、4 初段アンプ、5 1 差動増幅器、6 制御回路、7 第1電流源、8 インバータ、9 第2電流源、10 第2差動増幅器、11 電圧ヒステリシス回路、12 電流源、13 遅延回路

【書類名】特許請求の範囲

【請求項1】

入力電圧に応じた出力電圧を生成するLDO (Low Drop Out) レギュレータと、 前記出力電圧の変動に対する前記LDOレギュレータの応答性を向上させるブースタ回 路と、を備え、

前記LDOレギュレータは、

前記出力電圧の変動に応じた電圧を出力するアンプと、

前記アンプから出力された電圧に応じた電圧レベルの前記出力電圧を出力する第1トランジスタと、を有し、

前記ブースタ回路は、

前記第1トランジスタの出力電流に比例した出力電流を流す第2トランジスタと、

前記第2トランジスタの出力電流に応じた電圧と第1基準電圧との電圧差に応じた電圧 信号を出力する第1差動増幅器と、

前記電圧差に応じた電圧信号に応じて、前記アンプの応答性を制御する制御回路と、を有する電源回路。

【請求項2】

前記第2トランジスタの出力電流は、前記第1トランジスタの出力電流より小さい請求項1に記載の電源回路。

【請求項3】

前記第1トランジスタおよび前記第2トランジスタは、互いのゲートまたはベースを接続したカレントミラー回路であり、

前記第1トランジスタのゲート幅をゲート長で割った値は、前記第2トランジスタのゲート幅をゲート長で割った値よりも大きい請求項2に記載の電源回路。

【請求項4】

前記LDOレギュレータは、前記第1トランジスタの出力電流経路に直列接続される第1インピーダンス回路を有し、

前記ブースタ回路は、前記第2トランジスタの出力電流経路に直列接続され前記第1インピーダンス回路に流れる電流に比例した電流を流す第2インピーダンス回路を有し、

前記第1トランジスタおよび前記第1インピーダンス回路の接続ノードから前記出力電 圧が出力され、

前記第1差動増幅器は、前記第2トランジスタおよび前記第2インピーダンス回路の接続ノードの電圧と前記第1基準電圧との電圧差に応じた電圧信号を出力する請求項1乃至3のいずれかに記載の電源回路。

【請求項5】

入力電圧に応じた出力電圧を出力するLDOレギュレータと、

前記出力電圧の変動に対する前記LDOレギュレータの応答性を向上させるブースタ回路と、を備え、

前記LDOレギュレータは、

前記出力電圧の変動に応じた電圧を出力するアンプと、

前記アンプから出力された電圧に応じた電圧レベルの前記出力電圧を出力する第1トランジスタと、を有し、

前記ブースタ回路は、

前記第1トランジスタのゲートまたはベース電圧と第1基準電圧との電圧差に応じた電圧信号を出力する第1差動増幅器と、

前記電圧差に応じた電圧信号に応じて、前記アンプの応答性を制御する制御回路と、を有する電源回路。

【請求項6】

前記第1差動増幅器は、対になった第2トランジスタおよび第3トランジスタを有し、 前記第2トランジスタのゲートまたはベースは、前記第1トランジスタのゲートまたは ベースに接続され、 前記第3トランジスタのゲートまたはベースには前記第1基準電圧が供給される請求項5に記載の電源回路。

【請求項7】

前記制御回路は、前記第1トランジスタの出力電流がゼロでない限り、継続して前記アンプの応答性を向上させる請求項1乃至6のいずれかに記載の電源回路。

【請求項8】

前記アンプは、

前記出力電圧に応じた電圧と第2基準電圧との電圧差に応じた電圧信号を出力する第2 差動増幅器と、

前記第2差動増幅器に流す電流を生成する電流源と、

前記第2差動増幅器に流す電流を調整する制御ポートと、を有し、

前記制御回路は、前記第1差動増幅器から出力された電圧信号に応じて、前記制御ポートを介して前記第2差動増幅器に流す電流を調整する請求項1乃至7のいずれかに記載の電源回路。

【請求項9】

前記第1トランジスタに接続され前記出力電圧を出力する出力ポートを備え、

前記第1トランジスタから前記出力ポートに流れる負荷電流が増えると、前記ブースタ 回路内の前記第1差動増幅器の前記第1基準電圧と比較する電圧をより高くする電圧ヒス テリシス回路を備える請求項1乃至8のいずれかに記載の電源回路。

【請求項10】

前記第1トランジスタに接続され前記出力電圧を出力する出力ポートを備え、

前記第1トランジスタから前記出力ポートに流れる負荷電流がゼロになったときの前記 アンプの応答性向上動作を停止させるタイミングを所定期間遅延させる遅延回路を備える 請求項1乃至8のいずれかに記載の電源回路。 【書類名】要約書

【要約】


【課題】負荷変動に対する高速応答性に優れた電源回路を提供する。


【解決手段】電源回路は、入力電圧に応じた出力電圧を生成するLDOレギュレータと、 出力電圧の変動に対するLDOレギュレータの応答性を向上させるブースタ回路と、を備 え、LDOレギュレータは、出力電圧の変動に応じた電圧を出力するアンプと、アンプか ら出力された電圧に応じた電圧レベルの出力電圧を出力する第1トランジスタと、を有し 、ブースタ回路は、第1トランジスタの出力電流に比例した出力電流を流す第2トランジ スタと、第2トランジスタの出力電流に応じた電圧と第1基準電圧との電圧差に応じた電 圧信号を出力する第1差動増幅器と、電圧差に応じた電圧信号に応じて、アンプの応答性 を制御する制御回路と、を有する。

【選択図】図1


【書類名】図面


【図1】







【図3】






【図5】






【図7】



【凶 8】



【図9】

