【書類名】明細書

【発明の名称】半導体装置

【技術分野】

[0001]

実施形態は、半導体装置に関する。

【背景技術】

[0002]

MOSトランジスタの閾値電圧は、PVT(Process Voltage Temperature)の変動によってばらつく。温度の変動による閾値電圧のばらつきが問題となる場合がある。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2005-086819号公報

【特許文献2】特開平10-289580号公報

【特許文献3】特開2005-166698号公報

【特許文献4】米国特許第5397934号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

製品の性能および信頼性の向上を図る半導体装置を提供する。

【課題を解決するための手段】

[0005]

実施形態による半導体装置は、第1電流に基づいて第1電圧を生成する第1回路と、第1端子と第2端子と第1ゲートとを含む第1導電型の第1トランジスタを含み、前記第1端子と前記第2端子との間の電圧差として第2電圧を生成する第2回路と、前記第1電圧と前記第2電圧とを比較し、その比較結果に基づいて前記第1トランジスタの基板バイアスを調整する第3電圧を生成する第3回路と、を具備する。

【図面の簡単な説明】

[0006]

- 【図1】第1実施形態に係る半導体装置を示す図。
- 【図2】第1実施形態に係る半導体装置におけるメモリセルアレイを示す図。
- 【図3】第1実施形態に係る半導体装置における基板バイアス生成回路を示す図。
- 【図4】第1実施形態に係る半導体装置における定電流生成回路を示す図。
- 【図5】第1実施形態に係る半導体装置におけるアンプ回路およびクランプ回路を示す図。
- 【図6】第1実施形態に係る半導体装置におけるPMOSトランジスタの第1例を示す断面図。
- 【図7】第1実施形態に係る半導体装置におけるPMOSトランジスタの第2例を示す断面図。
- 【図8】比較例に係る半導体装置におけるPMOSトランジスタのウェル電圧と温度の関係を示す図。
- 【図9】比較例に係る半導体装置におけるPMOSトランジスタの閾値電圧と温度の関係を示す図。
- 【図10】第1実施形態に係る半導体装置におけるPMOSトランジスタのウェル電圧と温度の関係を示す図。
- 【図11】第1実施形態に係る半導体装置におけるPMOSトランジスタの閾値電圧と温度の関係を示す図。
- 【図12】第2実施形態に係る半導体装置における基板バイアス生成回路を示す図。
- 【図13】第2実施形態に係る半導体装置における定電流生成回路を示す図。
- 【図14】第2実施形態に係る半導体装置におけるアンプ回路およびクランプ回路を

示す図。

【図15】第2実施形態に係る半導体装置におけるNMOSトランジスタの第1例を示す断面図。

【図16】第2実施形態に係る半導体装置におけるNMOSトランジスタの第2例を 示す断面図。

- 【図17】第3実施形態に係る半導体装置における基板バイアス生成回路を示す図。
- 【図18】第4実施形態に係る半導体装置における基板バイアス生成回路を示す図。
- 【図19】第5実施形態に係る半導体装置における基板バイアス生成回路を示す図。
- 【図20】比較例に係る半導体装置におけるPMOSトランジスタのウェル電圧と閾値電圧の関係を示す図。
- 【図21】第5実施形態に係る半導体装置におけるIR設定値とPMOSトランジスタの閾値電圧の関係を示す図。
- 【図22】第6実施形態に係る半導体装置における基板バイアス生成回路を示す図。
- 【図23】第7実施形態に係る半導体装置における基板バイアス生成回路を示す図。
- 【図24】第8実施形態に係る半導体装置における基板バイアス生成回路を示す図。

【発明を実施するための形態】

[0007]

本実施形態を以下に図面を参照して説明する。図面において、同一部分には同一の参照符号を付す。

[0008]

<第1実施形態>

以下に図1乃至図11を用いて、第1実施形態に係る半導体装置(半導体記憶装置)について説明する。以下では、半導体装置がNANDフラッシュメモリである場合について説明するが、これに限らない。また、以下の説明において、「接続」は直接接続される場合だけではなく、任意の素子を介して接続される場合も含む。また、トランジスタの一端(第1端子)はソース端子またはドレイン端子の一方を示し、トランジスタの他端(第2端子)はソースまたはドレインの他方を示す。また、トランジスタのゲートは、ゲート端子を示す。

[0009]

「第1実施形態の構成例]

まず、第1実施形態に係る半導体装置100の構成例について説明する。

[0010]

図1は、第1実施形態に係る半導体装置100を示す図である。図2は、第1実施形態に係る半導体装置100におけるメモリセルアレイ10を示す図である。

[0011]

図 1 に示すように、半導体記憶装置 1 0 0 は、メモリセルアレイ 1 0 、入出力回路 1 1 、ロジック制御回路 1 2 、レディー / ビジー制御回路 1 3 、レジスタ 1 4 、シーケンサ 1 5 、電圧生成回路 1 6 、ロウデコーダ 1 7 、およびセンスアンプ 1 8 を備える。

[0012]

メモリセルアレイ 10 は、複数のブロック BLK(BLK0, BLK1, ...) を備える。より具体的には、図 2 に示すように、ブロック BLK0 は、複数の NAND ストリング ST を含む。各 NAND ストリング ST は、例えば NB の NB NB の NB NB の NB

[0013]

メモリセルトランジスタMC(以下、単にメモリセルMCと称することもある)は、制御ゲートと電荷蓄積層とを含む積層ゲートを備え、データを不揮発に保持する。メモリセルトランジスタMC0~MCn・1は、その電流経路が直列に形成される。一端側のメモリセルトランジスタMCn・1の一端は選択トランジスタS1の一端に接続され、他端側のメモリセルトランジスタMC0の一端は選択トランジスタS2の一端に接続される。

[0014]

複数の選択トランジスタS1のゲートは、セレクトゲート線SGDに共通接続される。 一方、複数の選択トランジスタS2のゲートは、セレクトゲート線SGSに共通接続される。 る。また、メモリセルトランジスタMC0~MCn-1のゲートはそれぞれ、ワード線WL0~WLn-1のそれぞれに共通接続される。

[0015]

また、メモリセルアレイ10内でマトリクス状に配置されたNANDストリングSTのうち、同一カラムにある(ブロックBLK間で並ぶ)NANDストリングSTの選択トランジスタS1の他端は、ハずれかのビット線BL(BL0~BLm・1、mは2以上の整数)に共通接続される。また、選択トランジスタS2の他端はソース線SLに共通接続される。ソース線SLは、例えば複数のブロックBLK内で共通である。

[0016]

同一ブロックBLK内にあるメモリセルトランジスタMCのデータは、例えば一括して消去される。これに対して、データの読み出しおよび書き込みは、いずれかのブロックBLKのいずれかのワード線WLに共通に接続された複数のメモリセルトランジスタMCにつき、一括して実行される。このデータ単位を「ページ」と呼ぶ。

[0017]

ブロックBLK1,BLK2の構造は、ブロックBLK0と同様であるため、省略する

[0018]

図1に示すように、入出力回路11は、半導体記憶装置100の外部(コントローラ300)から信号DQ(DQ0~DQ7)を送受信する。信号DQは、コマンド、アドレス、およびデータ等を含む。入出力回路11は、外部からのコマンドおよびアドレスをレジスタ14に転送する。入出力回路11は、外部からの書き込みデータをセンスアンプ18に転送し、センスアンプ18からの読み出しデータを外部に転送する。また、入出力回路11は、外部から電圧Vrefを受信する。電圧Vrefは、基準電圧であり、諸動作における電圧の基準となる。また、入出力回路11は、読み出しデータとともに外部にデータストローブ信号DQS,/DQSを送信する。読み出しデータは、信号DQS,/DQSに同期して読み出される。

[0019]

ロジック制御回路12は、外部から各種制御信号を受信し、入出力回路11およびシーケンサ15を制御する。この制御信号としては、例えばチップイネーブル信号/CE、コマンドラッチイネーブル信号CLE、アドレスラッチイネーブル信号ALE、ライトイネーブル信号/WE、リードイネーブル信号RE,/RE、およびライトプロテクト信号/WPが使用される。信号/CEは、半導体記憶装置100をイネーブルにする。信号CLE及びALEはそれぞれ、信号DQがコマンドおよびアドレスであることを入出力回路11に通知する。信号/WEは、信号DQの入力を入出力回路11に指示する。信号RE,/REは、信号DQの出力を入出力回路11に指示する。信号/WPは、例えば電源のオンオフ時に半導体記憶装置100を保護状態にする。また、ロジック制御回路12は、書き込みデータとともに信号DQS,/DQSを受信する。書き込みデータは、信号DQS,/DQSに同期して書き込まれる。

[0020]

レディー/ビジー制御回路13は、信号/RBを外部に転送して半導体記憶装置100 の状態を外部に通知する。信号/RBは、半導体記憶装置100がレディー状態(外部からの命令を受け付ける状態)であるか、ビジー状態(外部からの命令を受け付けない状態)であるかを示す。

[0021]

レジスタ14は、コマンドおよびアドレスを保持する。レジスタ14は、アドレスをロウデコーダ17およびセンスアンプ18に転送するとともに、コマンドをシーケンサ15に転送する。また、レジスタ14は、コマンドに基づいて実行されるシーケンスを制御するための各種テーブルを保持する。

[0022]

シーケンサ15は、コマンドを受信し、レジスタ14の各種テーブルを参照する。そして、シーケンサ15は、各種テーブルに示される情報に従って、半導体記憶装置100の全体を制御する。

[0023]

電圧生成回路16は、シーケンサ15の制御に従ってデータの書き込み、読み出し、および消去等の動作に必要な電圧を生成する。電圧生成回路16は、生成した電圧をロウデコーダ17およびセンスアンプ18に供給する。電圧生成回路16は、基板バイアス生成回路16Aを備える。基板バイアス生成回路16Aは、MOSトランジスタの基板バイアスを生成する。基板バイアス生成回路16Aの詳細については、図3を用いて後述する。

[0024]

ロウデコーダ17は、レジスタ14からロウアドレスを受信し、ロウアドレスに基づいてメモリセルアレイ10内のワード線WLを選択する。そして、ロウデコーダ17は、選択されたワード線WLに電圧生成回路16からの電圧を供給する。

[0025]

センスアンプ18は、メモリセルアレイ10内のビット線BLを介してメモリセルMCのデータを読み出したり、ビット線BLを介してメモリセルアレイ10内のメモリセルMCにデータを書き込んだりする。センスアンプ18は図示せぬデータラッチを含み、データラッチは書き込みデータおよび読み出しデータを一時的に記憶する。センスアンプ18は、レジスタ14からカラムアドレスを受信し、カラムアドレスに基づいてデータラッチのデータを入出力回路11に出力する。

[0026]

図3は、第1実施形態に係る半導体装置100における基板バイアス生成回路16Aを示す図である。

[0027]

図3に示すように、基板バイアス生成回路16Aは、基準電圧生成回路20A、モニタ電圧生成回路30A、アンプ回路40A、およびクランプ回路50Aを備える。

[0028]

基準電圧生成回路20Aは、NMOSトランジスタN1A,N2Aおよび抵抗21Aを含む。NMOSトランジスタN1Aの一端は、ノードn4Aに電気的に接続される。NMOSトランジスタN1Aの一端とゲートとは、ダイオード接続される。NMOSトランジスタN1Aの他端には、接地電圧VSS(例えば0V)が供給される。抵抗21Aの一端には電源電圧VDDが供給され、他端はノードn1Aに電気的に接続される。NMOSトランジスタN2Aの一端はノードn1Aに電気的に接続され、NMOSトランジスタN2Aの他端には電圧VSSが供給される。NMOSトランジスタN2Aのゲートは、NMOSトランジスタN1Aのゲートに電気的に接続される。NMOSトランジスタN1A,N2Aによって、カレントミラー回路が構成される。

[0029]

モニタ電圧生成回路30Aは、NMOSトランジスタN3AおよびPMOSトランジスタP1Aを含む。PMOSトランジスタP1Aの一端には、電源電圧VDDが供給される。PMOSトランジスタP1Aの他端とゲートとは、ダイオード接続され、ノードn2Aに電気的に接続される。PMOSトランジスタP1Aのウェル(またはバックゲートと称す場合もある)は、ノードn3Aに電気的に接続される。NMOSトランジスタN3Aの一端はノードn2Aに電気的に接続され、NMOSトランジスタN3Aの他端には接地電圧VSSが供給される。NMOSトランジスタN3Aのゲートは、NMOSトランジスタN1Aのゲートに電気的に接続される。

[0030]

アンプ回路40Aの第1入力端子はノードn1Aに電気的に接続され、アンプ回路40Aの第2入力端子はノードn2Aに電気的に接続される。アンプ回路40Aの出力端子は、クランプ回路50Aの入力端子に電気的に接続される。クランプ回路50Aの出力端子

はノードn3Aに電気的に接続される。ノードn3Aは、モニタ電圧生成回路30AのPMOSトランジスタP1Aの基板に電気的に接続される。また、ノードn3Aは、センスアンプ18等のPMOSトランジスタP18の基板に電気的に接続される。アンプ回路40Aとクランプ回路50Aの構成については、後述する。

[0031]

図4は、第1実施形態に係る半導体装置100における定電流生成回路60Aを示す図である。定電流生成回路60Aは、基準電圧生成回路20Aに定電流IREFを供給する

[0032]

図4に示すように、定電流生成回路60Aは、アンプ回路61A、NMOSトランジスタN4A、PMOSトランジスタP2A,P3A、および抵抗22Aを含む。

[0033]

アンプ回路61Aの第1入力端子には定電圧(バンドギャップリファレンス電圧)Vbgが供給され、アンプ回路61Aの第2入力端子はNMOSトランジスタN4Aの一端に電気的に接続される。アンプ回路61Aの出力端子は、NMOSトランジスタN4Aのゲートに電気的に接続される。PMOSトランジスタP2Aの一端には、電源電圧VDDが供給される。PMOSトランジスタP2Aの他端とゲートとは、ダイオード接続され、NMOSトランジスタN4Aの他端に電気的に接続される。抵抗22Aの一端はNMOSトランジスタN4Aの一端に電気的に接続される。抵抗22Aの一端はNMOSトランジスタN4Aの一端に電気的に接続され、抵抗22Aの他端には接地電圧VSSが供給される。PMOSトランジスタP3Aのゲートは、PMOSトランジスタP2Aのゲートに電気的に接続される。PMOSトランジスタP3Aの他端は、ノードn4Aに電気的に接続される。

[0034]

図 5 は、第 1 実施形態に係る半導体装置 1 0 0 におけるアンプ回路 4 0 A およびクランプ回路 5 0 A を示す図である。

[0035]

図 5 に示すように、アンプ回路 4 0 A は、N M O S トランジスタ N 4 1 A , N 4 2 A 、 P M O S トランジスタ P 4 1 A , P 4 2 A、および定電流源 4 1 A を含む。

[0036]

PMOSトランジスタP41Aの一端には電圧VPP(>VDD)が供給され、PMOSトランジスタP41Aの他端はNMOSトランジスタN41Aの一端に電気的に接続される。また、PMOSトランジスタP41Aの他端とゲートとは、ダイオード接続される。NMOSトランジスタN41Aの他端は定電流源41Aの入力端子に電気的に接続される。NMOSトランジスタN41Aのがートは、アンプ回路40Aの第1入力端子であり、ノードn1Aに電気的に接続される。定電流源41Aの出力端子は、接地電位(接地電圧VSS)に電気的に接続される。

[0037]

PMOSトランジスタP42Aの一端には電圧VPPが供給され、PMOSトランジスタP42Aの他端はノードn5Aに電気的に接続される。PMOSトランジスタP42Aのゲートは、PMOSトランジスタP41Aのゲートに電気的に接続される。PMOSトランジスタP41A,P42Aによって、カレントミラー回路が構成される。NMOSトランジスタN42Aの一端はノードn5Aに電気的に接続され、NMOSトランジスタN42Aの他端は定電流源41Aの入力端子に電気的に接続される。NMOSトランジスタN42Aのゲートは、アンプ回路40Aの第2入力端子であり、ノードn2Aに電気的に接続される。PMOSトランジスタP42Aの他端とNMOSトランジスタN42Aの一端との接続端子は、アンプ回路40Aの出力端子である。

[0038]

クランプ回路 5 0 A は、 P M O S トランジスタ P 5 1 A および N M O S トランジスタ N 5 1 A を含む。

[0039]

PMOSトランジスタP51Aの一端には電圧VPPが供給され、PMOSトランジスタ51Aの他端はNMOSトランジスタN51Aの一端に電気的に接続される。PMOSトランジスタP51Aのゲートは、クランプ回路50Aの入力端子であり、アンプ回路40Aの出力端子(PMOSトランジスタP42Aの他端とNMOSトランジスタN42Aの他端との接続端子)に電気的に接続される。NMOSトランジスタNM51Aの他端には電源電圧VDDが供給され、NMOSトランジスタN51Aのゲートには信号REFが供給される。PMOSトランジスタP51Aの他端とNMOSトランジスタN51Aの一端との接続端子は、クランプ回路50Aの出力端子であり、ノードn3Aに電気的に接続される。

[0040]

[第1実施形態の動作例]

次に、第1実施形態に係る半導体装置100における基板バイアス生成回路16Aの動作例について説明する。

[0041]

まず、図3を用いて、基板バイアス生成回路16Aの動作について説明する。

[0042]

第1実施形態では、基準電圧生成回路20Aは、定電流Iに基づいて基準電圧VREFnw(電圧VDD-IR)を生成する。モニタ電圧生成回路30Aは、レプリカであるPMOSトランジスタP1Aの閾値電圧Vthpをモニタして、モニタ電圧VDD-Vthpを生成する。アンプ回路40Aは、基準電圧VREFnwとモニタ電圧VDD-Vthpとを比較し、その比較結果に基づいて基準電圧VREFnwとモニタ電圧VDD-Vthpとが等しくなるようにウェル電圧Vnwell´を生成する。このウェル電圧Vnwell´のまたはウェル電圧Vnwell´のまって、PMOSトランジスタP1A,P18の基板バイアスが調整され、これらの閾値電圧が温度によらず一定になる。以下に、より詳細に説明する。

[0043]

図3に示すように、基準電圧生成回路20Aにおけるノードn4Aに、定電流生成回路60Aで生成された定電流IREFが流れる。NMOSトランジスタN1A,N2Aは、カレントミラー回路を構成する。このため、抵抗21AおよびNMOSトランジスタN2Aを含むパスに、定電流IREFに基づく定電流Iが流れる。したがって、ノードn1Aには、電源電圧VDDから電圧I×R(以下IRと称す(Rは抵抗21Aの抵抗値))分降下した電圧VDD-IRが印加される。この電圧VDD-IRが基準電圧VREFnwとなる。

[0044]

一方、NMOSトランジスタN1A,N3Aは、カレントミラー回路を構成する。このため、PMOSトランジスタP1AおよびNMOSトランジスタN3Aを含むパスに、定電流IREFに基づく定電流が流れる。また、PMOSトランジスタP1Aは、ダイオード接続されている。このため、ノードn2Aには、電源電圧VDDからPMOSトランジスタP1Aの閾値電圧Vthp分降下したモニタ電圧VDD・Vthpが印加される。

[0045]

ここで、PMOSトランジスタP1AおよびNMOSトランジスタN3Aを含むパスに大電流が流れると、電圧VDDに対するPMOSトランジスタP1Aによる電圧降下が閾値電圧Vthpよりも大きくなってしまう。これに対し、NMOSトランジスタN3Aが設けられることで、流れる電流を一定に抑えることができる。その結果、電源電圧VDDに対して閾値電圧Vthp分電圧降下したモニタ電圧が得られる。

[0046]

基準電圧VREFnw(電圧VDD-IR)はアンプ回路40Aの第1入力端子に供給され、モニタ電圧VDD-Vthpはアンプ回路40Aの第2入力端子に供給される。アンプ回路40Aは、電圧VDD-IRとモニタ電圧VDD-Vthpとが等しくなるよう

に、すなわち、閾値電圧Vthpと電圧IRとが等しくなるように、PMOSトランジスタP1Aの基板バイアスを調整する。より具体的には、アンプ回路40Aは、電圧Vnwel1´を生成し、電圧Vnwel1´をクランプ回路50Aを介してPMOSトランジスタP1Aの基板にフィードバックする。このとき、アンプ回路40Aは、電源電圧VDDに依存することなく、閾値電圧Vthpと電圧IRとが等しくなるように基板バイアスを調整する。これにより、電源電圧が揺らいだ場合であっても、アンプ回路40Aは、閾値電圧Vthpを正確に補正するよう、基板バイアスを調整することができる。

[0047]

クランプ回路50Aは、電圧Vnwell´の電圧範囲を調整し、ウェル電圧Vnwellを生成する。このウェル電圧VnwellがPMOSトランジスタP1Aの基板に供給される。電圧範囲は、VDD Vnwell VPPとなる。

[0048]

なお、後述するように、 PMOSF トランジスタ P1A が SOI (Silicon On Insulator) MOSFET である場合、 クランプ回路 SOI の IOI の IO

[0049]

ここで、基板バイアスとは、ソースとウェル(基板)との間の電圧差を示す。すなわち、第1実施形態において、基板バイアスは、ウェル電圧Vnwellと電源電圧VDDとの電圧差である。基板バイアス効果では、基板バイアスの絶対値が大きくなることで閾値電圧が大きくなり、基板バイアスの絶対値が小さくなることで閾値電圧が小さくなる。

[0050]

[0051]

次に、図5を用いて、アンプ回路40Aおよびクランプ回路50Aの動作についてより 具体的に説明する。

[0052]

アンプ回路40Aおよびクランプ回路50Aは、モニタ電圧VDD-Vthpと基準電圧VREFnwとが等しくなるように、閾値電圧Vthpを調整する。

[0053]

より具体的には、図5に示すように、モニタ電圧VDD-Vthpが基準電圧VREFnwよりも小さい場合、NMOSトランジスタN42Aのオン状態は小さくなる。このため、NMOSトランジスタN42Aを介した接地電圧VSSへの放電よりもPMOSトランジスタP42Aを介した電圧VPPからの充電の方が大きくなり、ノードn5Aの電圧Vnwell´が大きくなる。すると、PMOSトランジスタP51Aのオン状態は小さくなる。その結果、ノードn3Aのウェル電圧Vnwellは、PMOSトランジスタP51Aを介した電圧VPPからの充電よりもNMOSトランジスタN51Aを介した電源電圧VDD(<VPP)への放電の方が大きくなり、ウェル電圧Vnwellが小さくなるように調整される。すなわち、基板バイアスが小さくなるように調整され、閾値電圧Vthpが小さくなる。したがって、モニタ電圧VDD-Vthpは、基準電圧VREFnwと等しくなるように大きくなる。

[0054]

一方、モニタ電圧VDD・Vthpが基準電圧VREFnwよりも大きい場合、上記と反対の動作となる。すなわち、ウェル電圧Vnwellが大きくなるように(基板バイアスが大きくなるように)調整され、閾値電圧Vthpが大きくなる。したがって、モニタ

電圧VDD・Vthpは、基準電圧VREFnwと等しくなるように小さくなる。

[0055]

次に、図4を用いて、定電流生成回路60Aの動作について説明する。

[0056]

図4に示すように、アンプ回路61Aは、定電圧Vbgと抵抗22Aの一端の電圧とを比較して、その比較結果をNMOSトランジスタN4Aのゲートに出力する。これにより、PMOSトランジスタP2A、NMOSトランジスタN4A、および抵抗22Aを含むパスに定電流IREFが流れる。この定電流IREFは、Vbg/R1(R1は抵抗22Aの抵抗値)で示される。すなわち、定電流IREFは、抵抗22Aの抵抗値に依存するものであり、抵抗22Aの温度特性によるばらつきを反映している。PMOSトランジスタP2A,P3Aは、カレントミラー回路を構成している。これにより、ノードn4A(基準電圧生成回路20A)に定電流IREFが供給される。

[0057]

ここで、図3に示すように、基準電圧生成回路20Aの抵抗21Aには、定電流Iが流れる。定電流Iは、抵抗22Aの温度特性によるばらつきが反映された定電流IREFに基づく。また、抵抗21Aの温度特性は、抵抗22Aの温度特性と実質的に同一である。したがって、抵抗21Aの抵抗値Rが温度特性によってばらついたとしても、定電流Iはその温度特性を反映したものであるため、電圧IRは一定に保たれる。

[0058]

[第1実施形態における РМО Sトランジスタの構成]

次に、第1実施形態に係る半導体装置100におけるPMOSトランジスタP1A(P18)の構成について説明する。

[0059]

図6は、第1実施形態に係る半導体装置100におけるPMOSトランジスタP1Aの第1例を示す断面図である。図7は、第1実施形態に係る半導体装置100におけるPMOSトランジスタP1Aの第2例を示す断面図である。

[0060]

図6に示すように、第1例では、PMOSトランジスタP1Aは、バルクMOSFET構造を有する。より具体的には、PMOSトランジスタP1Aは、N型基板(N型ウェル)101A、P型ソース・ドレイン拡散層102A、ゲート絶縁層103A、およびゲート電極104Aを含む。P型ソース・ドレイン拡散層102Aは、N型基板(N型ウェル)101Aの表面に設けられる。ゲート絶縁層103Aは、N型基板101A上に設けられ、P型ソース・ドレイン拡散層102Aに挟まれる。ゲート電極104Aは、ゲート絶縁層103A上に設けられる。

[0061]

第1例のように、PMOSトランジスタP1AがバルクMOSFET構造である場合、P型ソース102Aに電源電圧VDDが印加され、N型ウェル101Aに電源電圧VDDよりも小さいウェル電圧Vnwellが印加されると、PN接合が順バイアスとなる。すなわち、P型ソース102AからN型ウェル101Aに大電流が流れてしまう。第1実施形態では、PN接合の順バイアスを防止するためにクランプ回路50Aが設けられる。クランプ回路50Aは、ウェル電圧VnwellをVDD以上VPP以下に調整する。これにより、ウェル電圧Vnwellがソース電圧(VDD)以上になり、PN接合における順バイアスを防止することができる。

[0062]

図7に示すように、第2例では、PMOSトランジスタP1Aは、SOIMOSFET 構造を有する。すなわち、第1例と異なり、PMOSトランジスタP1Aは、酸化膜105Aを含む。酸化膜105Aは、N型基板101AとP型ソース・ドレイン拡散層102Aとの間に設けられる。また、酸化膜105A上にはN型半導体層106Aが設けられ、酸化膜105Aの表面にP型ソース・ドレイン拡散層102Aが設けられる。

[0063]

第2例のように、PMOSトランジスタP1AがSOIMOSFET構造である場合、N型基板101AとP型ソース・ドレイン拡散層102Aとの間に酸化膜105Aが設けられる。すなわち、P型ソース102AとN型ウェル101Aとが接していない。このため、P型ソース102Aに電源電圧VDDが印加され、N型ウェル101Aに電源電圧VDDよりも小さいウェル電圧Vnwellが印加されても、PN接合の順バイアスが問題とならない。したがって、第2例における構造では、クランプ回路50Aが設けられなくてもよい。

[0064]

「第1実施形態における効果]

図8は比較例に係る半導体装置におけるPMOSトランジスタのウェル電圧と温度の関係を示す図であり、図9は比較例に係る半導体装置におけるPMOSトランジスタの閾値電圧と温度の関係を示す図である。また、図10は、第1実施形態に係る半導体装置100におけるPMOSトランジスタP1A(P18)のウェル電圧と温度の関係を示す図であり、図11は第1実施形態に係る半導体装置100におけるPMOSトランジスタP1A(P18)の閾値電圧と温度の関係を示す図である。

[0065]

比較例では、図8に示すように、PMOSトランジスタのウェル電圧Vnwellは、温度によらず一定である。すなわち、PMOSトランジスタの基板バイアスは、調整されない。一方、PMOSトランジスタの閾値電圧Vthpは、温度特性を有する。このため、PMOSトランジスタの基板バイアスが調整されない場合、図9に示すように、温度の変動によってPMOSトランジスタの閾値電圧Vthpはばらつく。より具体的には、温度が高い場合にPMOSトランジスタの閾値電圧Vthpの絶対値は小さくなり、温度が低い場合にPMOSトランジスタの閾値電圧Vthpの絶対値は大きくなる。

[0066]

これに対し、上記第1実施形態によれば、基板バイアス生成回路16Aは、レプリカであるPMOSトランジスタP1Aの閾値電圧Vthpの温度特性によるばらつきをモニタする。そして、基板バイアス16Aは、この閾値電圧Vthpの温度特性によるばらつきを補正するように、PMOSトランジスタP1Aの基板バイアスを調整する。

[0067]

より具体的には、図10に示すように、基板バイアス生成回路16Aは、温度が高い場合にPMOSトランジスタP1Aのウェル電圧Vnwel1を大きくし、温度が小さい場合にPMOSトランジスタのウェル電圧Vnwel1を小さくする。すなわち、温度が高い場合に基板バイアスの絶対値が大きくなり、温度が小さい場合に基板バイアスの絶対値が小さくなる。このように、基板バイアス生成回路16Aは、ウェル電圧Vnwel1を調整することで、図11に示すように、温度によらずPMOSトランジスタP1Aの閾値電圧Vthpを一定にすることができる。そして、基板バイアス生成回路16Aは、調整された基板バイアスをセンスアンプ18等のPMOSトランジスタP18に供給する。これにより、PMOSトランジスタP18の閾値電圧を一定にすることができ、製品の性能および信頼性の向上を図ることができる。

[0068]

また、上記第1実施形態によれば、定電流生成回路60Aは、抵抗22Aを含み、定電流IREFを生成する。定電流IREFは、抵抗22Aの抵抗値に依存し、抵抗22Aの温度特性によるばらつきを反映する。一方、基準電圧生成回路20Aの抵抗21Aには、定電流Iが流れる。定電流Iは、抵抗22Aの温度特性によるばらつきが反映された定電流IREFに基づく。また、抵抗21Aの温度特性は、抵抗22Aの温度特性と実質的に同一である。したがって、抵抗21Aの抵抗値Rが温度特性によってばらついたとしても、定電流Iはその温度特性を反映したものであるため、電圧IRは一定に保たれる。

[0069]

なお、温度は、例えば、チップ内に設けられた温度測定器によって測定され、外気温度に対応する。

[0070]

<第2実施形態>

以下に図12乃至図16を用いて、第2実施形態に係る半導体装置について説明する。 上記第1実施形態では、基板バイアス生成回路16Aが、PMOSトランジスタの基板バイアスを調整することでPMOSトランジスタの閾値電圧を一定にした。これに対し、第2実施形態では、基板バイアス生成回路16Bが、NMOSトランジスタの基板バイアスを調整することでNMOSトランジスタの閾値電圧を一定にする。第2実施形態において、上記第1実施形態と同様の点については説明を省略し、主に異なる点について説明する

[0071]

「第2実施形態の構成例]

まず、第2実施形態に係る半導体装置100の構成例について説明する。

[0072]

図12は、第2実施形態に係る半導体装置100における基板バイアス生成回路16B を示す図である。

[0073]

図 1 2 に示すように、基板バイアス生成回路 1 6 B は、基準電圧生成回路 2 0 B、モニタ電圧生成回路 3 0 B、アンプ回路 4 0 B、およびクランプ回路 5 0 B を備える。

[0074]

基準電圧生成回路20日は、PMOSトランジスタP1B,P2Bおよび抵抗21Bを含む。PMOSトランジスタP1Bの一端には電源電圧VDDが供給され、PMOSトランジスタP1Bの他端はノードn4Bに電気的に接続される。PMOSトランジスタP1Bの他端とゲートとは、ダイオード接続される。PMOSトランジスタP2Bの一端には電源電圧VDDが供給され、PMOSトランジスタ2Bの他端はノードn1Bに電気的に接続される。PMOSトランジスタP1Bのゲートに電気的に接続される。PMOSトランジスタP1Bのゲートに電気的に接続される。PMOSトランジスタP1B,P2Bによって、カレントミラー回路が構成される。抵抗21Bの一端はノードn1Bに電気的に接続され、抵抗21Bの他端には接地電圧VSSが供給される。

[0075]

モニタ電圧生成回路30Aは、PMOSトランジスタP3BおよびNMOSトランジスタN1Bを含む。PMOSトランジスタP3Bの一端には電源電圧が供給され、他端はノードn2Bに電気的に接続される。PMOSトランジスタP3Bのゲートは、PMOSトランジスタP1Bのゲートに電気的に接続される。NMOSトランジスタN1Bの一端とゲートとはダイオード接続され、これらはノードn2Bに電気的に接続される。NMOSトランジスタN1Bの他端には、接地電圧VSSが供給される。

[0076]

アンプ回路40Bの第1入力端子はノードn1Bに電気的に接続され、アンプ回路40Bの第2入力端子はノードn2Bに電気的に接続される。アンプ回路40Bの出力端子は、クランプ回路50Bの入力端子に電気的に接続される。クランプ回路50Bの出力端子はノードn3Bに電気的に接続される。ノードn3Bは、モニタ電圧生成回路30BのNMOSトランジスタN1Bの基板に電気的に接続される。また、ノードn3Bは、センスアンプ18等のNMOSトランジスタN18の基板に電気的に接続される。

[0077]

図13は、第2実施形態に係る半導体装置100における定電流生成回路60Bを示す 図である。定電流生成回路60Bは、基準電圧生成回路20Bに定電流IREFを供給する。

[0078]

図 1 3 に示すように、定電流生成回路 6 0 B は、アンプ回路 6 1 B、 N M O S トランジスタN 2 B , N 3 B , N 4 B、 P M O S トランジスタP 4 B , P 5 B、および抵抗 2 2 B を含む。

[0079]

アンプ回路 6 1 Bの第 1 入力端子には定電圧 V b g が供給され、アンプ回路 6 1 Bの第 2 入力端子はNMOSトランジスタN 2 Bの一端に電気的に接続される。アンプ回路 6 1 Bの出力端子は、NMOSトランジスタN 2 Bのゲートに電気的に接続される。PMOSトランジスタP 4 Bの一端には電源電圧 V D Dが供給される。PMOSトランジスタP 4 Bの他端とゲートとは、ダイオード接続され、NMOSトランジスタN 2 Bの他端に電気的に接続される。抵抗 2 2 Bの一端はNMOSトランジスタN 2 Bの一端に電気的に接続され、抵抗 2 2 Bの他端には接地電圧 V S S が供給される。

[0800]

PMOSトランジスタP5Bの一端には、電源電圧VDDが供給される。PMOSトランジスタP5Bのゲートは、PMOSトランジスタP4Bのゲートに電気的に接続される。PMOSトランジスタP4B,P5Bによって、カレントミラー回路が構成される。PMOSトランジスタP5Bの他端は、NMOSトランジスタN3Bの一端に電気的に接続される。NMOSトランジスタN3Bの他端には、接地電圧VSSが供給される。NMOSトランジスタN3Bの一端とゲートとは、ダイオード接続される。

[0081]

NMOSトランジスタN4Bの一端はノードn4Bに電気的に接続され、NMOSトランジスタN4Bの他端には接地電圧VSSが供給される。NMOSトランジスタN4Bのゲートは、NMOSトランジスタN3Bのゲートに電気的に接続される。NMOSトランジスタN3B,N4Bによって、カレントミラー回路が構成される。

[0082]

図14は、第2実施形態に係る半導体装置100におけるアンプ回路40Bおよびクランプ回路50Bを示す図である。

[0083]

図14に示すように、アンプ回路40Bは、NMOSトランジスタN41B,N42B、PMOSトランジスタP41B,P42B、および定電流源41Bを含む。

[0084]

定電流源41Bの入力端子には、電源電圧VDDが供給される。PMOSトランジスタP41Bの一端は定電流源41Bの出力端子に電気的に接続され、PMOSトランジスタP41Bの他端はNMOSトランジスタN41Bの一端に電気的に接続される。PMOSトランジスタP41Bのゲートは、アンプ回路40Bの第1入力端子であり、ノードn1Bに電気的に接続される。NMOSトランジスタN41Bの一端とゲートとは、ダイオード接続される。NMOSトランジスタN41Bの他端には、電圧VNN(<VSS)が供給される。

[0085]

PMOSトランジスタP42Bの一端は定電流源41Bの出力端子に電気的に接続され、PMOSトランジスタP42Bの他端はノードn5Bに電気的に接続される。PMOSトランジスタP42Bのゲートは、アンプ回路40Bの第2入力端子であり、ノードn2Bに電気的に接続される。NMOSトランジスタN42Bの一端はノードn5Bに電気的に接続され、NMOSトランジスタN42Bの他端には電圧VNNが供給される。NMOSトランジスタN41Bのゲートに電気的に接続される。NMOSトランジスタN41Bのゲートに電気的に接続される。NMOSトランジスタN41B,N42Bによって、カレントミラー回路が構成される。PMOSトランジスタP42Bの他端とNMOSトランジスタN42Bの一端との接続端子(ノードn5B)は、アンプ回路40Bの出力端子である。

[0086]

クランプ回路 5 0 B は、 P M O S トランジスタ P 5 1 B および N M O S トランジスタ N 5 1 B を含む。

[0087]

PMOSトランジスタP51Bの一端には接地電圧VSSが供給され、PMOSトランジスタP51Bの他端はNMOSトランジスタN51の一端に電気的に接続される。NM

12

OSトランジスタN51Bの他端には、電圧VNNが供給される。NMOSトランジスタN51Bのゲートは、クランプ回路50Bの入力端子であり、アンプ回路40Bの出力端子(PMOSトランジスタP42Bの他端とNMOSトランジスタN42Bの他端との接続端子)に電気的に接続される。PMOSトランジスタP51Bの他端とNMOSトランジスタN51Bの一端との接続端子は、クランプ回路50Bの出力端子であり、ノードn3Bに電気的に接続される。

[0088]

[第2実施形態の動作例]

次に、第2実施形態に係る半導体装置100における基板バイアス生成回路16Bの動作例について説明する。

[0089]

まず、図12を用いて、基板バイアス生成回路16Bの動作について説明する。

[0090]

第2実施形態では、基準電圧生成回路20Bは、定電流Iに基づいて基準電圧VREFpw(電圧VSS+IR)を生成する。モニタ電圧生成回路30Bは、レプリカであるNMOSトランジスタN1Bの閾値電圧Vthnをモニタして、モニタ電圧VSS+Vthnを生成する。アンプ回路40Bは、基準電圧VREFpwとモニタ電圧VSS+Vthnとを比較し、その比較結果に基づいて基準電圧VREFpwとモニタ電圧VSS+Vthnとが等しくなるようにウェル電圧Vpwell´を生成する。このウェル電圧Vpwell´(またはウェル電圧Vpwell´)によって、NMOSトランジスタN1A,N18の基板バイアスが調整され、これらの閾値電圧が温度によらず一定になる。以下に、より詳細に説明する。

[0091]

図12に示すように、基準電圧生成回路20Bにおけるノードn4Bに、定電流生成回路60Bで生成された定電流IREFが流れる。PMOSトランジスタP1B,P2Bは、カレントミラー回路を構成する。このため、抵抗21BおよびPMOSトランジスタP2Bを含むパスに、定電流IREFに基づく定電流Iが流れる。したがって、ノードn1Bには、接地電圧VSSから電圧IR(Rは抵抗21Bの抵抗値)分上昇した電圧VSS+IRが印加される。この電圧VSS+IRが基準電圧VREFpwとなる。

[0092]

一方、PMOSトランジスタP1B,P3Bは、カレントミラー回路を構成する。このため、PMOSトランジスタP3BおよびNMOSトランジスタN1Bを含むパスに、定電流IREFに基づく定電流が流れる。また、NMOSトランジスタN1Bは、ダイオード接続されている。このため、ノードn2Bには、接地電圧VSSからNMOSトランジスタN1Bの閾値電圧Vthn分上昇したモニタ電圧VSS+Vthnが印加される。

[0093]

ここで、PMOSトランジスタP3BおよびNMOSトランジスタN1Bを含むパスに大電流が流れると、電圧VSSに対するNMOSトランジスタN1Bによる電圧上昇が閾値電圧Vthnよりも大きくなってしまう。これに対し、PMOSトランジスタP3Bが設けられることで、流れる電流を一定に抑えることができる。その結果、接地電圧VSSに対して閾値電圧Vthn分電圧上昇したモニタ電圧が得られる。

[0094]

[0095]

クランプ回路50Bは、電圧Vpwell´の電圧範囲を調整し、ウェル電圧Vpwellを生成する。このウェル電圧VpwellがNMOSトランジスタN1Bの基板に供給される。電圧範囲は、VNN Vpwell VSSとなる。

[0096]

なお、後述するように、NMOSトランジスタN1BがSOIMOSFETである場合、クランプ回路50Bは不要である。この場合、アンプ回路50Bで生成された電圧Vpwell ´がNMOSトランジスタN1Bの基板に供給される。

[0097]

第2実施形態において、基板バイアスは、ウェル電圧Vpwellと接地電圧VSSとの電圧差である。

[0098]

[0099]

次に、図14を用いて、アンプ回路40Bおよびクランプ回路50Bの動作についてより具体的に説明する。

[0100]

アンプ回路40Bおよびクランプ回路50Bは、モニタ電圧VSS+Vthnと基準電圧VREFpwとが等しくなるように、閾値電圧Vthnを調整する。

[0101]

より具体的には、図14に示すように、モニタ電圧VSS+Vthnが基準電圧VREFpwよりも小さい場合、PMOSトランジスタP42Bのオン状態は大きくなる。このため、NMOSトランジスタN42Bを介した電圧VNNへの放電よりもPMOSトランジスタP42Bを介した電源電圧VDDからの充電の方が大きくなり、ノードn5Bの電圧Vpwe11´が大きくなる。すると、NMOSトランジスタN51Bのオン状態は大きくなる。その結果、ノードn3Bのウェル電圧Vpwe11は、PMOSトランジスタP51Bを介した接地電圧VSSからの充電よりもNMOSトランジスタN51Bを介した電圧VNN(<VSS)への放電の方が大きくなり、ウェル電圧Vpwe11が小さくなるように調整される。すなわち、基板バイアスが大きくなるように調整され、閾値電圧Vthnが大きくなる。したがって、モニタ電圧VSS+Vthnは、基準電圧VREFpwと等しくなるように大きくなる。

[0102]

一方、モニタ電圧VSS+Vthnが基準電圧VREFpwよりも大きい場合、上記と反対の動作となる。すなわち、ウェル電圧Vpwellが大きくなるように(基板バイアスが小さくなるように)調整され、閾値電圧Vthnが小さくなる。したがって、モニタ電圧VSS+Vthnは、基準電圧VREFpwと等しくなるように小さくなる。

[0.103]

次に、図13を用いて、定電流生成回路60Bの動作について説明する。

[0104]

図13に示すように、アンプ回路61Bは、定電圧Vbgと抵抗22Bの一端の電圧とを比較して、その比較結果をNMOSトランジスタN2Bのゲートに出力する。これにより、PMOSトランジスタP4B、NMOSトランジスタN2B、および抵抗22Bを含むパスに定電流IREFが流れる。この定電流IREFは、Vbg/R1(R1は抵抗22Bの抵抗値)で示される。すなわち、定電流IREFは、抵抗22Bの抵抗値に依存するものであり、抵抗22Bの温度特性によるばらつきを反映している。PMOSトランジスタP4B,P5Bは、カレントミラー回路を構成している。これにより、PMOSトラ

[0105]

「第2実施形態におけるNMOSトランジスタの構成1

次に、第2実施形態に係る半導体装置100におけるNMOSトランジスタN1B(N18)の構成について説明する。

[0106]

図15は、第2実施形態に係る半導体装置100におけるNMOSトランジスタN1Bの第1例を示す断面図である。図16は、第2実施形態に係る半導体装置100におけるNMOSトランジスタN1Bの第2例を示す断面図である。

[0107]

図15に示すように、第1例では、NMOSトランジスタN1Bは、バルクMOSFET構造を有する。より具体的には、NMOSトランジスタN1Bは、P型基板(P型ウェル)101B、N型ソース・ドレイン拡散層102B、ゲート絶縁層103B、およびゲート電極104Bを含む。N型ソース・ドレイン拡散層102Bは、P型基板101Bの表面に設けられる。ゲート絶縁層103Bは、P型基板101B上に設けられ、N型ソース・ドレイン拡散層102Bに挟まれる。ゲート電極104Bは、ゲート絶縁層103B上に設けられる。

[0108]

第1例のように、NMOSトランジスタN1BがバルクMOSFET構造である場合、N型ソース102Bに接地電圧VSSが印加され、P型ウェル101Bに接地電圧VSSよりも大きいウェル電圧Vpwellが印加されると、PN接合が順バイアスとなる。すなわち、P型ウェル101BからN型ソース102Bに大電流が流れてしまう。第2実施形態では、PN接合の順バイアスを防止するためにクランプ回路50Bが設けられる。クランプ回路50Bは、ウェル電圧VpwellをVNN以上VSS以下に調整する。これにより、ウェル電圧Vpwellがソース電圧(VSS)以下になり、PN接合における順バイアスを防止することができる。

[0109]

図16に示すように、第2例では、NMOSトランジスタN1Bは、SOIMOSFE T構造を有する。すなわち、第1例と異なり、NMOSトランジスタN1Bは、酸化膜105Bを含む。酸化膜105Bは、P型基板101BとN型ソース・ドレイン拡散層102Bとの間に設けられる。また、酸化膜105B上にはP型半導体層106Bが設けられ、酸化膜105Bの表面にN型ソース・ドレイン拡散層102Bが設けられる。

[0110]

第2例のように、NMOSトランジスタN1BがSOIMOSFET構造である場合、P型基板101BとN型ソース・ドレイン拡散層102Bとの間に酸化膜105Bが設けられる。すなわち、N型ソース102BとP型ウェル101Bとが接していない。このため、N型ソース102Bに接地電圧VSSが印加され、P型ウェルに接地電圧VSSよりも大きい電圧が印加されても、PN接合の順バイアスが問題とならない。したがって、第2例における構造では、クランプ回路50Bが設けられなくてもよい。

[0111]

[第2実施形態における効果]

上記第2実施形態によれば、基板バイアス生成回路16Bは、レプリカであるNMOSトランジスタN1Bの閾値電圧Vthnの温度特性によるばらつきをモニタする。基板バイアス16Bは、この閾値電圧Vthnの温度特性によるばらつきを補正するように、NMOSトランジスタN1Bの基板バイアスを調整する。

[0112]

より具体的には、基板バイアス生成回路16Bは、温度が高い場合にNMOSトランジスタN1Bのウェル電圧Vpwellを小さくし、温度が小さい場合にNMOSトランジ

スタN1Bのウェル電圧Vpwellを大きくする。すなわち、温度が高い場合に基板バ イアスの絶対値が大きくなり、温度が小さい場合に基板バイアスの絶対値が小さくなる。 このように、基板バイアス生成回路16Bは、ウェル電圧Vpwellを調整することで 、温度によらずNMOSトランジスタN1Aの閾値電圧Vthnを一定にすることができ る。そして、基板バイアス生成回路16Bは、調整された基板バイアスをセンスアンプ1 8等のNMOSトランジスタN18に供給する。これにより、NMOSトランジスタN1 8の閾値電圧を一定にすることができ、製品の性能および信頼性の向上を図ることができ る。

[0113]

<第3実施形態>

以下に図17を用いて、第3実施形態に係る半導体装置について説明する。第3実施形 態は、上記第1実施形態の変形例である。上記第1実施形態では、基板バイアス生成回路 16Aは、PMOSトランジスタP1Aのウェル電圧を調整することで、基板バイアスを 調整した。これに対し、第3実施形態では、PMOSトランジスタのソース電圧を調整す ることで、基板バイアスを調整する。第3実施形態において、上記第1実施形態と同様の 点については説明を省略し、主に異なる点について説明する。

[0114]

「第3実施形態の構成例]

まず、第3実施形態に係る半導体装置100の構成例について説明する。

[0115]

図17は、第3実施形態に係る半導体装置100における基板バイアス生成回路16A を示す図である。

[0116]

図17に示すように、基板バイアス生成回路16Aは、基準電圧生成回路20A、モニ 夕電圧生成回路30A、およびアンプ回路40Aを備える。

[0117]

基準電圧生成回路20Aは、NMOSトランジスタN1A,N2Aおよび抵抗21Aを 含む。抵抗21Aの一端はノードn3Aに電気的に接続され、抵抗21Aの他端はノード n 1 A に電気的に接続される。

[0118]

モニタ電圧生成回路30Aは、NMOSトランジスタN3AおよびPMOSトランジス タP1Aを含む。PMOSトランジスタP1Aの一端(ソース)は、ノードn3Aに電気 的に接続される。PMOSトランジスタP1Aの他端とゲートとは電気的に接続され、こ れらはノードn2Aに電気的に接続される。PMOSトランジスタの基板には、電源電圧 VDDが供給される。

[0119]

アンプ回路40Aの第1入力端子はノードn1Aに電気的に接続され、アンプ回路40 Aの第2入力端子はノードn2Aに電気的に接続される。アンプ回路40Aの出力端子は 、ノードn3Aに電気的に接続される。ノードn3Aは、モニタ電圧生成回路30AのP MOSトランジスタP1Aの一端(ソース)に電気的に接続される。また、ノードn3A は、センスアンプ18等のPMOSトランジスタP18のソースに電気的に接続される。 PMOSトランジスタP18の基板には、電源電圧VDDが供給される。

[0120]

「第3実施形態の動作例]

次に、第3実施形態に係る半導体装置100における基板バイアス生成回路16Aの動 作例について説明する。

[0121]

図17を用いて、基板バイアス生成回路16Aの動作について説明する。

[0122]

第3実施形態では、基準電圧生成回路20Aは、定電流Iに基づいて基準電圧VREF

psrc(電圧Vpsrc-IR)を生成する。モニタ電圧生成回路30Aは、レプリカ であるPMOSトランジスタP1Aの閾値電圧Vthpをモニタして、モニタ電圧Vps rc-Vthpを生成する。アンプ回路40Aは、基準電圧VREFpsrcとモニタ電 圧Vpsrc-Vthpとを比較し、その比較結果に基づいて基準電圧VREFpsrc とモニタ電圧Vpsrc‐Vthpとが等しくなるようにソース電圧Vpsrcを生成す る。このソース電圧Vpsrcによって、PMOSトランジスタP1A,P18の基板バ イアスが調整され、これらの閾値電圧が温度によらず一定になる。以下に、より詳細に説 明する。

[0123]

図17に示すように、基準電圧生成回路20Aにおける抵抗21AおよびNMOSトラ ンジスタN2Aを含むパスに、定電流IREFに基づく定電流Iが流れる。これにより、 ノードn1Aには、ノードn3Aのソース電圧Vpsrcから電圧IR(Rは抵抗21A の抵抗値)分降下した電圧Vpsrc-IRが印加される。この電圧Vpsrc-IRが 基準電圧VREFpsrcとなる。

[0124]

一方、NMOSトランジスタN1A,N3Aは、カレントミラー回路を構成する。この ため、PMOSトランジスタP1AおよびNMOSトランジスタN3Aを含むパスに、定 電流IREFに基づく定電流が流れる。また、PMOSトランジスタP1Aは、ダイオー ド接続されている。このため、ノードn2Aには、ノードn3Aのソース電圧Vpsrc からPMOSトランジスタP1Aの閾値電圧Vthp分降下したモニタ電圧Vpsrc-Vthpが印加される。

[0125]

基準電圧VREFpsrc(電圧Vpsrc-IR)はアンプ回路40Aの第1入力端 子に供給され、モニタ電圧Vpsrc-Vthpはアンプ回路40Aの第2入力端子に供 給される。アンプ回路40Aは、電圧Vpsrc-IRとモニタ電圧Vpsrc-Vth pとが等しくなるように、すなわち、閾値電圧Vthpと電圧IRとが等しくなるように 、PMOSトランジスタP1Aの基板バイアスを調整する。より具体的には、アンプ回路 40Aは、ソース電圧Vpsrcを生成し、ソース電圧VpsrcをPMOSトランジス タP1Aのソースにフィードバックする。電圧範囲は、VSS Vpsrc VDDとな る。

[0126]

なお、PMOSトランジスタP1Aを動作させるためにソース電圧VpsrcはVSS + V t h p 以上である必要がある場合がある。このため、アンプ回路40Aとノードn3 Aとの間に、ソース電圧Vpsrcの電圧範囲を調整するクランプ回路が設けられてもよ ll.

[0127]

第3実施形態において、基板バイアスは、ソース電圧Vpsrcと電源電圧VDDとの 電圧差である。

[0128]

ソース電圧VpsrcがPMOSトランジスタP1Aのソースに印加されることで、P MOSトランジスタP1Aの閾値電圧Vthpが電圧IRと等しくなる。すなわち、PM OSトランジスタP1Aの閾値電圧Vthpが温度によらず一定となる。このように生成 されたソース電圧Vpsrcが、センスアンプ18等のPMOSトランジスタP18のソ ースに印加される。これにより、PMOSトランジスタP18の閾値電圧が、温度によら ず一定となる。

[0129]

「第3実施形態における効果1

上記第3実施形態によれば、基板バイアス生成回路16Aは、レプリカであるPMOS トランジスタP1Aの閾値電圧Vthpの温度特性によるばらつきをモニタする。そして 、基板バイアス16Aは、この閾値電圧Vthpのばらつきを補正するように、PMOS [0130]

<第4実施形態>

以下に図18を用いて、第4実施形態に係る半導体装置について説明する。第4実施形態は、上記第2実施形態の変形例である。上記第2実施形態では、基板バイアス生成回路16Bは、NMOSトランジスタN1Bのウェル電圧を調整することで、基板バイアスを調整した。これに対し、第4実施形態では、NMOSトランジスタのソース電圧を調整することで、基板バイアスを調整する。第4実施形態において、上記第2実施形態と同様の点については説明を省略し、主に異なる点について説明する。

[0131]

[第4実施形態の構成例]

まず、第4実施形態に係る半導体装置100の構成例について説明する。

[0132]

図18は、第4実施形態に係る半導体装置100における基板バイアス生成回路16Bを示す図である。

[0133]

図18に示すように、基板バイアス生成回路16Bは、基準電圧生成回路20B、モニタ電圧生成回路30B、およびアンプ回路40Bを備える。

[0134]

基準電圧生成回路 2 0 B は、 P M O S トランジスタ P 1 B , P 2 B および抵抗 2 1 B を 含む。抵抗 2 1 B の一端は J ード n 1 B に電気的に接続され、抵抗 2 1 B の他端は J ード n 3 B に電気的に接続される。

[0135]

モニタ電圧生成回路30Bは、PMOSトランジスタP3BおよびNMOSトランジスタN1Bを含む。NMOSトランジスタN1Bの一端とゲートとは電気的に接続され、これらはノードn2Bに電気的に接続される。NMOSトランジスタN1Bの他端は、ノードn3Bに電気的に接続される。NMOSトランジスタN1Bの基板には、接地電圧VSSが供給される。

[0136]

アンプ回路40Bの第1入力端子はノードn1Bに電気的に接続され、アンプ回路40Bの第2入力端子はノードn2Bに電気的に接続される。アンプ回路40Bの出力端子は、ノードn3Bに電気的に接続される。ノードn3Bは、モニタ電圧生成回路30BのNMOSトランジスタN1Bの他端(ソース)に電気的に接続される。また、ノードn3Bは、センスアンプ18等のNMOSトランジスタN18のソースに電気的に接続される。NMOSトランジスタN18の基板には、接地電圧VSSが供給される。

[0137]

「第4実施形態の動作例]

次に、第4実施形態に係る半導体装置100における基板バイアス生成回路16Bの動作例について説明する。

[0138]

図18を用いて、基板バイアス生成回路16Bの動作について説明する。

[0139]

第4実施形態では、基準電圧生成回路20Bは、定電流Iに基づいて基準電圧VREFnsrc(電圧Vnsrc+IR)を生成する。モニタ電圧生成回路30Bは、レプリカとなるNMOSトランジスタN1Bの閾値電圧Vthnをモニタして、モニタ電圧Vnsrc+Vthnを生成する。アンプ回路40Bは、基準電圧VREFnsrcとモニタ電圧Vnsrc+Vthnとを比較し、その比較結果に基づいて基準電圧VREFnsrcとモニタ電圧Vnsrc+Vthnとが等しくなるようにV-X電圧Vnsrcを生成する。このV-X電圧Vnsrcによって、NMOSトランジスタN1B, N18の基板バ

[0140]

図18に示すように、基準電圧生成回路20Bにおける抵抗21BおよびPMOSトランジスタP2Bを含むパスに、定電流IREFに基づく定電流Iが流れる。これにより、ノードn1Bには、ノードn3Bのソース電圧Vnsrcから電圧IR(Rは抵抗21Bの抵抗値)分上昇した電圧Vnsrc+IRが印加される。この電圧Vnsrc+IRが基準電圧VREFnsrcとなる。

[0141]

一方、PMOSトランジスタP1B,P3Bは、カレントミラー回路を構成する。このため、NMOSトランジスタN1BおよびPMOSトランジスタP3Bを含むパスに、定電流IREFに基づく定電流が流れる。また、NMOSトランジスタN1Bは、ダイオード接続されている。このため、ノードn2Bには、ノードn3Bのソース電圧VnsrcからNMOSトランジスタN1Bの閾値電圧Vthn分上昇したモニタ電圧Vnsrc+Vthnが印加される。

[0142]

基準電圧VREFnsrc(電圧Vnsrc+IR)はアンプ回路40Bの第1入力端子に供給され、モニタ電圧Vnsrc+Vthnはアンプ回路40Bの第2入力端子に供給される。アンプ回路40Bは、電圧Vnsrc+IRとモニタ電圧Vnsrc+Vthnとが等しくなるように、すなわち、閾値電圧Vthnと電圧IRとが等しくなるように、NMOSトランジスタN1Bの基板バイアスを調整する。より具体的には、アンプ回路40Bは、ソース電圧Vnsrcを生成し、ソース電圧VnsrcをNMOSトランジスタN1Bのソースにフィードバックする。電圧範囲は、VSS Vnsrc VDDとなる。

[0143]

なお、NMOSトランジスタN1Bを動作させるためにソース電圧VnsrcはVDD-Vthn以下である必要がある場合がある。このため、アンプ回路40Aとノードn3Aとの間に、ソース電圧Vnsrcの電圧範囲を調整するクランプ回路が設けられてもよい。

[0144]

第4実施形態において、基板バイアスは、ソース電圧Vnsrcと接地電圧VSSとの電圧差である。

[0145]

ソース電圧V n s r c が N M O S トランジスタN 1 B のソースに印加されることで、N M O S トランジスタN 1 B の閾値電圧V t h n が電圧 I R と等しくなる。すなわち、N M O S トランジスタN 1 B の閾値電圧V t h n が温度によらず一定となる。このように生成されたソース電圧V n s r c が、センスアンプ 1 8 等のN M O S トランジスタN 1 8 のソースに印加される。これにより、N M O S トランジスタN 1 8 の閾値電圧が、温度によらず一定となる。

[0146]

「第4実施形態における効果]

上記第4実施形態によれば、基板バイアス生成回路16Bは、レプリカであるNMOSトランジスタN1Bの閾値電圧Vthnの温度特性によるばらつきをモニタする。そして、基板バイアス16Bは、この閾値電圧Vthnのばらつきを補正するように、NMOSトランジスタN1Bの基板バイアスを調整する。これにより、第2実施形態と同様の効果を得ることができる。

[0147]

<第5実施形態>

以下に図19乃至図21を用いて、第5実施形態に係る半導体装置について説明する。 上記第1実施形態では、基板バイアス生成回路16Aは、PMOSトランジスタP1Aの 基板バイアスを調整することで、温度によらずPMOSトランジスタP1Aの閾値電圧を一定にした。これに対し、第5実施形態では、基板バイアス生成回路16Aは、PMOSトランジスタP1Aの閾値電圧Vthp2を適宜シフトさせる。この際、基板バイアス生成回路16Aは、温度によらず、閾値電圧Vthp2のシフト量(傾き)を一定にする。第5実施形態において、上記第1実施形態と同様の点については説明を省略し、主に異なる点について説明する。

[0148]

[第5実施形態の構成例]

まず、第5実施形態に係る半導体装置100の構成例について説明する。

[0149]

図19は、第5実施形態に係る半導体装置100における基板バイアス生成回路16Aを示す図である。

[0150]

図19に示すように、基板バイアス生成回路16Aは、基準電圧生成回路20A、モニタ電圧生成回路30A、アンプ回路40A、およびクランプ回路50Aを備える。

[0151]

基準電圧生成回路20Aは、NMOSトランジスタN1A,N2A、PMOSトランジスタP10A、および抵抗23Aを含む。PMOSトランジスタP10Aの一端と基板とは電気的に接続され、電源電圧VDDが供給される。PMOSトランジスタP10Aの他端とゲートとは電気的に接続され、抵抗23Aの一端に電気的に接続される。抵抗23Aは、その抵抗値が可変である。抵抗23Aは、例えば可変抵抗素子である。または、抵抗23Aは、例えば複数の抵抗を含み、スイッチによって適宜抵抗が切り替えられる。

[0152]

[第5実施形態の動作例]

次に、第5実施形態に係る半導体装置100における基板バイアス生成回路16Aの動作例について説明する。

[0153]

図19を用いて、基板バイアス生成回路16Aの動作について説明する。

[0154]

第5実施形態では、基準電圧生成回路20Aは、定電流Iに基づいて基準電圧VREFnw(VDD-(Vthp1+IR))を生成する。モニタ電圧生成回路30Aは、レプリカであるPMOSFランジスタP1Aの閾値電圧Vthp2をモニタして、モニタ電圧VDD-Vthp2を生成する。アンプ回路40Aは、基準電圧VREFnwとモニタ電圧VDD-Vthp2とを比較し、その比較結果に基づいて基準電圧VREFnwとモニタ電圧VDD-Vthp2とが等しくなるようにウェル電圧Vnwellを生成する。このウェル電圧Vnwell(またはウェル電圧Vnwell)によって、PMOSFランジスタP1A, P18の基板バイアスが調整される。

[0155]

この際、抵抗23Aの抵抗値を変えることで、閾値電圧Vthp2がシフトされる。すなわち、基準電圧生成回路20Aは、抵抗23Aの抵抗値を変えつつ、PMOSトランジスタP1Aの基板バイアスを調整する。これにより、基準電圧生成回路20Aは、閾値電圧thp1を基準として、温度によらず閾値電圧Vthp2のシフト量を一定にする。以下に、基板バイアス生成回路16Aの動作について、より詳細に説明する。

[0156]

図19に示すように、基準電圧生成回路20Aにおけるノードn4Aに、定電流生成回路60Aで生成された定電流IREFが流れる。NMOSトランジスタN1A,N2Aは、カレントミラー回路を構成する。このため、NMOSトランジスタN2A、抵抗23A、およびPMOSトランジスタP10Aを含むパスに、定電流IREFに基づく定電流Iが流れる。したがって、ノードn1Aには、電源電圧VDDからPMOSトランジスタP

10Aの閾値電圧Vthp1および電圧IR分降下した電圧VDD-(Vthp1+IR)が印加される。閾値電圧Vthp1は、閾値電圧Vthp2と同じ温度特性を有し、かつ基板バイアスが印加されない場合のPMOSトランジスタP10Aの閾値電圧である。この電圧VDD-(Vthp1+IR)が基準電圧VREFnwとなる。

[0157]

一方、NMOSトランジスタN1A,N3Aは、カレントミラー回路を構成する。このため、PMOSトランジスタP1AおよびNMOSトランジスタN3Aを含むパスに、定電流IREFに基づく定電流が流れる。また、PMOSトランジスタP1Aは、ダイオード接続されている。このため、ノードn2Aには、電源電圧VDDからPMOSトランジスタP1Aの閾値電圧Vthp2分降下したモニタ電圧VDD・Vthp2が印加される

[0158]

基準電圧VREFnw(電圧VDD-(Vthp1+IR))はアンプ回路40Aの第1入力端子に供給され、モニタ電圧VDD-Vthp2はアンプ回路40Aの第2入力端子に供給される。アンプ回路40Aは、電圧VDD-(Vthp1+IR)と電圧VDD-Vthp2とででであるように、すなわち、閾値電圧Vthp2と電圧Vthp1+IRとが等しくなるように、PMOSトランジスタP1Aの基板バイアスを調整する。より具体的には、アンプ回路40Aは、電圧Vnwell´を生成し、電圧Vnwell´をクランプ回路50Aを介してPMOSトランジスタP1Aの基板にフィードバックする

[0159]

クランプ回路50Aは、電圧Vnwell´の電圧範囲を調整し、ウェル電圧Vnwellを生成する。このウェル電圧VnwellがPMOSトランジスタP1Aの基板に供給される。電圧範囲は、VDD Vnwell VPPとなる。

[0160]

ウェル電圧VnwellがPMOSトランジスタP1Aの基板に印加されることで、PMOSトランジスタP1Aの閾値電圧Vthp2が電圧Vthp1+IRと等しくなる。ここで、閾値電圧Vthp2と閾値電圧Vthp1とは、同じ温度特性を有する。一方、閾値電圧Vthp2は基板バイアスによって調整され、閾値電圧Vthp1は基板バイアスによって調整されない。すなわち、基板バイアスによる閾値電圧Vthp2のシフト量は、電圧IRの変化量に対応し、温度によらず一定である。したがって、閾値電圧Vthp2は、抵抗23Aの抵抗値Rを変えることで、閾値電圧Vthp1を基準にシフトされる。

[0161]

「第5実施形態における効果]

図20は比較例に係る半導体装置におけるPMOSトランジスタのウェル電圧と閾値電圧の関係を示す図である。図21は、第5実施形態に係る半導体装置100におけるIR設定値とPMOSトランジスタP1A(P18)の閾値電圧Vthp2の関係を示す図である。

[0162]

比較例では、ウェル電圧Vnwell(基板バイアス)が調整されることで、PMOSトランジスタの閾値電圧Vthpがシフトされる。この際、図20に示すように、低温(LT)時と高温(HT)時とで、ウェル電圧Vnwellの変化量に対する閾値電圧Vthpのシフト量(傾き)が異なる。このため、温度が異なる場合、PMOSトランジスタの閾値電圧Vthpを所望の閾値電圧に設定することが困難である。

[0163]

これに対し、第5実施形態では、基板バイアス生成回路16Aは、ウェル電圧(基板バイアス)を調整することで、温度特性を有するPMOSトランジスタP1Aの閾値電圧Vthp2を、同じ温度特性を有するPMOSトランジスタP10Aの閾値電圧Vthp1を基準にしてシフトさせる。このとき、閾値電圧Vthp2のシフト量は、電圧IR、す

なわち、抵抗23Aの抵抗値Rによって決まる。このため、図21に示すように、閾値電圧Vthp2のシフト量(傾き)は、温度によらず一定(電圧IR)である。したがって、基板バイアス生成回路16Aは、温度が異なる場合であっても、PMOSトランジスタP2Aの閾値電圧Vthp2を所望の閾値電圧に容易に設定することができる。

[0164]

<第6実施形態>

以下に図22を用いて、第6実施形態に係る半導体装置について説明する。上記第2実施形態では、基板バイアス生成回路16Bは、NMOSトランジスタN1Aの基板バイアスを調整することで、温度によらずNMOSトランジスタN1Aの閾値電圧を一定にした。これに対し、第6実施形態では、基板バイアス生成回路16Bは、NMOSトランジスタN1Bの閾値電圧Vthn2を適宜シフトさせる。この際、基板バイアス生成回路16Bは、温度によらず、閾値電圧Vthn2のシフト量(傾き)を一定にする。第6実施形態において、上記第2実施形態と同様の点については説明を省略し、主に異なる点について説明する。

[0165]

「第6実施形態の構成例]

まず、第6実施形態に係る半導体装置100の構成例について説明する。

[0166]

図22は、第6実施形態に係る半導体装置100における基板バイアス生成回路16B を示す図である。

[0167]

図22に示すように、基板バイアス生成回路16Bは、基準電圧生成回路20B、モニタ電圧生成回路30B、アンプ回路40B、およびクランプ回路50Bを備える。

[0168]

基準電圧生成回路20Bは、PMOSトランジスタP1B,P2B、NMOSトランジスタN10B、および抵抗23Bを含む。NMOSトランジスタN10Bの一端と基板とは電気的に接続され、接地電圧VSSが供給される。NMOSトランジスタN10Bの他端とゲートとは電気的に接続され、抵抗23Bの一端に電気的に接続される。抵抗23B の他端は、ノードn1Bに電気的に接続される。抵抗23Bは、その抵抗値が可変である。抵抗23Bは、例えば可変抵抗素子である。または、抵抗23Bは、例えば複数の抵抗を含み、スイッチによって適宜抵抗が切り替えられる。

[0169]

「第6実施形態の動作例]

次に、第6実施形態に係る半導体装置100における基板バイアス生成回路16Bの動作例について説明する。

[0170]

図22を用いて、基板バイアス生成回路16Bの動作について説明する。

[0171]

第6実施形態では、基準電圧生成回路20Bは、定電流Iに基づいて基準電圧VREFpw(VSS+(Vthn1+IR))を生成する。モニタ電圧生成回路30Bは、レプリカであるNMOSFランジスタN1Bの閾値電圧Vthn2をモニタして、モニタ電圧VSS+Vthn2を生成する。アンプ回路40Bは、基準電圧VREFpwとモニタ電圧VSS+Vthn2とを比較し、その比較結果に基づいて基準電圧VREFpwとモニタ電圧VSS+Vthn2とが等しくなるようにウェル電圧Vpwell を生成する。このウェル電圧Vpwell (またはウェル電圧Vpwell)によって、NMOSFランジスタN1B ,N180基板バイアスが調整される。

[0172]

この際、抵抗23Bの抵抗値を変えることで、閾値電圧Vthn2がシフトされる。すなわち、基準電圧生成回路20Bは、抵抗23Bの抵抗値を変えつつ、NMOSトランジスタN1Bの基板バイアスを調整する。これにより、基準電圧生成回路20Bは、閾値電

以下に、基板バイアス生成回路16Bの動作について、より詳細に説明する。

[0173]

図22に示すように、基準電圧生成回路20Bにおけるノードn4Bに、定電流生成回路60Bで生成された定電流IREFが流れる。PMOSトランジスタP1B,P2Bは、カレントミラー回路を構成する。このため、PMOSトランジスタP2B、抵抗23B、およびNMOSトランジスタN10Bを含むパスに、定電流IREFに基づく定電流Iが流れる。したがって、ノードn1Bには、接地電圧VSSからNMOSトランジスタN10Bの閾値電圧Vthn1および電圧IR分上昇した電圧VSS+(Vthn1+IR)が印加される。閾値電圧Vthn1は、閾値電圧Vthn2と同じ温度特性を有し、かつ基板バイアスが印加されない場合のNMOSトランジスタN10Bの閾値電圧である。この電圧VSS+(Vthn1+IR)が基準電圧VREFpwとなる。

[0174]

一方、PMOSトランジスタP1B,P3Bは、カレントミラー回路を構成する。このため、NMOSトランジスタN1BおよびPMOSトランジスタP3Bを含むパスに、定電流IREFに基づく定電流が流れる。また、NMOSトランジスタN1Bは、ダイオード接続されている。このため、ノードn2Bには、接地電圧VSSからNMOSトランジスタN1Bの閾値電圧Vthn2分上昇したモニタ電圧VSS+Vthn2が印加される

[0175]

基準電圧 VREFpw (電圧 VSS+(Vthn1+IR)) はアンプ回路 40Bの第 1入力端子に供給され、モニタ電圧 VSS+Vthn2 はアンプ回路 40Bの第 2入力端子に供給される。アンプ回路 40B は、電圧 VSS+(Vthn1+IR) と電圧 VSS+Vthn2 と 電圧 VSS+Vthn2 を 電 VSS+Vthn2 を VSS+Vthn2 と VSS+Vthn2 を VS

[0176]

[0177]

ウェル電圧Vpwe11がNMOSトランジスタN1Bの基板に印加されることで、NMOSトランジスタN1Bの閾値電圧Vthn2が電圧Vthn1+IRと等しくなる。ここで、閾値電圧Vthn2と閾値電圧Vthn1とは、同じ温度特性を有する。一方、閾値電圧Vthn2は基板バイアスによって調整され、閾値電圧Vthn1は基板バイアスによって調整されない。すなわち、基板バイアスによる閾値電圧Vthn2のシフト量は、電圧IRの変化量に対応し、温度によらず一定である。したがって、閾値電圧Vthn2は、抵抗23Bの抵抗値Rを変えることで、閾値電圧Vthn1を基準にシフトされる。

[0178]

「第6実施形態における効果]

上記第6実施形態によれば、基板バイアス生成回路16Bは、ウェル電圧(基板バイアス)を調整することで、温度特性を有するNMOSトランジスタN1Bの閾値電圧Vthn2を、同じ温度特性を有するNMOSトランジスタN10Bの閾値電圧Vthn1を基準にしてシフトさせる。このとき、閾値電圧Vthn2のシフト量は、電圧IR、すなわち、抵抗23Bの抵抗値Rによって決まる。このため、閾値電圧Vthn2のシフト量(傾き)は、温度によらず一定(電圧IR)である。したがって、基板バイアス生成回路16Bは、温度が異なる場合であっても、NMOSトランジスタN2Bの閾値電圧Vthn

[0179]

<第7実施形態>

以下に図23を用いて、第7実施形態に係る半導体装置について説明する。第7実施形態は、上記第5実施形態の変形例である。上記第5実施形態では、基板バイアス生成回路16Aは、PMOSトランジスタP1Aのウェル電圧を調整することで、基板バイアスを調整した。これに対し、第7実施形態では、PMOSトランジスタP1Aのソース電圧を調整することで、基板バイアスを調整する。第7実施形態において、上記第5実施形態と同様の点については説明を省略し、主に異なる点について説明する。

[0180]

「第7実施形態の構成例]

まず、第7実施形態に係る半導体装置100の構成例について説明する。

[0181]

図23は、第7実施形態に係る半導体装置100における基板バイアス生成回路16A を示す図である。

[0182]

図23に示すように、基板バイアス生成回路16Aは、基準電圧生成回路20A、モニタ電圧生成回路30A、およびアンプ回路40Aを備える。

[0183]

基準電圧生成回路20Aは、NMOSトランジスタN1A,N2A、PMOSトランジスタP10A、および抵抗23Aを含む。PMOSトランジスタP10Aの一端と基板とは電気的に接続され、ノードn3Aに電気的に接続される。PMOSトランジスタP10Aの他端とゲートとはダイオード接続され、これらは抵抗23Aの一端に電気的に接続される。抵抗23Aの他端は、ノードn1Aに電気的に接続される。

[0184]

モニタ電圧生成回路30Aは、NMOSトランジスタN3AおよびPMOSトランジスタP1Aを含む。PMOSトランジスタP1Aの一端(ソース)は、ノードn3Aに電気的に接続される。PMOSトランジスタP1Aの他端とゲートとはダイオード接続され、これらはノードn2Aに電気的に接続される。PMOSトランジスタの基板には、電源電圧VDDが供給される。

[0185]

アンプ回路40Aの第1入力端子はノードn1Aに電気的に接続され、アンプ回路40Aの第2入力端子はノードn2Aに電気的に接続される。アンプ回路40Aの出力端子は、ノードn3Aに電気的に接続される。ノードn3Aは、モニタ電圧生成回路30AのPMOSトランジスタP1Aの一端(ソース)に電気的に接続される。また、ノードn3Aは、センスアンプ18等のPMOSトランジスタP18のソースに電気的に接続される。PMOSトランジスタP18の基板には、電源電圧VDDが供給される。

[0186]

「第7実施形態の動作例]

次に、第7実施形態に係る半導体装置100における基板バイアス生成回路16Aの動作例について説明する。

[0187]

図23を用いて、基板バイアス生成回路16Aの動作について説明する。

[0188]

第7実施形態では、基準電圧生成回路 20 A は、定電流 I に基づいて基準電圧 V R E F p s r c (V p s r c - (V t h p 1 + I R))を生成する。モニタ電圧生成回路 30 A は、レプリカとなる P M O S トランジスタ P 1 A の閾値電圧 V t h p 2をモニタして、モニタ電圧 V p s r c - V t h p 2を生成する。アンプ回路 40 A は、基準電圧 V R E F p s r c とモニタ電圧 V p s r c - V t h p 2 とを比較し、その比較結果に基づいて基準電圧 V R E F p s r c とモニタ電圧 V p s r c - V t h p 2 とが等しくなるようにソース電

1 A , P 1 8 の基板バイアスが調整される。以下に、基板バイアス生成回路 1 6 A の動作 について、より詳細に説明する。

[0189]

図23に示すように、基準電圧生成回路20AにおけるNMOSトランジスタN2A、 抵抗23A、およびPMOSトランジスタP10Aを含むパスに、定電流IREFに基づ く定電流Iが流れる。これにより、ノードn1Aには、ノードn3Aのソース電圧Vps rcから閾値電圧Vthp1および電圧IR分降下した電圧Vpsrc-(Vthp1+ IR)が印加される。この電圧Vpsrc-(Vthp1+IR)が基準電圧VREFp srcとなる。

[0190]

一方、NMOSトランジスタN1A,N3Aは、カレントミラー回路を構成する。この ため、PMOSトランジスタP1AおよびNMOSトランジスタN3Aを含むパスに、定 電流IREFに基づく定電流が流れる。また、PMOSトランジスタP1Aは、ダイオー ド接続されている。このため、ノードn2Aには、ノードn3Aのソース電圧Vpsrc からPMOSトランジスタP1Aの閾値電圧Vthp2分降下したモニタ電圧Vpsrc - V t h p 2 が印加される。

[0191]

基準電圧VREFpsrc(電圧Vpsrc-(Vthp1+IR))はアンプ回路4 0 Aの第1入力端子に供給され、モニタ電圧 V p s r c - V t h p 2 はアンプ回路 4 0 A の第2入力端子に供給される。アンプ回路40Aは、電圧Vpsrc-(Vthp1+I R)とモニタ電圧Vpsrc-Vthp2とが等しくなるように、すなわち、閾値電圧V thp2と電圧(Vthp1+IR)とが等しくなるように、PMOSトランジスタP1 Aの基板バイアスを調整する。より具体的には、アンプ回路40Aは、ソース電圧Vps r c を生成し、ソース電圧 V p s r c を P M O S トランジスタ P 1 A のソースにフィード バックする。電圧範囲は、VSS Vpsrc VDDとなる。

[0192]

なお、PMOSトランジスタP1Aを動作させるためにソース電圧VpsrcはVSS + V t h p 以上である必要がある場合がある。このため、アンプ回路 4 0 A と ノード n 3 Aとの間に、ソース電圧Vpsrcの電圧範囲を調整するクランプ回路が設けられてもよ ll.

[0193]

ソース電圧VpsrcがPMOSトランジスタP1Aのソースに印加されることで、P MOSトランジスタP1Aの閾値電圧Vthp2が電圧Vthp1+IRと等しくなる。

[0194]

[第7実施形態における効果]

上記第7実施形態によれば、基板バイアス生成回路16Aは、ソース電圧(基板バイア ス)を調整することで、温度特性を有する РМО S トランジスタ P 1 A の閾値電圧 V t h p2を、同じ温度特性を有するPMOSトランジスタP10Aの閾値電圧Vthp1を基 準にしてシフトさせる。このとき、閾値電圧Vthp2のシフト量は、電圧IR、すなわ ち、抵抗23Aの抵抗値Rによって決まる。これにより、第5実施形態と同様の効果を得 ることができる。

[0195]

<第8実施形態>

以下に図24を用いて、第8実施形態に係る半導体装置について説明する。第8実施形 態は、上記第6実施形態の変形例である。上記第6実施形態では、基板バイアス生成回路 16日は、NMOSトランジスタN1Bのウェル電圧を調整することで、基板バイアスを 調整した。これに対し、第8実施形態では、NMOSトランジスタN1Bのソース電圧を 調整することで、基板バイアスを調整する。第8実施形態において、上記第6実施形態と 同様の点については説明を省略し、主に異なる点について説明する。

[0196]

「第8実施形態の構成例]

まず、第8実施形態に係る半導体装置100の構成例について説明する。

[0197]

図24は、第8実施形態に係る半導体装置100における基板バイアス生成回路16B を示す図である。

[0198]

図24に示すように、基板バイアス生成回路16Bは、基準電圧生成回路20B、モニタ電圧生成回路30B、およびアンプ回路40Bを備える。

[0199]

基準電圧生成回路20Bは、PMOSトランジスタP1B,P2B、NMOSトランジスタN10B、および抵抗23Bを含む。NMOSトランジスタN10Bの一端と基板とは電気的に接続され、ノードn3Bに電気的に接続される。NMOSトランジスタN10Bの他端とゲートとはダイオード接続され、これらは抵抗23Bの一端に電気的に接続される。抵抗23Bの他端は、ノードn1Bに電気的に接続される。

[0200]

モニタ電圧生成回路30Bは、PMOSトランジスタP3BおよびNMOSトランジスタN1Bを含む。NMOSトランジスタN1Bの一端(ソース)は、ノードn3Bに電気的に接続される。NMOSトランジスタN1Bの他端とゲートとはダイオード接続され、これらはノードn2Bに電気的に接続される。NMOSトランジスタN1Bの基板には、接地電圧VSSが供給される。

[0201]

アンプ回路40Bの第1入力端子はノードn1Bに電気的に接続され、アンプ回路40Bの第2入力端子はノードn2Bに電気的に接続される。アンプ回路40Bの出力端子は、ノードn3Bに電気的に接続される。ノードn3Bは、モニタ電圧生成回路30BのNMOSトランジスタN1Bの一端(ソース)に電気的に接続される。また、ノードn3Bは、センスアンプ18等のNMOSトランジスタN18のソースに電気的に接続される。NMOSトランジスタN18の基板には、接地電圧VSSが供給される。

[0202]

「第8実施形態の動作例]

次に、第8実施形態に係る半導体装置100における基板バイアス生成回路16Bの動作例について説明する。

[0203]

図24を用いて、基板バイアス生成回路16Bの動作について説明する。

[0204]

第8実施形態では、基準電圧生成回路20Bは、定電流Iに基づいて基準電圧VREFnsrc(電圧Vnsrc+(Vthn1+IR))を生成する。モニタ電圧生成回路30Bは、レプリカとなるNMOSトランジスタN1Bの閾値電圧Vthn2をモニタして、モニタ電圧Vnsrc+Vthn2を生成する。アンプ回路40Bは、基準電圧VREFnsrcとモニタ電圧Vnsrc+Vthn2とを比較し、その比較結果に基づいて基準電圧VREFnsrcとモニタ電圧Vnsrc+Vthn2とが等しくなるようにソース電圧Vnsrcを生成する。このソース電圧Vnsrcによって、NMOSトランジスタN1B,N18の基板バイアスが調整される。以下に、基板バイアス生成回路16Bの動作について、より詳細に説明する。

[0205]

図24に示すように、基準電圧生成回路20BにおけるPMOSトランジスタP2B、抵抗23B、およびNMOSトランジスタN10Bを含むパスに、定電流IREFに基づく定電流Iが流れる。これにより、ノードn1Bには、ノードn3Bのソース電圧Vnsrcから閾値電圧Vthn1および電圧IR分上昇した電圧Vnsrc+(Vthn1+IR)が印加される。この電圧Vnsrc+(Vthn1+IR)が基準電圧VREFn

s r c となる。 【 0 2 0 6 】

一方、PMOSトランジスタP1B,P3Bは、カレントミラー回路を構成する。このため、NMOSトランジスタN1BおよびPMOSトランジスタP3Bを含むパスに、定電流IREFに基づく定電流が流れる。また、NMOSトランジスタN1Bは、ダイオード接続されている。このため、ノードn2Bには、ノードn3Bのソース電圧VnsrcからNMOSトランジスタN1Bの閾値電圧Vthn2分上昇したモニタ電圧Vnsrc+Vthn2が印加される。

[0207]

基準電圧VREFnsrc(電圧Vnsrc+(Vthn1+IR))はアンプ回路40Bの第1入力端子に供給され、モニタ電圧Vnsrc+Vthn2はアンプ回路40Bの第2入力端子に供給される。アンプ回路40Bは、電圧Vnsrc+(Vthn1+IR)とモニタ電圧Vnsrc+Vthn2とが等しくなるように、すなわち、閾値電圧Vthn2と電圧(Vthn1+IR)とが等しくなるように、NMOSトランジスタN1Bの基板バイアスを調整する。より具体的には、アンプ回路40Bは、ソース電圧Vnsrcを生成し、ソース電圧VnsrcをNMOSトランジスタN1Bのソースにフィードバックする。電圧範囲は、VSS Vnsrc VDDとなる。

[0208]

なお、NMOSトランジスタN1Bを動作させるためにソース電圧VnsrcはVDD-Vthn以下である必要がある場合がある。このため、アンプ回路40Aとノードn3Aとの間に、ソース電圧Vnsrcの電圧範囲を調整するクランプ回路が設けられてもよい。

[0209]

ソース電圧V n s r c が N M O S トランジスタN 1 B のソースに印加されることで、N M O S トランジスタN 1 B の閾値電圧<math>V t h n 2が電圧V t h n 1 + I Rと等しくなる。

[0210]

「第8実施形態における効果]

上記第8実施形態によれば、基板バイアス生成回路16Aは、ソース電圧(基板バイアス)を調整することで、温度特性を有するNMOSトランジスタN1Aの閾値電圧Vthn2を、同じ温度特性を有するNMOSトランジスタN10Aの閾値電圧Vthn1を基準にしてシフトさせる。このとき、閾値電圧Vthn2のシフト量は、電圧IR、すなわち、抵抗23Aの抵抗値Rによって決まる。これにより、第6実施形態と同様の効果を得ることができる。

[0211]

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を実行することができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

[0212]

16A,16B…基板バイアス生成回路、20A,20B…基準電圧生成回路、30A,30B…モニタ電圧生成回路、40A,40B…アンプ回路、50A,50Bクランプ回路。

【書類名】特許請求の範囲

【請求項1】

第1電流に基づいて第1電圧を生成する第1回路と、

第1端子と第2端子と第1ゲートとを含む第1導電型の第1トランジスタを含み、前記 第1端子と前記第2端子との間の電圧差として第2電圧を生成する第2回路と、

前記第1電圧と前記第2電圧とを比較し、その比較結果に基づいて前記第1トランジス タの基板バイアスを調整する第3電圧を生成する第3回路と、

を具備する半導体装置。

【請求項2】

前記第3電圧は、前記第1トランジスタのウェルに供給される請求項1の半導体装置。

前記第3電圧は、前記第1端子に供給される請求項1の半導体装置。

【請求項4】

前記第2回路は、

第3端子と第4端子と第2ゲートとを含み、前記第3端子が前記第2端子および前記第 1ゲートに接続された前記第1導電型と異なる第2導電型の第2トランジスタをさらに含

請求項1の半導体装置。

【請求項5】

前記第1回路は、

第5端子と第6端子と第3ゲートとを含む前記第1導電型と異なる第2導電型の第3ト ランジスタと、

第7端子と第8端子を含み、前記第7端子が前記第5端子に接続された抵抗と、

を含む請求項1の半導体装置。

【請求項6】

前記第1回路は、

第9端子と第10端子と第4ゲートとを含み、前記第9端子と前記第4ゲートとが前記 第8端子に接続され、前記第10端子とウェルとが接続された前記第1導電型の第4トラ ンジスタをさらに含む

請求項5の半導体装置。

【請求項7】

前記第3回路は、

第11端子と第12端子と第5ゲートとを含み、前記第11端子と第5ゲートとが接続 された前記第1導電型の第5トランジスタと、

第13端子と第14端子と第6ゲートとを含み、前記第13端子が前記第11端子に接 続された前記第1導電型と異なる第2導電型の第6トランジスタと、

第15端子と第16端子と第7ゲートとを含み、前記第7ゲートが前記第5ゲートに接 続された前記第1導電型の第7トランジスタと、

第17端子と第18端子と第8ゲートとを含み、前記第17端子が前記第15端子に接 続された第2導電型の第8トランジスタと、

を含む請求項1の半導体装置。

【請求項8】

前記第3電圧に基づいて第4電圧を生成する第5回路をさらに具備する請求項1の半導 体装置。

【請求項9】

前記第3回路は、

第11端子と第12端子と第5ゲートとを含み、前記第11端子と第5ゲートとが接続 された前記第1導電型の第5トランジスタと、

第13端子と第14端子と第6ゲートとを含み、前記第13端子が前記第11端子に接 続された前記第1導電型と異なる第2導電型の第6トランジスタと、

整理番号: A001610726 特願2016-118894 (Proof) 提出日: 平成28年 6月15日 2/E

第15端子と第16端子と第7ゲートとを含み、前記第7ゲートが前記第5ゲートに接続された前記第1導電型のと、

第17端子と第18端子と第8ゲートとを含み、前記第17端子が前記第15端子に接続された第2導電型の第8トランジスタと、

を含み、

前記第5回路は、

第19端子と第20端子と第9ゲートを含み、第9ゲートが前記15端子に接続された前記第1導電型の第9トランジスタと、

第21端子と第22端子と第10ゲートとを含み、第21端子が前記第19端子に接続された前記第2導電型の第10トランジスタと、

を含む請求項8の半導体装置。

【請求項10】

第1トランジスタと、

前記第1トランジスタの基板バイアスを調整する第1回路と、

を具備し、

前記第1回路は、第1温度のときに前記基板バイアスの絶対値を第1電圧に設定し、前記第1温度よりも高い第2温度のときに前記基板バイアスの絶対値を前記第1電圧よりも大きい第2電圧に設定する

半導体装置。

【書類名】要約書

【要約】


【課題】製品の性能および信頼性の向上を図る。

【解決手段】半導体装置は、第1電流に基づいて第1電圧を生成する第1回路20Aと、 第1端子と第2端子と第1ゲートとを含む第1導電型の第1トランジスタP1Aを含み、 前記第1第1端子と前記第2端子との間の電圧差として第2電圧を生成する第2回路30 Aと、前記第1電圧と前記第2電圧とを比較し、その比較結果に基づいて前記第1トラン ジスタの基板バイアスを調整する第3電圧を生成する第3回路40Aと、を具備する。


【選択図】 図 3

【書類名】図面


【図1】




【図2】




【図3】








【図5】



<u> 【図6】</u>

図6



【図7】

図7





図8



【図9】

図9







図10




【図11】

図11






【図13】




【図14】




【図15】


図15




【図16】

図16











図20



【図21】

図21

