

架構



TopCode: rs232.v

Main Code:

RX_code.v , TX_code.v , aes_core.v(aes_decipher_block.v, aes_encipher_block.v, aes_inv_sbox.v, aes_key_mem.v, aes_sbox.v)

Testbench: aes_data_tb.v

Verilog程式

RX、TX傳送接收格式

• RX接收格式

一次接收8組bytes,以下為每組bits的功能

第1組:輸入02以表示開始接收資料。

第2組: $1\sim7$ 個bits控制資料ram位置,第8個bit為1則為寫入,0則為輸出。

第3~6組:需要存放的資料。


第7組: check bit(未使用)。

第8組:輸入03已表示資料接收完畢。


• TX傳送格式

一次傳送4組bytes


上述RX存取的第3~6組bytes(4bytes)會存入32bits的ram,判斷address後將對應ram位置的32bits全部讀出。



AES



Verilog程式架構



rs232.v

• rs232(TX, RX, clk, rst)

output

• TX: 從FPGA傳出資料(64bits)

input

• RX: FPGA接收資料(64bits)

• clk: 50MHz

• rst: 重製資料

RX_code.v


• RX_code(data_in, tx_start, clk, rst, ram_data_out);

output

- ram_data_out: 傳送從ram讀 取的資料。
- tx_start: RX接收到需要readram資料的指令時,控制TX回傳資料。

input

- data_in:RX線 接收到的資料。
- clk:50MHz •
- rst:重製資料。



TX_code.v


• TX_code(data_out, data_in, tx_start, clk, rst)

output

• data_out:需要 傳輸的資料。

input

- data_in:從ram 讀取到的資料。
- tx_start:接收開 始傳輸的指令。
- clk: 50MHz •
- rst: 重製資料。



count

aes_core.v

• aes_core(clk, reset_n, encdec, init, next, ready, key, keylen, block, result, result_valid)

output

• ready: key擴展完成或是加密完成都會使ready為1

• result:加密後結果資料

• result_valid:判斷加密成功

input

• encdec:加解密控制接腳

• init: key開始擴展

• next: 資料開始加密

• key: 初始key

• keylen:加密寬度控制 (128/256)

• block: 需加密資料

Ram存放格式


```
/////////READ ONLY////////
• /////WRITE AND READ///////
                                         AES OUTPUT TYPE
                                //*[60]
 //*[4]-[8]
         INPUT DATA(5)
                                //*[64]-[68]
                                         AES OUTPUT(5)
                                                          *//
 //*[9]
        DO 128 ENCRYPT
                                //*[73]-[76] AES OUTPUT(4)
                                //*[10]
        DO 128 DECRYPT
                        *//
        DO 256 ENCRYPT
• //*[11]
                                //////AES TYPE/////
                                //* 1:128 ENCRYPT
 //*[12]
        DO 256 DECRYPT
                        *//
                                //* 2:128 DECRYPT
 //*[13]-[16] INPUT DATA(4)
                                //* 3:256 ENCRYPT
• //*[24-33] KEY
                                //* 4:256 DECRYPT
```

AES加密資料規格


e128_in	111100110101	$\frac{1111001101010}{10011000000000000000000$
ram[109]	000100010001	0010001 0010001 0010001 0010001
ram[110]	001000100010	0100010 0100010 0100010 0100010
ram[111]	001100110011	0110011 0110011 0110011 0110011
ram[112]	010001000100	1000100 1000100 1000100 1000100
ram[113]	100010000111	11 1100110 1010101

• 加密資料寬度為128,每筆RAM資料為4組bytes,但每組byte的第1個bit不使用,因此每筆RAM的可用資料為28bits,因此每筆AES資料須使用5筆RAM,第5筆僅使用16bits。

e128_in	f355891224466	f355891224466cd9b344891222244891
ram[109]	11111111	11111111
ram[110]	22222222	2222222
ram[111]	33333333	33333333
ram[112]	4444444	4444444
ram[113]	88776655	88776655



RS232測試軟體



GitHub紀錄

• https://github.com/Justina0331/rs232_AES.git

AES參考資料

- https://www.796t.com/content/1541892089.html
- https://ithelp.ithome.com.tw/articles/10249488
- https://github.com/michaelehab/AES-Verilog
- https://github.com/secworks/aes

