Einführung in die Technische Informatik

Prof. Dr.-Ing. Stefan Kowalewski

WS 22/23

Kapitel 12: Schaltelemente und Hardwaresynthese





Abschnitt 12.1

MUX/DeMUX


- Allgemeiner MUX/DeMUX-Aufbau
- ► Top-Down-Multiplexer-Entwurf
- MUX zur Realisierung Boolescher Funktionen





2-MUX (Prinzip)

Funktion: Auswahl des Dateneingangs, der auf den Ausgang geht




y_1	y_0	Z
0	0	x_0
0	1	x_1
1	0	x_2
1	1	x_3






Allgemeiner MUX-Aufbau








Realisierung eines 1-MUX











Realisierung eines 2-MUX











Systematische Konstruktion des 2-MUX







Top-Down-Multiplexer-Entwurf (Rekursion)







MUX zur Realisierung Boolescher Funktionen

1. Möglichkeit: Verwendung von Mintermen


Betrachte:

x_2	x_1	x_0	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0





Hardware-Lookup







MUX zur Realisierung Boolescher Funktionen

2. Möglichkeit: Verwendung von x_0 und $\overline{x_0}$ als Eingang

Betrachte:


x_2	x_1	x_0	f
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0





Realisierung einer Funktion

f dargestellt in alleiniger Abhängigkeit von x_2 und x_1 :





x_2	x_1	f
0	0	0
0	1	x_0
1	0	1
1	1	$\overline{x_0}$





1-DeMUX (Demultiplexer)











2-DeMUX







Allgemeiner Aufbau eines DeMUX







Abschnitt 12.2


Encoder/Decoder

- Encoder/Decoder-Aufbau
- Decoder zur Realisierung Boolescher Funktionen






2x4-Decoder




Funktion: Umwandeln des binären Eingangswerts in einen Dezimalwert








4x2-Encoder



Funktion: Umwandeln des dezimalen Eingangswerts in einen Binärwert



x_3	x_2	x_1	x_0	y_1	y_0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	1 0 0 0	1	1





Realisierung Boolescher Funktionen

Beispiel:


$$f(x_3, x_2, x_1, x_0) = \overline{x_3} \, \overline{x_2} \, \overline{x_1} \, \overline{x_0} + \overline{x_3} x_2 \overline{x_1} \, x_0 + x_3 \overline{x_2} x_1 \overline{x_0} + x_3 x_2 x_1 x_0$$

mittels MUX: siehe oben



Realisierung Boolescher Funktionen

2. mittels Decoder:







Realisierung Boolescher Funktionen

3. mittels Kombination von Decoder und MUX:


Es gibt 4 Input-Kombinationen, für welche f = 1 gilt:

$$x_3 x_2 = 00$$
 und $x_1 x_0 = 00$

$$x_3 x_2 = 01$$
 und $x_1 x_0 = 01$

$$x_3 x_2 = 11 \text{ und } x_1 x_0 = 11$$

$$x_3 x_2 = 10$$
 und $x_1 x_0 = 10$







Abschnitt 12.3

Historie der Hardwaresynthese






Historie der Hardwaresynthese

- Bis in die 70er Jahre:
 - Elektronische Schaltungen werden aus diskreten Bausteinen zusammengesetzt
 - Einzige "formale" Beschreibung: "Schematics"





Beispiel für Schematics: NMOS-RAM




Quelle: Technische Informatik 2, W. Schiffmann und R. Schmitz





Beispiel für Schematics



Quelle: static-resources.imageservice.cloud






Historie der Hardwaresynthese

- In den 80er Jahren kamen Standardbausteine zur Realisierung von logischen Schaltungen auf den Markt
- Idee:
 - Eine einheitliche Standardstruktur
 - Realisierung der eigentlichen Schaltung durch "Programmierung"
 - ≈ Festlegen der Verbindungen und Verbindungsarten
 - Möglichkeit, Programmierung zu ändern
- Oberbegriff: Programmable Logic Devices (PLDs)
- Zunächst sehr einfache Strukturen
- Heute Complex Programmable Logic Devices (CPLDs)





Klassifikation von PLDs



© W. Oberschelp, G. Vossen





Abschnitt 12.4


Simple Programmable Logic Devices

- Aufbau eines PLAs
- Bausteintypen
- Realisierung von Schaltfunktionen durch PLAs
- Programmierung von PLAs
- Punkt-orientierte Darstellung von PLAs
- ► Faltung von PLAs






Aufbau eines Programmable Logic Array (PLA)







Ein Gitterpunkt









Bausteintypen


Identer




Multiplizierer



Addierer



Negat-Multiplizierer









Realisierung der Bausteintypen

<u>Identer</u>




Χ


Addierer



<u>Multiplizierer</u>



<u>Negat-</u> <u>Multiplizierer</u>







Beispiel: Realisierung von Schaltfunktionen durch PLAs

Es soll

$$F\colon B^3 \to B^2$$
, definiert durch $F(x,y,z) \coloneqq (\overline{y}z + xyz, xz + xy\overline{z})$ realisiert werden.






Beispiel: Realisierung von Schaltfunktionen durch PLAs

- n=5 Inputs an der linken Seite
- m=5 Outputs an der rechten Seite
- k=4 Spalten
- #Zeilen = #Variablen + #Outputs
- #Spalten = #disjunkten konjunktiv verknüpften Terme

$$F(x, y, z) \coloneqq (\overline{y}z + xyz, xz + xy\overline{z})$$


$$u \qquad v$$








Beispiel: Realisierung von Schaltfunktionen durch PLAs








Allgemeiner PLA-Aufbau







Zur Programmierung von PLAs




Baustein-Typ	S	t	v	и
0	0	0	x	у
1	0	1	\boldsymbol{x}	x + y
2	1	0	$x \cdot y$	y
3	1	1	$x \cdot \overline{y}$	у

Daraus liest man ab: $u = y + \overline{s}tx$, $v = \overline{s}x + sx(t \oplus y)$





Punkt-orientierte PLA-Darstellung








Faltung von PLAs

PLA für eine Funktion $F: B^5 \to B^3$:

$$F(x_1, x_2, x_3, x_4, x_5) \coloneqq (x_1 x_2 x_3 + x_3 x_4 \overline{x_5}, x_1 \overline{x_3} + \overline{x_3} x_4 x_5, \overline{x_3} x_4 x_5 + \overline{x_1} \overline{x_4} \overline{x_5} + \overline{x_2} \overline{x_4})$$









		Α	В	С	D	E	F
1	x_1	1	1				
_2	\overline{x}_1					1	
3	x_2		1				
_4	\overline{x}_2						1
5	x_3		1		1		
_6	\overline{x}_3	1		1			
7	x_4			1	1		
8	$\overline{\chi}_4$					1	1
9	x_5			1			
10	\overline{x}_5				1	1	















			Α	В	С	D	Ε	F			
	1	x_1	1	1	1	1			x_4		
	2	\overline{x}_1					1	1	\overline{x}_2		
	3	x_2		1			-				
	5	x_3		1		1					
→	6	\overline{x}_3	1		1					→	>
	8	\overline{x}_4					1	1			
	9	x_5			1						
	10	\overline{x}_5		,		1	1				

		Α	В	С	D	E	F	
1	x_1	1	1	1	1			x_4
2	\overline{x}_1					1	1	\overline{x}_{2}
3	x_2		1	1				x_5
5	x_3		1		1			
6	\overline{x}_3	1		1				
8	$\overline{\chi}_4$					1	1	
10	\overline{x}_5				1	1		





			Α	В	С	D	Е	F		
	1	x_1	1	1	1	1			x_4	•
	2	\overline{x}_1					1	1	\overline{x}_2	
	3	x_2		1	1				x_5	
	5	x_3		1		1				
→	6	\overline{x}_3	1		1					
	8	\overline{x}_4					1	1		
	10	\overline{x}_5				1	1			

		Α	В	С	D	Ε	F	
1	x_1	1	1	1	1			x_4
2	\overline{x}_1					1	1	\overline{x}_2
3	x_2		1	1				x_5
5	x_3		1		1	1	1	\overline{x}_4
6	\overline{x}_3	1		1				
10	\overline{x}_5				1	1		




			Α	В	С	D	Ε	F	
	1	x_1	1	1	1	1			x_4
	2	\overline{x}_1					1	1	\overline{x}_2
	3	x_2		1	1				x_5
· ·	5	x_3		1		1	1	1	\overline{x}_4
→	6	\overline{x}_3	1		1				
	10	\overline{x}_5				1	1		

		Α	В	С	D	Ε	F	
1	x_1	1	1	1	1			x_4
_2	\overline{x}_1					1	1	\overline{x}_2
3	x_2		1	1				x_5
5	x_3		1		1	1	1	\overline{x}_4
6	\overline{x}_3	1		1	1	1		$ \overline{x}_5 $






Faltung der UND-Ebene








Block-Faltung







Programmable Array Logic (PAL)







Abschnitt 12.5

Complex Programmable Logic Devices


- ► CPLDs
- Prinzipielle FPGA-Struktur
- Spartan-FPGAs





CPLDs


- Zentrale Verbindungsmatrix
- Einfaches Routing
- Einfaches, deterministischesZeitverhalten
- Tools müssen nur
 Verbindungspunkte setzen







Prinzipschaltbild eines CPLDs




© W. Oberschelp, G. Vossen





FPGAs


- Kanalbasierte Verbindungen
- Komplexes Routing
- Zeitverhalten erst nach Design bekannt
- Tools müssen komplexe
 Synthesen durchführen







Prinzipielle FPGA-Struktur




© W. Oberschelp, G. Vossen





Prinzip der FPGA-Verbindungsstruktur



© W. Oberschelp, G. Vossen






Spartan-3 XC3S200FT256 FPGA

- Taktfrequenz von bis zu 165MHz
- Bis zu 173 benutzerdefinierte Ein-/Ausgabesignale
- 1,2V Kern
- Spannungsregelbare Ein-/Ausgabeoperation: 1,2 3,3V
- 4320 gleichwertige logische Zellen
- Interne Multiplizierer und Multiplexer
- Speicherung der Konfiguration in SRAM (flüchtig)
 - Kann auch in externem Flash-Speicher abgelegt werden
- Weitere Informationen: www.xilinx.com





Spartan-3 XC3S200FT256 Architektur








Spartan-3 XC3S200FT256 Architektur

I/O Block:








Spartan-3 XC3S200FT256 Architektur


Complex Logic Block:

LUT (Lookup Table)









Abschnitt 12.7

VHSIC Hardware Description Language

- Motivation
- Crashkurs
- Komplexes Beispiel






Hardwarebeschreibungssprachen


- Schematics nicht geeignet für CPLDs und FPGAs
- Low-Level Beschreibung der Programmierung (einzelne Verbindungen) auch nicht angemessen
- ► → Hardwarebeschreibungssprachen





Prinzip: Hardware wie Software entwickeln









Hardwarebeschreibungssprachen

- vor 1987: > 100 HDLs
- heute vor allem zwei HDL:
 - VHDL
 - an Ada angelehnt
 - seit 1987 standardisiert
 - Verilog
 - an C angelehnt
 - seit 1997 standardisiert
- Trend: stärkere Orientierung an C, z.B. System-C





VHDL

- VHSIC Hardware Description Language
- VHSIC = Very High Speed Integrated Circuits

Synthetisierbar

- FPGA Programmierung
- ASIP* Programmierung ¦
- Hardware Design

Nicht synthetisierbar

- Testen
- Simulationen

*ASIP = Application-Specific Instruction Set Processor






VHDL Crashkurs

- Basiselemente:
 - Entity: Black-Box Interface
 - Architecture: Implementierung
 - Configuration: Zuordnung Entity → Architecture
 - Package: globale Konstanten, Hilfsfunktionen, etc.
- Hierarchischer Aufbau
 - Top-down Entwurfsprozess
 - Platine → Bauteil → Modul → ALU → Gatter → Transistor
- Verschiedene Modelle
 - Mehrere Architectures pro Entity
 - Bindung durch Configurations





Struktur einer VHDL-Beschreibung







Bestandteile einer Architecture

Process

- Laufen parallel
- Kommunizieren über synchronisierte Signale
- Beobachten Liste von Signalen (Sensitivity List)

Signal

- Architecture intern und synchronisiert
- Mapping nach außen über Port-Deklaration
- Nur ein Treiber pro Signal (d.h. nur ein Prozess darf das Signal ändern)

Variablen

- Process intern
- Nicht synchronisiert






Ausführungsmodell

- Alle Prozesse einer Architecture laufen parallel
- Prozesse arbeiten Aufgabe ab und warten
- Warten wird durch Ereignis beendet
 - Sensitivity List
 - Zeitschranke
 - Beliebig komplexe Ausdrücke
- Wenn alle Prozesse warten, werden Signaländerungen übernommen





Beispiel







Datentypen

- Standard: boolean, integer, char, string, real, ...
- Aufzählungstypen: (rot, gelb, gruen)
- Subtypen: natural (0...n)
- Komplex: array, record, file
- Zeiger: access
- Physikalisch: Zeit (z.B. 2 ns)
- Technische: std_logic, std_logic_vector 0 oder 1 z.B. (1,0,0)





std_logic

Definiert in IEEE 1164

```
library ieee;
use ieee.std logic 1164.all;
```

Technisches Signal

- U noch nicht initialisiert
- X treibend unbekannt
- 0 treibend logische 0
- 1 treibend logische 1
- Z hochohmig (für Busse mit Three-State)
- W schwach unbekannt
- L schwach logische 0
- H schwach logische 1
- egal (für Logiksynthese)





Deklarationen


```
constant SIZE: integer := 5;
variable U,V: std logic;
variable W: std logic := '1';
variable I: integer 0 to 255 := 0;
signal A: std logic vector(3 downto 0) := "0000";
-- Initialisierung mit:=
-- Zuweisung (s.u.) mit <=
```





Operatoren

- Logisch: and or not nand nor xor xnor
- Relational: = /= < <= > >=



- Schieben: sll srl sla sra rol ror
- Arithmetisch: + * / mod rem abs **
- Für std logic und std logic vector überladen

*logically = mit Nullen auffüllen

*arithmetically = mit dem Vorzeichen auffüllen





Anweisungen 1/3

```
\forall := expr;
S \le \exp r;
if cond1 then
  statements1
elsif cond2 then
  statements2
else
  statements3
end if;
```

-- Variablenzuweisung

-- Signalzuweisung

-- Verzweigung





Anweisungen 2/3

```
case expr is -- Mehrfachverzweigung
when value1 => statements1
when value2 => statements2
when value3 => statements3
when others => statements0
end case;
```





Anweisungen 3/3

```
-- While-Schleife
while expr loop
    statements
end loop;
                                      -- For-Schleife
for I in 1 to 10 loop
    statements
end loop;
                                                          -- Endlos-Schleife
loop
    statements
                                           -- Abbruchbedingung
    exit when cond
   next when cond
                                           -- Nächste Iteration
end loop;
```





Beispiel: D-FlipFlop

```
library ieee;
use ieee.std logic 1164.all;
entity DFlipFlop is
 port (D, CLK : in std logic;
                                               -- Eingangssignale
               : out std logic := '0');
                                               -- Ausgangssignal
end entity DFlipFlop;
architecture Verhalten of DFlipFlop is
begin
  Schalten : process (CLK)
                                               -- Prozess mit
 begin
                                               -- Sensitivity List
                                               -- Hilfsfunktion
    if rising edge(CLK) then
      O <= D;
                                               -- Signalzuweisung
    end if:
  end process Schalten;
end architecture Verhalten;
```





Kurzschreibweise

```
library ieee;
use ieee.std logic 1164.all;
entity DFlipFlop is
                                              -- Eingangssignale
 port (D, CLK : in std logic;
               : out std logic := '0');
                                              -- Ausgangssignal
end entity DFlipFlop;
architecture Verhalten of DFlipFlop is
begin
   Q <= D when rising edge(CLK);
end architecture Verhalten;
-- kein Prozess, aber (fast) äquivalent
-- bedingte, parallele Signalzuweisung
-- implizite Sensitivity List mit allen Eingängen
```





Struktureller Aufbau

- Verbinden mehrerer Entities
- Kann mit Process gemischt werden
- Grundprinzip der Hierarchie
- Mapping von Ein- und Ausgängen
- Wird vom "Compiler" aufgelöst
- Bei mehr als einer Architecture:
 - Komplizierte automatische Auswahl (Fehlerquelle)
 - Explizit Auswahl durch Configuration





Beispiel: Debouncer 1/2

```
library ieee;
use ieee.std logic 1164.all;
entity Debouncer is
 port (PIN, CLK : in std logic;
                 : out std logic := '0');
end entity Debouncer;
architecture Aufbau of Debouncer is
  signal Q1, Q2, Q3, Q4 : std logic := '0';
  component DFlipFlop
    port (D, CLK : in std logic;
                 : out std logic := '0');
  end component;
```





Beispiel: Debouncer 2/2

```
function all_equal(A, B, C, D : std_logic) return boolean is


begin

return A = B and B = C and C = D;
end function all_equal;
```

CLK

begin


```
DFF1 : DFlipFlop port map (PIN, CLK, Q1);
DFF2 : DFlipFlop port map (Q1, CLK, Q2);
DFF3 : DFlipFlop port map (Q2, CLK, Q3);
DFF4 : DFlipFlop port map (Q3, CLK, Q4);
Q <= Q1 when all_equal(Q1, Q2, Q3, Q4);
end architecture Aufbau;</pre>
```







Alarmkontrolle








Beispiel: Alarmkontrolle (Entity)

```
library ieee;
use ieee.std_logic_1164.all;
entity AlarmController is
   port (ERROR, RECEIPT, RESET, CLK : in std_logic;
        POWER, YELLOW, RED : out std_logic);
end entity;
```







Beispiel: Alarmkontrolle (Components)

```
architecture Kombi of AlarmController is
  signal D ERROR, D RECEIPT, D RESET : std logic;
  component DFlipFlop
   port (
      D, CLK : in std logic;
             : out std logic := '0');
  end component;
  component Debouncer
   port (
      PIN, CLK : in std logic;
               : out std logic := '0');
  end component;
```





Beispiel: Alarmkontrolle (Mapping)

```
DB1 : Debouncer port map (ERROR, CLK, D_ERROR);

DB2 : Debouncer port map (RECEIPT, CLK, D_RECEIPT);

DB3 : Debouncer port map (RESET, CLK, D_RESET);
```





Beispiel: Alarmkontrolle (Process)

```
Schalten: process(CLK)
   variable state : integer := 1;
 begin
    if rising edge(CLK) then
      case state is
       when 1 => POWER <= '1'; YELLOW <= '0'; RED <= '0';</pre>
       when 2
                    => POWER <= '0'; YELLOW <= '0'; RED <= '1';
       when 3
                   => POWER <= '0'; YELLOW <= '1'; RED <= '0';
       when others => POWER <= '0'; YELLOW <= '1'; RED <= '1';
     end case;
      if state = 1 and D ERROR = '1' then state := 2;
      elsif state = 2 and D RECEIPT = '1' then state := 3;
      elsif state = 3 and D RESET = '1' and D ERROR = '0' then
        state := 1;
     end if:
    end if:
 end process;
end architecture:
```





Beispiel: Alarmkontrolle (Configuration)

```
use work.all;
configuration Binding of AlarmController is
  for Kombi
    for all: Debouncer
      use entity work. Debouncer (Aufbau);
      for Aufbau
        for all : DFlipFlop
          use entity work.DFlipFlop(Verhalten);
        end for;
      end for;
    end for;
  end for:
end Binding;
```





Es gibt noch viel mehr...

- Generische Entities
 - Variable Wordgröße
 - Variable Pufferlänge
- Automatische Configurations
- Umfangreiche Bibliotheken
- Hardwaresynthese
- Analoge Schaltungen
- Quellen
 - VHDL Kompakt: http://tams.informatik.uni-hamburg.de
 - Standard: IEC 61691-1-1 04



