# Tema 3 - Prácticas: Exhibidor BCD de 7 segmentos

Fundamentos de Computadores Curso 2020/21



### Índice

- Plan de trabajo
- 2 Tabla de verdad exhibidor BCD de 7 segmentos
- 3 Implementación del segmento a
- 4 Trabajo por hacer ...




### Agenda

- Plan de trabajo
- 2 Tabla de verdad exhibidor BCD de 7 segmentos
- Implementación del segmento a
- 4 Trabajo por hacer . . .



# Plan de trabajo

**Objetivo:** Se desea implementar un decodificador para un "display" de 7 segmentos capaz de representar los dígitos decimales (del 0 al 9), el signo menos (-) y un signo de error (la letra E mayúscula).



Entrada de 4 bits que codifican el carácter decimal (BCD, o *Binary Coded Decimal*):

- Los valores 0 (0000) al 9 (1001) expresados en binario natural de 4 bits
- El signo de error (entrada 1110)
- El signo menos (entrada 1111)
- El resto de entradas serán valores no importa



# Plan de trabajo (ii)

El plan de trabajo de esta sesión será el siguiente:

- Lectura previa del boletín por parte del alumno.
- Oiseño del bit de salida a mediante sumas de productos.
- O Diseño del bit de salida b mediante productos de sumas.
- O Diseño del bit de salida c usando sólo puertas NAND.
- 5 Diseño del bit de salida d usando sólo puertas NOR.
- Diseño del bit de salida e usando un multiplexor de 3 entradas de control (más un inversor).




### Agenda

- Plan de trabajo
- 2 Tabla de verdad exhibidor BCD de 7 segmentos
- 3 Implementación del segmento a
- 4 Trabajo por hacer ...



### Tabla de verdad exhibidor BCD de 7 segmentos (i)





# Tabla de verdad exhibidor BCD de 7 segmentos (ii)

Nº	A <sub>3</sub>	A <sub>2</sub>	$A_1$	<i>A</i> <sub>0</sub>	а	Ь	с	d	е	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
A (Indet.)	1	0	1	0	-	-	-	-	-	-	-
B (Indet.)	1	0	1	1	-	-	-	-	-	-	-
C (Indet.)	1	1	0	0	-	-	-	-	-	-	-
D (Indet.)	1	1	0	1	-	-	-	-	-	-	-
E (Error)	1	1	1	0	1	0	0	1	1	1	1
F (Menos)	1	1	1	1	0	0	0	0	0	0	1

#### Carácter exhibido

C - NMT MWF CO

E




### Agenda


- Plan de trabajo
- 2 Tabla de verdad exhibidor BCD de 7 segmentos
- 3 Implementación del segmento a
- 4 Trabajo por hacer . . .




#### Implementación del segmento a como sumas de productos

Nº	A <sub>3</sub>	A <sub>2</sub>	A <sub>1</sub>	<i>A</i> <sub>0</sub>	а
0	0	0	0	0	1
1	0	0	0	1	0
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	0
5	0	1	0	1	1
6	0	1	1	0	1
7	0	1	1	1	1
8	1	0	0	0	1
9	1	0	0	1	1
A (Indet.)	1	0	1	0	-
B (Indet.)	1	0	1	1	-
C (Indet.)	1	1	0	0	-
D (Indet.)	1	1	0	1	-
E (Error)	1	1	1	0	1
F (Menos)	1	1	1	1	0









$$\bar{A}_2 \cdot \bar{A}_0$$






$$\bar{A}_2 \cdot \bar{A}_0$$
 $\bar{A}_3 \cdot A_1$ 






$$ar{A_2} \cdot ar{A_0}$$
 $ar{A_3} \cdot A_1$ 
 $A_2 \cdot ar{A_1} \cdot A_0$ 






$$ar{A_2} \cdot ar{A_0}$$
 $ar{A_3} \cdot A_1$ 
 $A_2 \cdot ar{A_1} \cdot A_0$ 
 $A_1 \cdot ar{A_0}$ 






$$egin{array}{l} ar{A_2} \cdot ar{A_0} \\ ar{A_3} \cdot A_1 \\ A_2 \cdot ar{A_1} \cdot A_0 \\ A_1 \cdot ar{A_0} \\ A_3 \cdot ar{A_2} \end{array}$$




$$egin{align*} & A_1 & A_0 \ & A_3 & A_1 \ & A_2 & A_1 & A_0 \ & A_3 & A_2 \ & A_3 & A_2 \ & A_3 & A_1 \ & A_3 & A_2 \ & A_3 & A_1 \ & A_3 & A_2 \ & A_3 & A_1 \ & A_3 & A_2 \ & A_3 & A_1 \ & A_3 & A_2 \ & A_3 & A_1 \ & A_3 & A_2 \ & A_3 & A_1 \ & A_3 & A_2 \ & A_3 & A_2 \ & A_3 & A_3 & A_1 \ & A_3 & A_2 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 & A_3 & A_3 & A_3 & A_3 & A_3 \ & A_3 &$$




#### Implicantes primos:

$$\begin{array}{l} \bar{A_2} \cdot \bar{A_0} \\ \bar{A_3} \cdot \bar{A_1} \\ A_2 \cdot \bar{A_1} \cdot A_0 \\ A_1 \cdot \bar{A_0} \\ A_3 \cdot \bar{A_2} \\ \underline{A_3} \cdot \bar{A_1} \end{array}$$


 $\bar{A}_2 \cdot A_1$ 



Implicante 
$$ar{A}_2 \cdot ar{A}_0$$
  
 $ar{A}_3 \cdot A_1$   
 $A_2 \cdot ar{A}_1 \cdot A_0$   
 $A_1 \cdot ar{A}_0$   
 $A_3 \cdot ar{A}_2$   
 $A_3 \cdot ar{A}_1$   
 $ar{A}_2 \cdot A_1$   
 $ar{A}_3 \cdot A_2 \cdot A_0$ 



$$\begin{array}{l} \overline{A_2} \cdot \overline{A_0} \\ \overline{A_3} \cdot A_1 \\ A_2 \cdot \overline{A_1} \cdot A_0 \\ A_1 \cdot \overline{A_0} \\ A_3 \cdot \overline{A_2} \\ A_3 \cdot \overline{A_1} \\ \overline{A_2} \cdot A_1 \\ \overline{A_3} \cdot A_2 \cdot A_0 \\ A_3 \cdot \overline{A_0} \end{array}$$




#### Implicantes primos:

$$\bar{A}_{2} \cdot \bar{A}_{0} 
\bar{A}_{3} \cdot A_{1} 
A_{2} \cdot \bar{A}_{1} \cdot A_{0} 
A_{1} \cdot \bar{A}_{0} 
A_{3} \cdot \bar{A}_{2} 
A_{3} \cdot \bar{A}_{1} 
\bar{A}_{2} \cdot A_{1}$$

 $\bar{A}_2 \cdot A_1$   $\bar{A}_3 \cdot A_2 \cdot A_0$   $A_3 \cdot \bar{A}_0$ 

Implicante primo esencial:  $\bar{A}_2 \cdot \bar{A}_0$ 

¿Qué implicantes primos usamos además del implicante primo esencial?




$$egin{aligned} ar{\mathcal{A}_2} \cdot ar{\mathcal{A}_0} & 
ightarrow extbf{Esencial} \ ar{\mathcal{A}_3} \cdot \mathcal{A}_1 \ \mathcal{A}_2 \cdot ar{\mathcal{A}_1} \cdot \mathcal{A}_0 \ \mathcal{A}_1 \cdot ar{\mathcal{A}_0} \ \mathcal{A}_3 \cdot ar{\mathcal{A}_2} \end{aligned}$$

$$a = (\bar{A}_2 \cdot \bar{A}_0) + (\bar{A}_3 \cdot A_1) + (A_2 \cdot \bar{A}_1 \cdot A_0) + (A_1 \cdot \bar{A}_0) + (A_3 \cdot \bar{A}_2)$$



$$a = (\bar{A_2} \cdot \bar{A_0}) + (\bar{A_3} \cdot A_1) + (A_2 \cdot \bar{A_1} \cdot A_0) + (A_1 \cdot \bar{A_0}) + (A_3 \cdot \bar{A_2})$$



### Agenda

- Plan de trabajo
- 2 Tabla de verdad exhibidor BCD de 7 segmentos
- 3 Implementación del segmento a
- 4 Trabajo por hacer . . .



### Trabajo por hacer ...

#### Lo siguiente nos queda por hacer:

- Diseño del bit de salida b mediante productos de sumas.
- Oiseño del bit de salida c usando sólo puertas NAND.
- Diseño del bit de salida d usando sólo puertas NOR.
- Oiseño del bit de salida e usando un multiplexor de 3 entradas de control (más un inversor).

