Úvod

- 1. Co je správně?
- :r1 Jeden bit má osm bajtů.
- :r2 Jeden bajt má osm bitů.
- :r3 Jeden bajt je složen ze dvou nebo čtyř slov.

r2 ok

- 2. Nejmenší adresovatelná jednotka paměti je
- :r1 kapacita místa v paměti, které má vlastní adresu.
- :r2 nejmenší hodnota adresy v paměti.
- :r3 nejmenší číslo, které lze do paměti uložit.

:r1 ok

- 3. Nejmenší adresovatelná jednotka paměti typicky je
- :r1 1 bit
- :r2 8 bitů
- :r3 16 bitů

:r2 ok

- 4. 1 KB je
- :r1 1000 B
- :r2 1048 b
- :r3 1024 B

:r3 ok

- 5. 2²⁰ baitů ie
- :r1 256 KB
- :r2 512 KB
- :r3 1 MB
- :r4 2 MB
- :r5 4 MB

:r3 ok

- 6. Architektura počítače "von Neumann" obsahuje pravidlo:
- :r1 Počítač obsahuje procesor, DMA kanál, operační paměť a V/V zařízení.
- :r2 Počítač obsahuje operační paměť, ALJ, řadič a V/V

zařízení.

:r3 Počítač obsahuje procesor, DMA kanál a operační paměť.

:r2 ok

- 7. Architektura počítače "von Neumann" obsahuje pravidlo:
- :r1 Údaie a instrukce isou vyiádřeny binárně.
- :r2 Údaje a instrukce jsou vyjádřeny číselně.
- :r3 Údaje a instrukce jsou vyjádřeny slovně.
- :r4 Instrukce se v assembleru píší zkratkou.

:r1 ok

- 8. Paměť o maximální kapacitě 1M adresovatelných míst musí mít adresovací sběrnici širokou právě
- :r1 32 bitů
- :r2 21 bitů
- :r3 20 bitů
- :r4 30 bitů

:r3 ok

- 9. Paměť o maximální kapacitě 1G adresovatelných míst musí mít adresovací sběrnici širokou právě
- :r1 32 bitů
- :r2 21 bitů
- :r3 20 bitů
- :r4 30 bitů

:r4 ok

10. Jaká je správná posloupnost seřazená podle velikosti uchovávané

informace od nejmenší po největší?

- :r1 bit, slovo, bajt
- :r2 bit, bajt, slovo
- :r3 bajt, slovo, bit
- :r4 bajt, bit, slovo
- :r5 slovo, bajt, bit

:r2 ok

- 11. Paměť RAM
- :r1 se řadí mezi paměti se sekvenčním přístupem
- :r2 je určena pouze ke čtení
- :r3 je určena ke čtení i k zápisu
- :r4 se řadí mezi periferní paměti

:r3 ok

- 12. Program řídící činnost automatické pračky patří typicky do kategorie
- :r1 hardware
- :r2 bestware
- :r3 firmware
- :r4 adware
- :r5 spyware

:r3 ok

- 13. Jednotka informace 1 slovo (1 word) odpovídá
- :r1 žádná z odpovědí není správně
- :r2 2 B
- :r3 32 b
- :r4 64 b
- :r5 všechny odpovědi mohou být správně

:r5 ok

14. 24bitová adresová sběrnice dokáže adresovat paměťový prostor o kapacitě

maximálně (adresovatelná jednotka je bajt):

- :r1 4 MB
- :r2 16 MB
- :r3 1 GB
- :r4 4 GB
- :r5 16 GB

:r2 ok

- 15. Mezi různými typy pamětí nejmenší kapacitu má obvykle
- :r1 registr
- :r2 vnitřní (operační) paměť
- :r3 vnější (periferní) paměť

:r1 ok

- 16. Mezi různými typy pamětí je z hlediska přístupu nejrychlejší pamětí
- :r1 registr
- :r2 vnitřní (operační) paměť
- :r3 vnější (periferní) paměť

:r1 ok

- 17. Paměť se sekvenčním přístupem
- :r1 má vždy kratší přístupovou dobu k datům než paměť s přímým přístupem
- :r2 při přístupu k místu s adresou n projde nejdříve adresy 0-(n-1)
- :r3 je typicky paměť typu registr
- :r4 je typicky vnitřní (operační) paměť
- :r5 má typicky velmi nízkou přístupovou dobu

:r2 ok

- 18. Která charakteristika neplatí pro paměť typu registr?
- :r1 velmi malá kapacita
- :r2 energeticky nezávislá
- :r3 velmi nízká přístupová doba
- :r4 paměť s přímým přístupem
- :r5 slouží pro krátkodobé uchování právě zpracovávaných informací

:r2 ok

- 19. Která charakteristika platí pro paměť typu registr?
- :r1 kapacita v řádu desítek GB
- :r2 energeticky nezávislá
- :r3 paměť s přímým přístupem
- :r4 slouží pro dlouhodobé uchování informací
- :r5 při přístupu k místu s adresou n projde nejdříve adresy 0-(n-1)
- :r3 ok
- 20. V architektuře "von Neumann" má dekódování instrukcí na starost
- :r1 řadič

- :r2 aritmeticko-logická jednotka
- :r3 procesor
- :r4 operační paměť
- :r5 V/V zařízení
- :r1 ok
- 21. Které tvrzení neplatí pro von Neumannovu architekturu?
- :r1 Program je uložen v paměti oddělené od paměti pro data.
- :r2 Počítač obsahuje operační paměť, ALJ, řadič a V/V zařízení.
- :r3 Program je uložen v paměti spolu s daty.
- :r4 Instrukce jsou vyjádřeny binárně.
- :r5 Data jsou vyjádřena binárně.
- :r1 ok
- 22. Stavová hlášení jsou v architektuře "von Neumann" zasílána:
- :r1 aritmeticko-logické jednotce
- :r2 operační paměti
- :r3 řadiči
- :r4 V/V zařízení
- :r5 procesoru
- :r3 ok
- 23. Které tvrzení o koncepci Johna von Neumanna neplatí?
- :r1 Program se umístí do operační paměti přes ALJ pomocí vstupního zařízení.
- :r2 Data se umístí do operační paměti přes ALJ pomocí vstupního zařízení.
- :r3 Jednotlivé kroky výpočtu provádí aritmeticko-logická iednotka.
- :r4 Mezivýsledky jsou ukládány do operační paměti.
- :r5 Po skončení jsou výsledky poslány přes řadič na výstupní zařízení.
- :r5 ok
- 24. Doslovný překlad zkratky RAM je

- :r1 Rewrite And Machine
- :r2 Random Access Memory
- :r3 Record Access Memory
- :r2 ok
- 25. Jedno slovo obyčejne nemá
- :r1 1 slabiku
- :r2 2 slabiky
- :r3 4 slabiky
- :r4 8 slabik
- :r1 ok
- 26. Ve von Neumannově modelu
- :r1 netečou data z ALJ do paměti
- :r2 netečou data z řadiče do ALJ
- :r3 netečou data z ALJ do řadiče
- :r4 netečou data z paměti do ALJ
- :r2 ok
- 27. 2¹⁰ bajtů je
- :r1 1 KB
- :r2 128 KB
- :r3 512 KB
- :r4 1 MB
- :r1 ok
- 28. 2³² bajtů je
- :r1 2 MB
- :r2 4 MB
- :r3 1 GB
- :r4 2 GB
- :r5 4 GB
- :r5 ok
- 29. 2¹⁶ bajtů je
- :r1 24 KB
- :r2 32 KB
- :r3 64 KB

:r4 128 KB

:r3 ok

Číselné sústavy

30. V polyadické soustavě je číslo

:r1 součet bitů n-tice, ve které je uloženo.

:r2 vždy dělitelné svým základem.

:r3 součet mocnin základu vynásobených číslicemi.

:r3 ok

31. Čísla lze mezi soustavami snadno (každou k-tici číslic nižší

soustavy nahradíme číslicí soustavy vyšší) převádět mezi soustavami o základu

:r15a7

:r2 8 a 2

:r3 10 a 16

:r2 ok

32. Číslo 21 v desítkové soustavě po převedení do soustavy dvojkové

je

:r1 10101

:r2 11011

:r3 10011

:r4 nelze do dvojkové soustavy převést

:r1 ok

33. Pascalovský typ INTEGER je celé číslo, které se na počítačích

PC zobrazuje v

:r1 přímém kódu.

:r2 doplňkovém kódu.

:r3 inverzním kódu.

:r2 ok

34. Znaménkový bit v celém čísle je zpravidla bit :r1 nejnižšího řádu.

:r2 nultého řádu.

:r3 nejvyššího řádu.

:r3 ok

35. Znaménkový bit bývá zpravidla

:r1 roven jedné, pokud se zobrazuje číslo kladné

:r2 roven nule, pokud se zobrazuje číslo záporné

:r3 roven nule, pokud se zobrazuje číslo kladné

:r3 ok

36. Rozsah zobrazení celého čísla uloženého ve dvojkovém doplňkovém kódu na 8 (celkem) bitech ie

:r1 <-128:127>

:r2 <-256;255>

:r3 <-511;512>

:r4 <-1024;1023>

:r5 žádný z~uvedených

:r1 ok

37. Největší zobrazitelné celé číslo ve dvojkovém doplňkovém kódu

má tvar

:r1 100...00

:r2 111...11

:r3 000...00

:r4 100...01

:r5 011...11

:r5 ok

38. Při sčítání dvou čísel v inverzním kódu jako korekci výsledku použijeme:

:r1 násobný přenos

:r2 kruhový přenos

:r3 konverzní přenos

:r4 desítkový přenos

:r2 ok

39. Přeplnění (přetečení) je stav, ve kterém

:r1 výsledek spadá mimo přesnost

:r2 výsledek spadá mimo rozlišitelnost

:r3 výsledek spadá mimo rozsah zobrazení

:r3 ok

40. Vyberte nepravdivé tvrzení týkající se zobrazení celého čísla:

:r1 přímý kód obsahuje kladnou a zápornou nulu

:r2 inverzní kód obsahuje kladnou a zápornou nulu

:r3 doplňkový kód obsahuje pouze jednu nulu

:r4 rozsah zobrazení doplňkového kódu je symetrický

:r5 se všemi bity doplňkového kódu se pracuje stejně

:r4 ok

41. Inverzní kód pro zobrazení celého čísla nemá

:r1 jednu nulu

:r2 symetrický rozsah zobrazení

:r3 znaménkový bit

:r4 ve znaménkovém bitu jedničku pro označení záporného čísla

:r1 ok

42. Znaménkový bit pro zobrazení celého čísla

:r1 je bit nejnižšího řádu

:r2 se běžně nepoužívá

:r3 je bit nejnižšího řádu pouze pokud se jedná o číslo

:r4 má hodnotu 1 pro kladné číslo

:r5 má hodnotu 0 pro kladné číslo

:r5 ok

43. Přetečení nastane pro celočíselné aritmetice ve dvojkovém doplňkovém kódu

nastane

:r1 pokud se přenos ze znaménkového bitu rovná přenosu do znaménkového bitu

:r2 pokud se přenos ze znaménkového bitu nerovná přenosu do znaménkového bitu

:r3 pokud se přenos ze znaménkového bit nerovná znaménkovému bitu

:r4 pokud se přenos ze znaménkového bit rovná

znaménkovému bitu

:r5 pokud výsledek operace nespadá mimo rozsah zobrazení

:r2 ok

- 44. Osmičkovou a šestnáctkovou soustavu používáme, protože:
- :r1 vnitřně si počítač uchovává data v těchto soustavách
- :r2 výpočet procesoru je rychlejší než při použití dvojkové soustavy
- :r3 zápis čísla je kratší než ve dvojkové soustavě
- :r4 vstupní a výstupní zařízení pracují s těmito soustavami

:r3 ok

- 45. Binární hodnota 0,1001 odpovídá dekadické hodnotě desetinného čísla:
- :r1 9/16
- :r2 1/32
- :r3 9/10
- :r4 1/16
- :r5 10/9

:r1 ok

- 46. Při sčítání ve dvojkovém doplňkovém kódu platí:
- :r1 přetečení nastane, pokud je rozsah zobrazení jiný než <0;2ⁿ-1>
- :r2 všechny bity (kromě znaménkového) se sčítají stejně
- :r3 vznikne-li přenos ze znaménkového bitu, je nutné provádět tzv. kruhový přenos
- :r4 přetečení nastane, pokud se přenosy z/do znaménkového bitu rovnají
- :r5 vznikne-li přenos ze znaménkového bitu, tak se ignoruje

:r5 ok

- 47. Dvojkové číslo 1000 v přímém kódu v zobrazení se znaménkem na 4 bitech je:
- :r1 největší zobrazitelné
- :r2 nejmenší zobrazitelné

- :r3 kladná nula
- :r4 záporná nula
- :r5 žádná odpověď není správná

:r4 ok

- 48. Dvojkové číslo 1000 v inverzním kódu v zobrazení se znaménkem na 4 bitech je:
- :r1 neivětší zobrazitelné
- :r2 nejmenší zobrazitelné
- :r3 kladná nula
- :r4 záporná nula
- :r5 žádná odpověď není správná

:r2 ok

- 49. Dvojkové číslo 1111 v doplňkovém kódu v zobrazení se znaménkem na 4 bitech je:
- :r1 největší zobrazitelné
- :r2 nejmenší zobrazitelné
- :r3 kladná nula
- :r4 záporná nula
- :r5 žádná odpověď není správná

:r5 ok

- 50. Kruhový přenos je:
- :r1 inverze bitů
- :r2 inverze bitů a přičtení jedničky k výsledku
- :r3 přičtení přenosu z nejvyššího řádu k výsledku
- :r4 přičtení přenosu z nejvyššího řádu ke znaménkovému bitu
- :r5 přičtení jedničky k nejvyššímu řádu výsledku

:r3 ok

- 51. Kladná čísla v zobrazení se znaménkem mají na n bitech:
- :r1 ve všech kódech stejný rozsah
- :r2 v přímém kódu o 1 větší rozsah než v inverzním
- :r3 stejný rozsah jako kladná čísla v zobrazení bez znaménka
- :r4 v inverzním kódu o 1 číslo méně, než je záporných

:r5 v inverzním kódu rozsah <0;2ⁿ-1>

:r1 ok

- 52. Které z dvojkových čísel v reprezentaci se znaménkem na 4 bitech je kladné?
- :r1 1010 v inverzním kódu
- :r2 0100 v inverzním kódu
- :r3 1010 v přímém kódu
- :r4 1111 v doplňkovém kódu
- :r5 všechny odpovědi jsou správné

:r2 ok

- 53. Kladná čísla v reprezentaci bez znaménka mají na n bitech rozsah:
- :r1 <2ⁿ-1>
- :r2 <0;2ⁿ⁻¹-1>
- :r3 <0;2ⁿ⁻¹+1>
- :r4 <-2ⁿ-1;2ⁿ-1>
- :r5 <-2ⁿ⁻¹-1;2ⁿ⁻¹-1>

:r1 ok

- 54. Rozsah zobrazení směrem ke kladným číslům a směrem k záporným číslům je rozložen asymetricky v:
- :r1 přímém kódu
- :r2 inverzním kódu
- :r3 doplňkovém kódu
- :r4 přímém a inverzním kódu
- :r5 inverzním a doplňkovém kódu

:r3 ok

- 55. Dvě reprezentace nuly se vyskytují v:
- :r1 přímém a doplňkovém kódu
- :r2 přímém a inverzním kódu
- :r3 inverzním a doplňkovém kódu
- :r4 přímém, inverzním a BCD kódu
- :r5 doplňkovém, inverzním a přímém kódu

:r2 ok

56. Která z čísel jsou shodná (nejvyšší bit je znaménkový)?

:r1 1001 v přímém a 1010 v inverzním kódu

:r2 1101 v inverzním a 1110 v doplňkovém kódu

:r3 1111 v doplňkovém a 1000 v přímém kódu

:r4 1000 v doplňkovém a 1000 v inverzním kódu

:r5 žádná z odpovědí není správná

:r2 ok

57. Rozsah zobrazení dvojkového doplňkového kódu na n bitech je:

:r1 <0;2ⁿ⁻¹-1>

:r2 <-2ⁿ⁻¹;2ⁿ⁻¹-1>

:r3 <-2ⁿ⁻¹-1;2ⁿ⁻¹-1>

:r4 <-2ⁿ-1;2ⁿ-1>

:r5 <-2ⁿ+1;2ⁿ-1>

:r2 ok

58. Co znamená použití pořadí Little-Endian?

:r1 Bajt nejnižšího řádu je uložen na nejnižší adrese.

:r2 Bajt nejvyššího řádu je uložen na nejnižší adrese.

:r3 Bajt nejnižšího řádu je uložen na nejvyšší adrese.

:r4 Bity v bajtu jsou také v pořadí Little-Endian.

:r5 Všechny bity (kromě znaménkového) se sčítají stejně.

:r1 ok

59. Dvojkové číslo 1001 v reprezentaci se znaménkem na 4 bitech se v inverzním kódu rovná

:r1 6

:r2 -6

:r3 9

:r4 -9

:r2 ok

60. Jak při sčítání binárních čísel ve dvojkovém doplňkovém kódu poznám, že došlo k přetečení?

:r1 k přetečení nemůže dojít, zabraňuje mu kruhový přenos

:r2 přenos ze znaménkového bitu je 1

:r3 přenos do znaménkového bitu se nerovná přenosu ze znaménkového bitu

:r4 přenos do znaménkového bitu se rovná přenosu ze znaménkového bitu

:r3 ok

61. Číslo 14 v decimální soustavě odpovídá

:r1 D v hexadecimální soustavě

:r2 15 v oktalové soustavě

:r3 1101 v binární soustavě

:r4 E v hexadecimální soustavě

:r4 ok

Kódy

62. BCD (Binary Coded Decimal) znamená

:r1 binárně zakódovaná čísla tak, aby je nešlo rozluštit.

:r2 desítkově kódovaná binární čísla.

:r3 jedna desítková číslice uložená vždy na čtyřech bitech.

:r3 ok

63. V ASCII kódu má

:r1 ordinální hodnota znaku návrat vozíku (CR) menší hodnotu než

ordinální hodnota znaku 'A'.

:r2 ordinální hodnota znaku návrat vozíku (CR) větší hodnotu než

ordinální hodnota znaku 'A'.

:r3 znak návrat vozíku (CR) v ASCII kódu vůbec není.

:r1 ok

64. Písmena s diakritikou nejsou součástí vnějšího kódování

:r1 ASCII

:r2 ISO-8859-2

:r3 Windows-1250

:r1 ok

65. Jaké kódování je korektní pro zobrazení všech českých znaků s diakritikou

:r1 ASCII

:r2 ISO-8859-1

:r3 ISO-8859-2

:r3 ok

66. Unicode je

:r1 vnější kódování znaků

:r2 sjednocené kódování celých čísel

:r3 způsob ukládání reálných čísel

:r1 ok

67. UTF-8 zobrazuje jeden znak

:r1 vždy jedním bajtem

:r2 vždy dvěma bajty

:r3 různým počtem bajtů

:r3 ok

68. Detekční kód je kód, který

:r1 nahlásí chybu v počítači.

:r2 rozpozná chybu v uložené či přenášené informaci.

:r3 detekuje hackera v počítači.

:r2 ok

69. Opravný kód je kód, který

:r1 najde chybu v systému Windows a opraví ji.

:r2 opraví chybu programátora v jeho zdrojovém kódu.

:r3 opraví chybu v uložené či přenášené informaci.

:r3 ok

70. Hammingova trojrozměrná krychle má

:r1 6 stěn.

:r2 2 stěny.

:r3 žádnou stěnu.

:r1 ok

71. Little-Endian a Big-Endian jsou způsoby

:r1 ukládání bitů v bajtu

:r2 ukládání bajtů ve slově

:r3 připojování konektorů sběrnic

:r2 ok

72. Znak "Line feed"

:r1 je řídící znak s ordinální hodnotou nižší než 30

:r2 je řídící znak s ordinální hodnotou vyšší než 30

:r3 se nevyskytuje v kódování ASCII-7

:r4 není řídící znak

:r1 ok

73. Řídící znak "Carriage return" znamená

:r1 přesun na začátek téhož řádku

:r2 přesun na začátek dalšího řádku

:r3 začátek příkazové řídicí sekvence

:r4 přesun na začátek předchozího řádku

:r5 takový řídící znak neexistuje

:r1 ok

74. BCD kód v každé

:r1 trojici bitů ukládá jednu oktalovou číslici

:r2 čtveřici bitů ukládá jednu šestnáctkovou číslici

:r3 čtveřici bitů ukládá jednu desítkovou číslici

:r4 trojici bitů ukládá jednu desítkovou číslici

:r3 ok

75. Kladné číslo v rozvinutém BCD tvaru je

:r1 71346C

:r2 71346D

:r3 F7F1F3F4C6

:r4 F7F1F3F4F6C

:r5 +F7F1F3F4F6D

:r3 ok

76. Pro označení konce řádku v textovém souboru MS-Windows slouží kombinace znaků: :r1 CR+NUL

:r2 CR+LF

:r3 BS+CR

:r4 BEL+CR

:r5 CR+DEL

:r2 ok

77. Které tvrzení neplatí?

:r1 Mezi osmibitová kódování patří ISO-8859-2.

:r2 Kódování UCS-2 zapíše ordinální hodnotu znaku jako dva bajty.

:r3 Znaky s českou diakritikou se v UTF-8 zobrazují na dvou bajtech.

:r4 Pro korektní zobrazení češtiny nelze použít ISO-8859-1.

:r5 UTF-8 je kódování jen vybrané podmnožiny znaků Unicode.

:r5 ok

78. Záporné číslo v BCD kódu má v tzv. zóně nejnižšího bajtu šestnáctkově:

:r1 hodnotu C

:r2 hodnotu D

:r3 hodnotu E

:r4 hodnotu F

:r5 různou hodnotu, podle desítkové hodnoty poslední číslice daného čísla

:r2 ok

79. Co znamená Big-Endian

:r1 počítač má jeden konec větší než druhý

:r2 byte nejvyššího řádu je na nejnižší adrese

:r3 byte nejnižšího řádu je na nejnižší adrese

:r4 byte nejvyššího řádu je na nejvyšší adrese

:r2 ok

80. Co znamená kód 2 z 5?

:r1 způsob zabezpečení informace, právě dva bity jsou rovny nule

:r2 způsob kódování podobný kódu bratrů Kamenických

:r3 způsob zabezpečení, právě dva bity jsou rovny jedné

:r4 nový způsob kódování na principu ÚTF-16

:r3 ok

81. Při Hammingově vzdálenosti (d) pět

:r1 mohu kód opravit, pokud vznikne maximálně jedna chyba

:r2 mohu kód opravit, pokud vzniknou maximálně dvě chyby

:r3 mohu kód opravit, pokud vzniknou maximálně tři chyby

:r4 nejsem schopen opravit chybu

:r2 ok

82. Při Hammingově vzdálenosti (d) dva

:r1 jsem schopen detekovat chybu a nejsem schopen ji opravit

:r2 jsem schopen detekovat chybu a jsem schopen ji opravit

:r3 nejsem schopen detekovat chybu

:r1 ok

83. Sudá parita znamená

:r1 počet bitů vč. paritního obsahujících hodnotu 1 je sudý

:r2 počet bitů vč. paritního obsahujících hodnotu 1 je lichý

:r3 počet bitů bez paritního obsahujících hodnotu 1 je sudý

:r4 počet bitů bez paritního obsahujících hodnotu 1 je lichý

:r5 počet chyb, které jsme schopni detekovat, je sudý

:r1 ok

84. Mějme detekční kód 2 z 5. Které z následujících čísel obsahuje chybu?

:r1 00101

:r2 11010

:r3 10001

:r4 00011

:r5 01100

:r2 ok

85. Ztrojení

:r1 je příkladem vnějšího kódu

:r2 je příkladem opravného kódu

:r3 uloží hodnotu tří bitů na jeden bit

:r4 umožňuje detekovat 3 chyby, ale pouze 2 opravit

:r2 ok

86. Kódová (Hammingova) vzdálenost je:

:r1 počet bitů, v nichž se liší dvě sousední platné kódové kombinace

:r2 počet bitů, v nichž se se shodují dvě sousední platné kódové kombinace

:r3 počet jedničkových bitů ve dvou sousedních platných kódových kombinacích

:r4 počet chyb, které jsme schopni detekovat

:r5 počet chyb, které jsme schopni opravit

:r1 ok

87. Kolik chyb jsme schopni detekovat, jestliže kódová vzdálenost d=3?

:r1 žádnou

:r2 jednu

:r3 dvě

:r4 tři

:r5 čtyři

:r3 ok

88. Kolik chyb jsme schopni opravit, jestliže kódová vzdálenost d=3?

:r1 žádnou

:r2 jednu

:r3 dvě

:r4 tři

:r5 čtyři

:r2 ok

89. V opravném kódu v případě ztrojení každého bitu

:r1 jsme schopni jednu chybu detekovat a dvě chyby korektně opravit

:r2 jsme schopni jednu chybu detekovat a jednu chybu korektně opravit

:r3 jsme schopni dvě chyby detekovat a obě dvě korektně opravit

:r4 jsme schopni dvě chyby detekovat a jednu chybu korektně opravit

:r4 ok

90. Mezi operace Booleovy algebry nepatří

:r1 logický součet

:r2 logický rozdíl

:r3 logický součin

:r4 negace

:r2 ok

91. Sérioné zapojení vyjádřené v Booleově algebře znamená

:r1 logický součet

:r2 logický rozdíl

:r3 logický součin

:r4 legaci

:r3 ok

92. Paralelní zapojení vyjádřené v Booleově algebře znamená

:r1 logický součet

:r2 logický rozdíl

:r3 logický součin

:r4 negaci

:r1 ok

93. Který z uvedených způsobů se nepoužívá pro minimalizaci výrazu?

:r1 matematické úpravy

:r2 jednotková krychle

:r3 karnaughova mapa

:r4 jednotková kružnice

:r4 ok

94. Proč není Booleova algebra vhodná pro technickou realizaci?

:r1 obsahuje příliš mnoho operací

:r2 byla vymyšlena dříve, než se začalo uplatňovat von Neumannovo koncepce

:r3 zakreslení grafů je pomocí ní příliš obtížné

:r4 není možné pomocí ní provádět operaci implikace

:r1 ok

95. Jaké operace využívá Shefferova algebra?

:r1 jedinou operaci a to negovaný logický součin (NAND)

:r2 jedinou operaci a to negovaný logický součet (NOR)

:r3 dvě operace - negovaný logický součin (NAND) a negovaný logický součet (NOR)

:r4 operace logický součin (AND), logický součet (OR) a negaci (NOT)

:r1 ok

96. Nepravdivé tvrzení o Schefferově algebře je

:r1 pomocí ní lze realizovat všechny operace Booleovy algebry

:r2 neplatí pro ni komutativní zákon

:r3 neplatí pro ni asociativní zákon

:r4 pomocí ní nelze realizovat všechny operace Booleovy algebry

:r4 ok

Obvody

97. Shefferova algebra (NAND) se používá místo Booleovy algebry v technických zapojeních, protože

:r1 je rychlejší.

:r2 je levnější.

:r3 má jen jednu operaci.

:r4 má více operací.

:r3 ok

98. Zakázané pásmo v obvodech

:r1 je vymezeno nejnižší hodnotou napětí, při které již může dojít

k poškození obvodu

:r2 vymezuje hodnoty signálu, ve kterých se signál nesmí nacházet

během jeho vzorkování

:r3 je maximální vzdálenost mezi dvěma obvody, ve které ještě dochází

k nežádoucímu ovlivňování tvaru signálu

:r2 ok

99. Zakázané pásmo v obvodech je

:r1 vzdálenost od počítače, ve které se nesmí vyskytovat jiný spotřebič.

:r2 poloměr kruhu okolo procesoru, ve kterém se nesmí vyskytovat žádný signál.

:r3 rozsah hodnot, ve kterém se signál nesmí nacházet v~okamžiku vzorkování.

:r3 ok

100. Napájecí napětí technologie TTL je

:r1 5 V

:r2 220 V

:r3 120 V na americkém kontinentu

:r1 ok

101. Invertor

:r1 je sekvenční logický člen

:r2 je logický člen měnící kladné napěti na záporné

:r3 je logický člen měnící logickou 0 na logickou 1 a opačně

:r4 je sekveční logický člen měnící logickou 0 na logickou 1 a opačně

:r3 ok

102. Výstupní hodnota logického členu NOR je rovna 1, když

:r1 všechny vstupní hodnoty jsou 1.

:r2 aspoň jedna vstupní hodnota je 0.

:r3 aspoň jedna vstupní hodnota je 1.

:r4 všechny vstupní hodnoty jsou 0.

:r4 ok

103. Výstupní hodnota logického členu NOR je rovna 0, kdvž

:r1 aspoň jedna vstupní hodnota je 0.

:r2 aspoň jedna vstupní hodnota je 1.

:r3 všechny vstupní hodnoty jsou 0.

:r2 ok

103. Výstupní hodnota logického členu NAND je rovna 0, kdvž

:r1 všechny vstupní hodnoty jsou 1.

:r2 aspoň jedna vstupní hodnota je 0.

:r3 aspoň jedna vstupní hodnota je 1.

:r4 všechny vstupní hodnoty isou 0.

:r1 ok

104. Výstupní hodnota logického členu NAND je rovna 1, když

:r1 všechny vstupní hodnoty jsou 1.

:r2 aspoň jedna vstupní hodnota je 0.

:r3 aspoň jedna vstupní hodnota je 1.

:r2 ok

105. Mezi kombinační logické obvody patří

:r1 NAND, NOT, multiplexor

:r2 RS, JK, AND, OR

:r3 NOR, D, XOR

:r1 ok

106. Mezi kombinační logické obvody patří

:r1 klopný obvod R-S

:r2 sčítačka pro jeden binární řád

:r3 jednobitová paměť

:r2 ok

107. Kombinační logický obvod "nonekvivalence" má steinou funkci iako:

:r1 logický součet

:r2 sčítačka modulo 2

:r3 multiplexor

:r2 ok

108. Klopný obvod RS v obecném případě nesmí mít na vstupu kombinaci 00,

:r1 pokud je řízen jedničkami

:r2 pokud je řízen nulami

:r3 protože na komplementárních výstupech budou stejné hodnoty

:r2 ok

109. Parita je

:r1 obvod pro vyhodnocení hlasovací funkce.

:r2 způsob porovnání dvou čísel.

:r3 způsob zabezpečení informace proti chybě.

:r3 ok

110. Čtyřvstupý multiplexor je obvod, který

:r1 dle zadané adresy vybere jeden ze vstupních signálů a předá jej na výstup.

:r2 dle zadané adresy vybere čtyři vstupní signály a sloučí je do jednoho výstupního.

:r3 vybere náhodně jeden ze čtyř vstupních signálů a předá jej na výstup.

:r1 ok

111. Čtyřvstupý multiplexor má

:r1 dva datové a dva adresové vstupy.

:r2 dva adresové a čtyři datové vstupy.

:r3 čtyři datové a čtyři adresové vstupy.

:r2 ok

112. Šestnáctivstupý multiplexor potřebuje

:r1 4 adresové vstupy.

- :r2 16 adresových vstupů.
- :r3 65536 adresových vstupů.

:r1 ok

- 113. Dvouvstupový dekodér má
- :r1 2 výstupy.
- :r2 4 výstupy.
- :r3 8 výstupů.

:r2 ok

- 114. Úplná sčítačka pro jeden binární řád má
- :r1 dva bity sčítanců na vstupu a jeden bit součtu na výstupu.
- :r2 dva bity sčítanců na vstupu a jeden bit součtu a přenos na výstupu.
- :r3 dva bity sčítanců a přenos na vstupu a jeden bit součtu a přenos na výstupu.

:r3 ok

- 115. Co je pravda?
- :r1 Sekvenční logické obvody mají vnitřní stav.
- :r2 Kombinační logické obvody mají vnitřní stav.
- :r3 Nic z toho není pravda.

:r1 ok

- 116. Zakázaný stav u klopného obvodu R-S řízeného jedničkami je stav, kdy
- :r1 R=0 a S=0.
- :r2 R=1 a S=1.
- :r3 se R a S nerovnají.
- :r4 je R nebo S nenastaveno.

:r2 ok

- 117. Klopný obvod je název obvodu
- :r1 ze skupiny sčítaček.
- :r2 ze skupiny kombinačních logických obvodů.
- :r3 ze skupiny sekvenčních logických obvodů.

:r3 ok

- 118. Sčítačka pro jeden řád BCD kódu se realizuje pomocí dvou čtvřbitových
- sčítaček. Pokud je součet dvou BCD číslic klasickou sčítačkou větší

než 9

- :r1 provádí se korekce přičtením čísla 6.
- :r2 provádí se korekce extrakcí dolních 4 bitů.
- :r3 není třeba dělat korekci, přenos se použije jako číslice vyššího řádu.

:r1 ok

- 119. Žádný bit se neztrácí při
- :r1 logickém posunu bitů.
- :r2 rotaci bitů.
- :r3 aritmetickém posunu doleva.

:r2 ok

- 120. Násobení dvěma lze realizovat
- :r1 rotací o jeden bit doprava.
- :r2 aritmetickým posunem o jeden bit doprava.
- :r3 aritmetickým posunem o jeden bit doleva.

:r3 ok

- 121. Operaci celočíselného dělení dvěma lze provést
- :r1 aritmetickým posuvem obsahu registru doleva
- :r2 logický posuvem obsahu registru doleva
- :r3 logický posuvem obsahu registru doprava
- :r4 aritmetický posuvem obsahu registru doprava

:r4 ok

- 122. Co není správně?
- :r1 Boolova algebra je nauka o operacích na dvouprvkové množině
- :r2 Boolova algebra užívá tři základní operace
- :r3 Boolova algebra je vybudována na operaci negovaného logického součinu

:r3 ok

- 123. Technologie TTL používá jako svůj základní prvek
- :r1 tranzistor NPN
- :r2 tranzistor PNP
- :r3 invertor
- :r4 magnetické obvody

:r1 ok

- 124. Pro technickou realizaci je nejméně vhodná
- :r1 Booleova algebra
- :r2 Pierceova algebra
- :r3 Shefferova algebra
- :r4 všechny algebry jsou stejně vhodné

:r1 ok

- 125. Shefferova algebra je vybudována pouze na jediné logické operaci, a to
- :r1 NAND
- :r2 NOR
- :r3 XOR
- :r4 NOXOR
- :r5 AND

:r1 ok

- 126. Piercova algebra je vybudována pouze na jediné logické operaci, a to
- :r1 NAND
- :r2 NOR
- :r3 XOR
- :r4 NOXOR
- :r5 OR

:r2 ok

- 127. Základním stavebním prvkem technologie TTL je
- :r1 relé
- :r2 elektronka
- :r3 unipolární tranzistor
- :r4 bipolární tranzistor

:r4 ok

128. Logický obvod NAND :r1 pro vstupy 0 a 0 dá výstup 0 :r2 pro vstupy 0 a 0 dá výstup 1 :r3 pro vstupy 0 a 1 dá výstup 0 :r4 pro vstupy 1 a 1 dá výstup 1 :r5 provádí negaci logického součtu :r2 ok 129. Logický obvod NOR :r1 pro vstupy 0 a 0 dá výstup 0 :r2 pro vstupy 0 a 1 dá výstup 1 :r3 pro vstupy 1 a 0 dá výstup 0 :r4 pro vstupy 1 a 1 dá výstup 1 :r5 provádí negaci logického součinu :r3 ok 130. Logický obvod XOR (nonekvivalence) :r1 pro vstupy 0 a 0 dá na výstup 0 :r2 pro vstupy 0 a 1 dá na výstup 0 :r3 pro vstupy 1 a 1 dá na výstup 1 :r4 pro vstupy 0 a 0 dá na výstup 1 :r5 provádí negaci vstupu :r1 ok 131. Negaci bitu provádí: :r1 logický obvod AND :r2 logický obvod OR :r3 invertor :r4 multiplexor :r5 dekodér :r3 ok 132. Pro výběr jednoho z n vstupů slouží: :r1 logický obvod AND :r2 logický obvod NOR :r3 invertor :r4 multiplexor :r5 dekodér :r4 ok

133. n adresových vstupů a 2ⁿ datových výstupů má: :r1 logický obvod AND :r2 logický obvod NOR :r3 invertor :r4 multiplexor :r5 dekodér :r5 ok 134. Impuls je :r1 trvalá změna hodnoty signálu :r2 dočasná změna hodnoty signálu :r3 invertování hodnoty bitu :r2 ok 135. Mezi sekvenční logické obvody patří :r1 multiplexor, dekodér, sčítačka modulo 2 :r2 polosčítačka, klopný obvod JK, klopný obvod RS :r3 klopný obvod JK, klopný obvod RS, klopný obvod D :r4 žádná z uvedených možností :r3 ok 136. Zakázaný stav se nachází u :r1 u polosčítačky :r2 klopného obvodu D :r3 klopného obvodu JK :r4 žádná z uvedených možností :r4 ok 137. Sekvenční logické obvody se vyznačují tím, že :r1 výstup nezávisí na předchozí posloupnosti změn :r2 nemají vnitřní pamět :r3 výstup závisí na předchozí posloupnosti změn :r4 nemají tvz. zpětnou vazbu :r3 ok 138. Výstupy z eventuální sčítačky Modulo 4 mohou nabývat hodnoty :r1 0, 1

:r2 0, 1, 2 :r3 0, 1, 2, 3 :r4 0, 1, 2, 3, 4 :r3 ok 139. Pro kombinační logické obvody platí, že :r1 nepatří sem sčítačka modulo 2 :r2 výstupy nezávisí na předchozí posloupnosti změn :r3 patří sem klopný obvod RS :r4 výstupy závisí na předchozí posloupnosti změn :r2 ok 140. Signálem Reset :r1 je návrat do předem definovaného stavu :r2 není návrat do předem definovaného stavu :r3 vynulujeme všechny výstupní hodnoty :r4 všem vstupním hodnotám přiřadíme jedničku :r1 ok 141. Které tvrzení platí o asynchronním přenosu přenosu údaiů? :r1 spočívá v přednastavení intervalu, ve kterém budu snímat/ukládat hodnotu :r2 změna signálu implikuje, že je vyslána nová hodnota :r3 doba vysílání jednoho bitu je konstantní :r4 žádná z uvedených možností :r2 ok 142. Mezi kombinační logické obvody nepatří :r1 polosčítačka :r2 multiplexor :r3 sčítačka modulo 2 :r4 žádná z uvedených možností :r4 ok 143. Zakázaný stav klopného obvodu JK nastane když :r1 J=0, K=0 :r2 J=1, K=1 :r3 J=1, K=0

:r4 žádná z uvedených možností

:r4 ok

144. Korekce pro BCD sčítačku nepřičítá šestku, když

:r1 bity součtu řádu 1 a 3 jsou rovny jedné

:r2 bity součtu řádu 2 a 3 jsou rovny jedné

:r3 přenosový bit součtu je roven jedné

:r4 přenosový bit součtu je roven nule

:r4 ok

145. Logický posun nenulového obsahu registru doprava

:r1 nikdy neovlivní znaménko

:r2 nejvyššímu bitu přiřadí jedničku

:r3 nejnižší bit se ztrácí

:r4 žádná z uvedených možností

:r3 ok

146. Aritmetický posun nenulového obsahu registru doleva způsobí

:r1 obsah registru se celočíselně vydělí dvěma, nezmění se znaménko, nedošlo-li k přetečení

:r2 obsah registru se celočíselně vynásobí dvěma, nezmění se znaménko, nedošlo-li k přetečení

:r3 obsah registru ani znaménko se nezmění

:r4 obsah registru i znaménko se změní, pokud nedošlo k přetečení

:r2 ok

147. Pokud se obsah registru posune aritmeticky doprava a číslo se blíží k maximální hodnotě, kterou lze do registru uložit, pak

:r1 obsah bude celočíselně vydělen dvěma

:r2 obsah bude vynásoben dvěma a výsledek bude správný

:r3 obsah registru přeteče

:r4 žádná z uvedených možností

:r1 ok

148. Jednotka Baud udává

:r1 počet bajtů přenesených za sekundu

:r2 počet bitů přenesených za sekundu

:r3 počet změn stavů přenesených za sekundu

:r3 ok

149. Při stejné přenosové rychlosti je vždy počet bitů přenesených za

sekundu

:r1 menší nebo roven počtu baudů

:r2 větší nebo roven počtu baudů

:r3 menší než počet baudů

:r4 větší než počet baudů

:r5 rovný počtu baudů

:r2 ok

150. Jako tzv. hradlo funguje

:r1 součinový logický člen

:r2 součtový logický člen

:r3 logický člen NOR

:r4 logický člen nonekvivalence

:r5 invertor

:r1 ok

151. Jako sčítačka modulo 2, která neřeší přenosy, funguje

:r1 logický člen NOR

:r2 logický člen NAND

:r3 logický člen XOR

:r4 klopný obvod D

:r5 klopný obvod RS

:r3 ok

152. Polosčítačka se dvěma vstupy

:r1 má tři výstupy

:r2 řeší přenos z nižšího řádu

:r3 její pravdivostní tabulka má 8 řádků

:r4 dává na výstup přenos do vyššího řádu

:r4 ok

153. Klopný obvod RS řízený nulami

:r1 nemá zakázaný stav

:r2 nemá definovaný stav pro vstupy 1 a 1

:r3 pro hodnoty 1 a 1 setrvává v předchozím stavu

:r4 pro hodnoty 0 a 0 setrvává v předchozím stavu

:r3 ok

154. "R" v názvu klopného obvodu RS znamená

:r1 repeat

:r2 reset

:r3 read

:r4 random

:r5 ready

:r2 ok

155. Registry jsou typicky konstruovány z

:r1 klopného obvodu D

:r2 klopného obvodu JK

:r3 klopného obvodu RS

:r4 polosčítačky

:r5 úplné sčítačky

:r1 ok

156. Při dvoustavové komunikaci je rychlost přenosu udávaná v baudech (Bd)

:r1 větší než rychlost udávaná v bitech za sekundu

:r2 menší než rychlost udávaná v bitech za sekundu

:r3 stejná jako rychlost udávaná v bitech za sekundu

:r4 neporovnateľná s rychlostí udávanou v bitech za sekundu

:r3 ok

157. Při čtyřstavové komunikaci je rychlost přenosu udávaná v baudech (Bd)

:r1 větší než rychlost udávaná v bitech za sekundu

:r2 menší než rychlost udávaná v bitech za sekundu

:r3 stejná jako rychlost udávaná v bitech za sekundu

:r4 neporovnatelná s rychlostí udávanou v bitech za sekundu

:r2 ok

158. Pod pojmem "zakázané pásmo" při přenosu signálu rozumíme

:r1 skupinu počítačú, ke kterým signál nesmí dorazit

:r2 frekvenci, se kterou nesmí vysílající vysílat

:r3 rozsah napětí, v jehož rámci je hodnota signálu nedefinovaná

:r4 všechny hodnoty napětí nerovnající se U_I a U_h

:r3 ok

159. Základním stavebním prvkem technologie TTL je

:r1 integrovaný obvod

:r2 kapacita

:r3 tranzistor NPN

:r4 tranzistor PNP

:r3 ok

160. Pro multiplexor neplatí

:r1 má datové vstupy

:r2 má adresové vstupy

:r3 má datový výstup

:r4 má adresový výstup

:r4 ok

161. Jaký zakázaný stav má klopný obvod RS řízený iedničkami?

:r1 0,0

:r2 0,1

:r3 1,0

:r4 1,1

:r4 ok

162. Pod rotací bitů vlevo rozumíme

:r1 posuv z nižšího řádu do vyššího, žádná hodnota bitu se neztrácí

:r2 posuv z nižšího řádu do vyššího, ztrácí se hodnota některého bitu

:r3 posuv z vyššího řádu do nižšího, žádná hodnota bitu

se neztrácí

:r4 posuv z vyššího řádu do nižšího, ztrácí se hodnota některého bitu

:r1 ok

163. Pod rotací bitů vpravo rozumíme

:r1 posuv z nižšího řádu do vyššího, žádná hodnota bitu se neztrácí

:r2 posuv z nižšího řádu do vyššího, ztrácí se hodnota některého bitu

:r3 posuv z vyššího řádu do nižšího, žádná hodnota bitu se neztrácí

:r4 posuv z vyššího řádu do nižšího, ztrácí se hodnota některého bitu

:r3 ok

164. Pod pojmem logický posun vlevo rozumíme

:r1 posuv z nižšího řádu do vyššího, žádná hodnota bitu se neztrácí

:r2 posuv z nižšího řádu do vyššího, ztrácí se hodnota některého bitu

:r3 posuv z vyššího řádu do nižšího, žádná hodnota bitu se neztrácí

:r4 posuv z vyššího řádu do nižšího, ztrácí se hodnota některého bitu

:r2 ok

165. Pod pojmem logický posun vpravo rozumíme

:r1 posuv z nižšího řádu do vyššího, žádná hodnota bitu se neztrácí

:r2 posuv z nižšího řádu do vyššího, ztrácí se hodnota některého bitu

:r3 posuv z vyššího řádu do nižšího, žádná hodnota bitu se neztrácí

:r4 posuv z vyššího řádu do nižšího, ztrácí se hodnota některého bitu

:r4 ok

166. Při aritmetickém posunu

:r1 se mění hodnota znaménkového bitu, nedojde-li k

přetečení

:r2 se nemění hodnota znaménkového bitu, nedojde-li k přetečení

:r3 je posun doleva ekvivalentní celočíselnému dělení dvěma

:r4 je posun doprava ekvivalentní násobení dvěma

:r2 ok

167. V techologii TTL při použití tranzistoru NPN se kolektor a emitor otevírá :

:r1 když je na bázi přivedena vysoká úroveň -- logická jednička

:r2 když je na bázi přivedena nízká úroveň -- logická nula

:r3 když je na kolektor přivedena vysoká úroveň -logická jednička

:r4 když je na kolektor přivedena nízká úroveň -- logická nula

:r1 ok

Pamate

168. Která paměť musí být energeticky nezávislá?

:r1 vnější paměť

:r2 vnitřní paměť

:r3 registry

:r1 ok

169. Obsah adresového registru paměti se na výběr jednoho z~výběrových

(adresových) vodičů převádí

:r1 multiplexorem 1 z N.

:r2 dekodérem 1 z N.

:r3 sčítačkou 1 plus N.

:r2 ok

170. K destruktivnímu nevratnému zápisu do permanentní paměti pomocí přepalování tavných spojek proudovými impulsy je určena paměť

:r1 ROM

:r2 PROM

:r3 EPROM

:r2 ok

171. Parametr pamětí "vybavovací doba - čas přístupu" bude nejvyšší u

:r1 registru

:r2 vyrovnávací (cache) paměti

:r3 operační paměti

:r4 diskové paměti

:r4 ok

172. Paměť, která svůj obsah adresuje klíčem, který je uložen odděleně

od obsahu paměti a vyhledává se v~klíči paralelně, se nazývá

:r1 operační paměť.

:r2 permanentní paměť.

:r3 asociativní paměť.

:r4 klíčová paměť.

:r3 ok

173. Paměť typu cache nebývá umístěna mezi

:r1 procesorem a pamětí

:r2 procesorem a V/V zařízením

:r3 procesorem a registry

:r3 ok

174. Do paměti typu PROM

:r1 nelze data zapsat

:r2 lze zapsat data pouze jednou

:r3 lze zapsat data libovolněkrát působením UV záření

:r4 lze zapsat data libovolněkrát vyšší hodnotou elektrického proudu

:r5 lze zapsat data libovolněkrát přepálením tavné pojistky NiCr

:r2 ok

175. Které tvrzení neplatí pro popis fyzické struktury vnitřní paměti?

:r1 Dekodér na jeden z adresových vodičů nastaví hodnotu logická 1.

:r2 Informace je na koncích datových vodičů zesílena zesilovačem.

:r3 Adresa je přivedena na vstup dekodéru.

:r4 Podle zapojení buněk na řádku projde/neprojde logická 1 na datové vodiče.

:r5 Datový registr má na vstup přivedeny adresové vodiče.

:r5 ok

176. Máme-li vnitřní paměť o kapacitě 16 bitů zapojenou jako matici paměťových buněk

4x4 bity, pak nejmenší adresovatelná jednotka je

:r1 1 bit

:r2 2 bity

:r3 4 bitv

:r4 16 bitů

:r5 65536 bitů

:r3 ok

177. Působením UV záření je možné vymazat obsah paměti

:r1 ROM

:r2 PROM

:r3 EPROM

:r4 EEPROM

:r5 RAM

:r3 ok

178. Statickou, energeticky nezávislou pamětí není pamětí typu

:r1 ROM

:r2 PROM

:r3 EPROM

:r4 FEPROM

:r5 žádná z odpovědí není správně

:r5 ok

179. Vybavovací doba paměti znamená

:r1 čas přístupu k jednomu záznamu v paměti

:r2 doba potřebná pro přenesení 1 KB dat do paměti

:r3 čas potřebný pro instalaci paměťového modulu

:r4 doba potřebná pro načtení celé kapacity paměti

:r1 ok

180. Pro paměť s přímým přístupem platí

:r1 musím se k informaci "pročíst", doba přístupu není konstantní

:r2 doba přístupu k libovolnému místu v paměti je konstantní

:r3 obsah z adres nižších hodnot získám rychleji nez vyšších

:r2 ok

181. Energeticky závislá paměť obecně obsahuje po obnově napájení

:r1 předdefinovaný konstatní obsah

:r2 samé nuly

:r3 samé jedničky

:r4 obsah paměti je náhodný

:r4 ok

182. Energeticky závislá paměť typicky je

:r1 paměť RAM

:r2 harddisk

:r3 paměť Flash

:r4 CD-R

:r1 ok

183. Správný postup čtení dat z paměti je

:r1 procesor vloží adresu do adresového registru, příkaz čti, procesor převezme informaci z datového registru

:r2 procesor vloží adresu do datového registru, příkaz čti, procesor převezme informaci z datového registru

:r3 procesor vloží adresu do adresového registru, procesor zapíše informaci z datového registru, příkaz čti :r4 zádná z uvedených možností neplatí

:r1 ok

	:r3 ROM	195. Která z uvedených pamětí není programovatelná?
184. Paměť určená pro čtení i pro zápis má zkratku	:r4 RUM	:r1 ROM
:r1 ROM	HT KON	:r2 PROM
:r2 PROM	:r1 ok	:r3 EPROM
	.II OK	
:r3 EPROM	100 Due	:r4 EEPROM
:r4 RWM	190. Pro asociativní paměť neplatí	
	:r1 v paměti se plní klíč a obsah	:r1 ok
:r4 ok	:r2 paměť klíčů se prohledává paralelně	
w w	:r3 zkratka je CAM	Procesor
185. Zpětnému proudu v ROM pamětech zabraňuje	:r4 používá se jako operační paměť	
:r1 použití vodičů		196. Registr PC čítač instrukcí v procesoru obsahuje
:r2 použití polovodičů	:r4 ok	
:r3 použití nevodičů		:r1 adresu právě prováděné instrukce.
:r4 žádná z uvedených možností	191. CAM paměti předám adresu. Nejdříve ji hledá v	:r2 počet již provedených instrukcí.
,	:r1 adresovém registru	:r3 počet instrukcí, které zbývají do konce programu.
:r2 ok	:r2 datovém registru	
	:r3 obsahu ke klíčům	:r1 ok
186. Kolikrát je možno zapisovat do paměti PROM?	:r4 paměti klíčů	
:r1 pouze při výrobě		197. Jednou z fází zpracování instrukce procesorem není:
:r2 lze jednou přeprogramovat	:r4 ok	:r1 výběr operačního kódu z paměti
:r3 lze přeprogramovat libovolněkrát	II I OK	:r2 výběr adresy operandu z paměti
13 ize preprogramovat libovolnekrat	192. Jaké sběrnice jsou mezi procesorem a pamětí?	:r3 kopírování instrukce do paměti
:r2 ok	:r1 pouze datová	:r4 provedení instrukce
.12 UK		:r5 zápis výsledků zpracované instrukce
107	:r2 pouze adresová	, ,
187. Ultrafialovým světlem lze přemazat paměť	:r3 datová a adresová	:r3 ok
:r1 ROM	:r4 datová, adresová a pro v/v zařízení	
:r2 PROM		198. Pro adresaci operační paměti mající kapacitu 64 K
:r3 EPROM	:r3 ok	adresovatelných
:r4 RWM	, , , , , , , , , , , , , , , , , , ,	jednotek (bajtů) je třeba adresová sběrnice šířky
	193. Jakou funkci u paměti má refresh cyklus?	:r1 10 bitů.
:r3 ok	:r1 jednorázově vymaže obsah paměti	:r2 16 bitů.
	:r2 obnovuje data uložená v dynamické paměti	:r3 20 bitů.
188. Elektrickým proudem lze přemazat paměť	:r3 obnovuje data uložená ve statické paměti	
:r1 ROM	:r4 opraví chybu v paměti	:r4 32 bitů.
:r2 PROM		2
:r3 EPROM	:r2 ok	:r2 ok
:r4 EEPROM		V / V / V / V / V / V / V / V / V / V /
	194. Mezi paměti s výhradně s přímým přístupem patří	199. Pro adresaci operační paměti mající kapacitu 1 M
:r4 ok	:r1 páska	adresovatelných
	:r2 disk	jednotek (bajtů) je třeba adresová sběrnice šířky
189. Paměť, ze které se většinou čte, maže se	:r3 operační paměť	:r1 10 bitů.
elektrickým proudem a dá se do ní i zapisovat má zkratku	no operatin parties	:r2 16 bitů.
:r1 RMM	:r3 ok	:r3 20 bitů.
:r2 RWM	NO CI.	:r4 32 bitů.
IZ IXVVI'I		
		1.4

:r3 ok		:r2 vynuluj obsah registru A. :r3 zvyš obsah registru A o jedničku.	:r1 ok
200.	PC -> AR, 0 -> WR, DR -> IR	:r4 naplň obsah registru A hodnotou z paměti.	LDA y
	PC+1 -> AR, 0 -> WR, DR -> TA _L	A -1-	MOV B,A
	PC+2 -> AR, 0 -> WR, DR -> TA _H	:r4 ok	LDA x
	TA -> AR, 0 -> WR, DR -> A	205 Traduction manifest also also IMD to minde a manufest	CMP B
	PC+2 -> PC	205. Instrukce mající zkratku JMP typicky provádí	JM ne
:r1 jsc	ou mikroinstrukce instrukce LDA	:r1 nepodmíněný skok.	ano: JMP ven
	u mikroinstrukce instrukce STA	:r2 podmíněný skok na adresu zadanou operandem.:r3 volání podprogramu.	ne:
:r3 jsc	ou mikroinstrukce jiné instrukce	.15 Volatii pouprogramu.	ven:
:r4 tyt	o mikroinstrukce jsou nekorektní	:r1 ok	ven
-		HIOK	209. Výše uvedená posloupnost instrukcí vyjadřuje příkaz
:r4 ok		206. Příznakový registr procesoru se používá na	:r1 IF x>y THEN ano ELSE ne;
		:r1 sledování výkonnosti procesoru.	:r2 IF x>=y THEN ano ELSE ne;
201. M	ezi aritmetické instrukce fiktivního procesoru	:r2 realizaci podmíněných skoků.	:r3 IF x <y ano="" else="" ne;<="" td="" then=""></y>
definov		:r3 zaznamenávání verzí firmware procesoru.	:r4 IF x<=y THEN ano ELSE ne;
na před	dnáškách patří pouze tyto	113 Zaznamenavam verzi miniware procesora.	THE ACIC, - Y THEN UND LESE HE,
:r1 AD	D, MOV, CMP	:r2 ok	:r2 ok
	A, ADD, CMA	HZ OK	112 OK
:r3 AD	D, CMA, INR	207. Instrukce CMP pro porovnání typicky	LDA y
		:r1 větší číslo uloží do registru A.	MOV B,A
:r3 ok		:r2 uloží do registru A hodnotu 1, pokud je první číslo	LDA x
	, , , , , , , , , , , , , , , , , , ,	větší.	CMP B
	íznaky pro větvení programu vždy nastavují tyto	:r3 pouze nastaví příznaky.	JP ne
instruk		, , , , , , , , , , , , , , , , , , ,	ano:
	ho procesoru definovaného na přednáškách	:r3 ok	JMP ven
	D, INR, CMA		ne:
	A, ADD, CMP	LDA x	ven:
:r3 AD	D, MOV, INR	MOV B,A	
4 .1.		LDA y	210. Výše uvedená posloupnost instrukcí vyjadřuje příkaz
:r1 ok		CMP B	:r1 IF x>y THEN ano ELSE ne;
202 p	íznale, pro větvoní programu pikdy pomění tyto	JP ne	:r2 IF x>=y THEN ano ELSE ne;
instruk	íznaky pro větvení programu nikdy nemění tyto	ano:	:r3 IF x <y ano="" else="" ne;<="" td="" then=""></y>
	no procesoru definovaného na přednáškách	JMP ven	:r4 IF x<=y THEN ano ELSE ne;
	IA, JMP, LDA	ne:	
	DV, STA, JMP	ven:	:r3 ok
	A, LDA, CMP	V	
.15 51	A, LDA, CITII	208. Výše uvedená posloupnost instrukcí vyjadřuje příkaz	LDA x
:r2 ok		:r1 IF x>y THEN ano ELSE ne;	MOV B,A
11 Z UK		:r2 IF x>=y THEN ano ELSE ne;	LDA y
204. In	strukce mající zkratku LDA typicky znamená	:r3 IF x <y ano="" else="" ne;<="" td="" then=""><td>CMP B</td></y>	CMP B
	ož obsah registru A do paměti na adresu zadanou	:r4 IF x<=y THEN ano ELSE ne;	JM ne
	dem instrukce.		ano:

JMP ven

ne: ...

ven: ...

211. Výše uvedená posloupnost instrukcí vyjadřuje příkaz

:r1 IF x>y THEN ano ELSE ne;

:r2 IF x>=y THEN ano ELSE ne;

:r3 IF x<y THEN ano ELSE ne;

:r4 IF x<=y THEN ano ELSE ne;

:r4 ok

212. PC -> AR, 0 -> WR, DR -> IR

 $PC+1 \rightarrow AR$, 0 $\rightarrow WR$, $DR \rightarrow TA$

PC+2 -> AR, 0 -> WR, DR -> TA_H

TA -> AR, 0 -> WR, DR -> TAX,

 $TA+1 \rightarrow AR$, 0 -> WR, DR -> TAX_H

TAX -> AR, A -> DR, 1 -> WR

PC+3 -> PC

:r1 jsou mikroinstrukce instrukce LDA

:r2 jsou mikroinstrukce instrukce STA

:r3 jsou mikroinstrukce LDAX (nepřímé naplnění)

:r4 jsou mikroinstrukce STAX (nepřímé naplnění)

:r5 tyto mikroinstrukce jsou nekorektní

:r4 ok

213. Instrukce podmíněného skoku

:r1 provede následující instrukci, pokud je splněna podmínka.

:r2 skočí na instrukci, jejíž adresa je zadána operandem, pokud podmínka není splněna.

:r3 provede následující instrukci, pokud podmínka splněna není.

:r3 ok

214. Operace PUSH nad zásobníkem

:r1 vloží položku do zásobníku.

:r2 vybere položku ze zásobníku.

:r3 stlačí obsah zásobníku.

:r1 ok

215. Jaký je správný postup operací?

:r1 PUSH sníží SP a uloží položku na adresu podle SP; POP vybere z adresy podle SP a zvýší SP.

:r2 PUSH sníží SP a uloží položku na adresu podle SP; POP zvýší SP a vybere z adresy podle SP.

:r3 PUSH uloží položku na adresu podle SP a sníží SP; POP vybere z adresy podle SP a zvýší SP.

:r1 ok

216. Instrukce volání podprogramu musí

:r1 uchovat návratovou adresu.

:r2 uchovat obsah čítače instrukcí.

:r3 uchovat obsah registrů do zásobníku.

:r1 ok

217. Pojem 'time-out' při provádění V/V operací znamená, že např.

:r1 zahájená výstupní operace neodpověděla 'hotovo' do definované doby.

:r2 mezi výstupní a vstupní operací musí být prodleva definované doby.

:r3 před zahájením vstupní operace lze signál 'start' poslat ne dříve než uplyne definovaná doba.

:r1 ok

218. Posloupnost instrukcí

START

opak: FLAG opak

ΙN

STA x

je podle toho, jak jsme si na přednáškách definovali vlastní

procesor (pomíjíme otázku time-outu, neefektního využití procesoru),

:r1 korektní operace čtení ze vstupního zařízení

:r2 korektní operace zápisu do výstupního zařízení

:r3 žádná z ostatních odpovědí není správná

:r1 ok

219. Posloupnost instrukcí

LDA x

START

OUT

opak: FLAG opak

je podle toho, jak jsme si na přednáškách definovali vlastní

procesor (pomíjíme otázku time-outu, neefektního využití procesoru),

:r1 korektní operace čtení ze vstupního zařízení

:r2 korektní operace zápisu do výstupního zařízení

:r3 žádná z ostatních odpovědí není správná

:r3 ok

220. Ve kterém z následujících okamžiků by mělo dojít ke vzniku přerušení?

:r1 zahájení tisku znaku

:r2 konec tisku znaku

:r3 ukončení programu

:r2 ok

221. Které z konstatování vztahujících se k okamžiku přerušení procesu

je nesprávné?

:r1 Přerušit nelze během provádění instrukce.

:r2 Přerušit lze pouze tehdy, je-li to povoleno (nejde-li o nemaskovatelné

přerušení).

:r3 Přerušit nelze bezprostředně po zahájení obsluhy přerušení.

:r4 Přerušení nastane ihned po žádosti signálem INTERRUPT.

:r4 ok

222. Jaké je správné modelové chování obsluhy vzniku přerušení?

:r1 Mikroinstrukce musí uložit PC a vynulovat IF. Programem se

ukládají všeobecné registry.

:r2 Mikroinstrukce musí uložit PC a všeobecné registry.

Program dle svého zvážení vynuluje IF. :r3 Mikroinstrukce uloží obsah PC. Program uloží dle zvážení obsah všeobecných registrů a vynuluje IF.

:r1 ok

223. Základní frekvence procesoru je

:r1 takt procesoru

:r2 čas potřebný k zápisu jednoho slova z paměti

:r3 čas potřebný ke čtení jednoho slova z paměti

:r4 čas potřebný k zápisu nebo ke čtení jednoho slova z paměti

:r1 ok

224. Strojový cyklus procesoru je

:r1 takt procesoru

:r2 čas potřebný k zápisu (čtení) slova z paměti

:r3 čas potřebný pro výběr a provedení instrukce

:r4 žádná z uvedených možností

:r2 ok

225. Instrukční cyklus procesoru je

:r1 takt procesoru

:r2 čas potřebný k zápisu (čtení) slova z paměti

:r3 čas potřebný pro výběr a provedení instrukce

:r4 žádná z uvedených možností

:r3 ok

226. Operační kód (operační znak) je

:r1 numerické vyjádření konkrétní instrukce, je vždy stejně dlouhý

:r2 numerické vyjádření konkrétní instrukce, má typicky proměnlivou délku

:r3 je adresa operandu

:r4 je adresa 1. a 2. operandu

:r2 ok

227. Operační kód není

:r1 operační znak

:r2 numerické vyjádření konkrétní instrukce, které má proměnlivou délku

:r3 součást instrukce

:r4 žádná z uvedených možností

:r4 ok

228. Pro čítač instrukcí procesoru neplatí

:r1 může mít zkratku PC

:r2 může mít zkratku IP

:r3 obsahuje adresu prováděné instrukce

:r4 žádná z uvedených možností

:r4 ok

229. Která instrukce naplní registr A obsahem slabiky z paměti?

:r1 STA

:r2 LDA

:r3 INA

:r4 JMP

:r2 ok

230. Instrukce STA

:r1 uloží registr A do paměti

:r2 naplní registr A obsahem slabiky z paměti

:r3 je nepodmíněný skok na adresu A

:r4 žádná z uvedených možností

:r1 ok

231. Instrukce JMP je

:r1 nepodmíněný skok

:r2 podmíněný skok

:r3 uloží registr P do paměti

:r4 žádná z uvedených možností

:r1 ok

232. Osmibitový procesor se 64 KB pamětí má

:r1 8 bitovou datovou sběrnici a 20 bitovou adresovou sběrnici

:r2 8 bitovou datovou sběrnici a 8 bitovou adresovou sběrnici

:r3 8 bitovou datovou sběrnici a 16 bitovou adresovou sběrnici

:r3 ok

233. Registr PC procesoru naplníme instrukcí

:r1 LDA

:r2 STA

:r3 JMP

:r4 žádnou z uvedených

:r3 ok

234. Pomocný 16bitový registr TA procesoru definovaného na přednáškách se skládá z

:r1 8 bitového TA High a 8 bitového TA Low

:r2 12 bitového TA High a 4 bitového TA Low

:r3 4 bitového TA High a 12 bitového TA Low

:r4 žádná z uvedených možností

:r1 ok

235. První fází každé instrukce je

:r1 výběr operandu

:r2 provedení instrukce

:r3 výběr operačního znaku

:r4 aktualizace PC

:r3 ok

236. Pro mikroinstrukci výběr operačního znaku neplatí

:r1 cílem je vložit do instrukčního registru instrukci

:r2 je vždy 1. fází instrukce

:r3 cílem je vložit do datového registru data

:r4 je součástí např. instrukce LDA

:r3 ok

237. Mikroinstrukce výběr operačního znaku znamená

:r1 procesor "zjistí", kterou instrukci provádí

:r2 procesor načte adresu z adresového registru

:r3 procesor zahájí instrukci LDA

:r4 žádná z uvedených možností :r3 uloží výsledek do registru A :r4 uloží výsledek do registru B :r1 ok :r1 ok 243. Příznak procesoru definovaného na přednáškách :r1 ok 238. Mezi mikroinstrukce instrukce LDA nepatří :r1 výběr operačního znaku :r1 jednobitový indikátor 248. Mezi příznaky procesoru definovaného na :r2 výběr operandu :r2 Z (zero) přednáškách nepatří :r3 aktualizace registru PC zvýšením o délku instrukce :r3 CY (Carry) :r1 CY :r4 naplnění registru PC hodnotou operandu instrukce :r4 žádná z úvedených možností :r2 AC :r3 TA :r4 ok :r4 ok :r4 7 239. Instrukce INR procesoru definovaného na 244. S (Sign) je příznak procesoru definovaného na :r3 ok přednáškách, který znamená přednáškách způsobí :r1 zvýší obsah registru o jedna :r1 kopie znaménkového bitu výsledku operace 249. Změnu znaménka u čísla v registru A procesoru :r2 sníží obsah registru o jedna :r2 kopie znaménkového bitu 1. operandu definovaného na přednáškách :r3 uloží obsah registru R do paměti :r3 kopie znaménkového bitu 2. operandu provedeme posloupní instrukcí :r4 načte obsah registru R z paměti :r4 1 při nulovém výsledku operace :r1 CMA, INR A :r2 CMA, MOV B,A :r3 INR A, CMA :r1 ok :r1 ok :r4 žádná z uvedených možností 245. Pro příznaky procesoru definovaného na 240. Instrukce CMA procesoru definovaného na přednáškách způsobí přednáškách platí :r1 ok :r1 inverzi bitů v reaistru A :r1 nastavuje je programátor 250. Pro zásobník procesoru definovaného na :r2 zvýší obsah registru A o jedna :r2 nastavuje je procesor :r3 sníží obsah jedničku A o jedna :r3 nastavuje je procesor a programátor může přednáškách neplatí, že :r4 žádná z uvedených možností nastavování vypnout :r1 je datová struktura fungující systémem LIFO :r4 žádná z uvedených možností :r2 je datová struktura fungující systémem FIFO :r3 vkládá se do ní operací PUSH :r1 ok :r4 vybírá se z ní operací POP :r2 ok 241. Která instrukce sníží obsah registru o jedna :r1 INR 246. Příznaky procesoru definovaného na přednáškách :r2 ok :r2 CMA mění instrukce :r1 INR, ADD, CMA 251. PUSH procesoru definovaného na přednáškách :r3 ADD :r1 je instrukce, vkládá obsah registru do zásobníku :r4 žádná z uvedených možností :r2 LDA, STA :r3 LDA, STA, JMP :r2 ie instrukce, vybírá obsah ze zásobníku :r4 LDA, STA, JMP, MOV :r3 je příznak :r4 ok :r4 je interní registr 242. Instrukce ADD procesoru definovaného na :r1 ok

247. Instrukce procesoru definovaného na přednáškách CMP B porovná obsah registru A s obsahem registru B a

:r1 změní podle toho příznaky

:r2 nezmění podle toho příznaky

přednáškách

:r1 přičte obsah registru k registru A

:r3 vždy zvýší obsah registru A o jedna

:r2 invertuje bity v registru A

:r4 žádná z uvedených možností

:r1 stavové slovo procesoru, tvořeno z registru A a příznaků

252. PSW procesoru definovaného na přednáškách je

:r1 ok

- :r2 stavové slovo procesoru, tvořeno z registru A
- :r3 stavové slovo procesoru, tvořeno z příznaku na předdefinovaný registr
- :r4 žádná z uvedených možností

:r1 ok

253. Pro zásobník procesoru definovaného na přednáškách platí

- :r1 má kontrolu podtečení
- :r2 nemá kontrolu podtečení
- :r3 je strukturou First in First out
- :r4 žádná z uvedených možností

:r2 ok

254. LXISP procesoru definovaného na přednáškách

- :r1 je ukazatel na vrchol zásobníku
- :r2 zapíše hodnotu na dno zásobníku
- :r3 definuje dno zásobníku
- :r4 instrukce, která vkládá obsah registru A do zásobníku

:r3 ok

255. Instrukce PUSH procesoru definovaného na přednáškách

- :r1 numericky snižuje ukazatel vrcholu zásobníku
- :r2 numericky zvyšuje ukazatel vrcholu zásobníku
- :r3 inkrementuje SP
- :r4 žádná z uvedených možností

:r1 ok

256. Instrukce POP procesoru definovaného na přednáškách

- :r1 definuje dno zásobníku
- :r2 snižuje ukazatel vrcholu zásobníku
- :r3 dekrementuje SP
- :r4 žádná z uvedených možností

:r4 ok

257. Pro instrukci RET procesoru definovaného na přednáškách neplatí

- :r1 vrátí se z podprogramu do těla programu
- :r2 obsah vrcholu zásobníku je vložen do registru PC
- :r3 vrátí se na absolutní začátek programu
- :r4 používá se na konci podprogramu

:r3 ok

258. Která posloupnost instrukcí může korektně obsloužit time-out při programování V/V operace procesoru definovaného na přednáškách

:r1 100 START 101 INR 102 JZ 108 105 FLAG 101

:r2 100 START

101 INR 102 JZ 101

105 FLAG 101

:r3 100 START 101 INR 102 FLAG 101 105 17 102

:r1 ok

259. Instrukce OUT procesoru definovaného na přednáškách

:r1 zapíše obsah reg. A na datovou sběrnici pro v/v zařízení

:r2 načte obsah datové sběrnice od v/v zařízení a uloží iei do A

:r3 zapíše obsah reg. A a zahájí vstupně výstuní operaci

:r1 ok

260. Která instruce procesoru definovaného na přednáškách skočí

na adresu, není-li operace hotova?

:r1 START

:r2 FLAG

:r3 IN :r4 OUT

:r2 ok

261. Posloupnost instrukcí procesoru definovaného na přednáškách

LDA x, OUT, START, FLAG je

- :r1 korektní operace čtení ze vstupního zařízení
- :r2 korektní operace zápisu do výstupního zařízení
- :r3 žádná z ostatních odpovědí není správná

:r2 ok

262. Posloupnost instrukcí procesoru definovaného na přednáškách

START, IN, STA x, FLAG je

- :r1 korektní operace čtení ze vstupního zařízení
- :r2 korektní operace zápisu do výstupního zařízení
- :r3 žádná z ostatních odpovědí není správná

:r3 ok

263. Co je time-out?

- :r1 doba, kterou jsme ochotni čekat na dokončení V/V operace
- :r2 doba, kterou jsme ochotni čekat na začátek V/V operace
- :r3 doba, kterou nemůžeme ovlivnit (je předdefinovaná)

:r1 ok

264. Signál INTERRUPT (INTR)

- :r1 žádá o přerušení v procesoru
- :r2 deaktivuje rutinu pro obsluhu přerušení
- :r3 žádá o ukončení provádění procesu
- :r4 žádá o uvedení procesoru do počátečních podmínek

:r1 ok

265. Kterou činností začíná fáze přerušení procesoru definovaného na přednáškách?

:r1 provedení obslužné rutiny, která zjistí kdo žádá o přerušení

:r2 přerušení provádění procesu

:r3 obnovení PC, A, ...

:r4 úklid obsahu registrů PC, A, ...

:r2 ok	:r2 vynulování IF	
	:r3 povolení přerušení	275. Výběr instrukcí procesoru definovaného na
266. Která činnost se vykonává jako poslední při návratu	:r4 uklizení registru A a dalších do zásobníku	přednáškách je řízen registrem
z přerušení		:r1 PC
procesoru definovaného na přednáškách?	:r3 ok	:r2 AR
:r1 provedení obslužné rutiny, která zjistí kdo žádá o		:r3 DR
přerušení	271. Která z instrukcí nepatří mezi instrukce procesoru	:r4 IR
:r2 přerušení provádění programu	definovaného na přednáškách,	
:r3 obnovení PC, A,	které se použijí při návratu z přerušení	:r1 ok
:r4 úklid obsahu registrů PC, A,	:r1 POP	
	:r2 STI	274. Který z registrů procesoru definovaného na
:r3 ok	:r3 RET	přednáškách není 16 bitový
W . W . A A	:r4 CLI	:r1 PC
267. Pro přerušení platí:		:r2 IR
:r1 přerušit lze pouze během provádění instrukce	:r4 ok	:r3 TA
:r2 lze přerušit bezprostředně po zahájení obsluhy		:r4 AR
předchozího přerušení	272. Co neplatí pro instrukci STI procesoru definovaného	
:r3 o přerušení se musí požádat signálem INTERRUPT	na přednáškách	:r2 ok
:r4 přerušení se používá typicky v kritické sekci	:r1 povolí přerušení až po provedení následující instrukce	277 16 11 11 11 11 11 11 11
	:r2 nastaví IF na hodnotu 1	275. Která instrukce procesoru definovaného na
:r3 ok	:r3 povolí přerušení po svém dokončení	přednáškách nenastavuje příznaky
260 7 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2 1	:r1 INR
268. Instrukce, která zakáže přerušení procesoru	:r3 ok	:r2 ADD
definovaného na přednáškách se nazývá	272 Cing (1 DECET	:r3 LDA
:r1 STI	273.Signál RESET procesoru definovaného na	:r4 CMA
:r2 CLI	přednáškách nezpůsobí	یام 2س
:r3 INTERRUPT	:r1 nastavení procesoru do počátečních podmínek	:r3 ok
:r4 žádná možnost není správná	:r2 vynulování příznaků procesoru	276 Ktorá instrukce procesoru dofinovaného na
:r2 ok	:r3 předání řízení na adresu ukazující zpravidla do v	276. Která instrukce procesoru definovaného na
.12 UK	permanentní paměti :r4 zakázání přerušení	přednáškách nastavuje příznaky :r1 LDA
269. Co je v registru PC procesoru definovaného na	:r5 vynulování IF	:r2 ADD
přednáškách při	13 Vyhdiovani ii	:r3 STA
uplatnění žádosti o přerušení	:r2 ok	:r4 JMP
:r1 adresa instrukce, která byla provedena před	112 OK	11 1 31 11
přerušením	274. Pro signál RESET procesoru definovaného na	:r2 ok
:r2 adresa instrukce, která nebyla provedena v důsledku	přednáškách neplatí	112 OK
přerušení	:r1 provede se kdykoliv	277. Která instrukce procesoru definovaného na
:r3 adresa vrcholu zásobníku	:r2 nastaví IF na nulu	přednáškách porovná zadaný registr s registrem A
The second record accounts	:r3 provede se pouze při přerušení	:r1 CMA
:r2 ok	:r4 předá řízení na adresu ukazující zpravidla do v	:r2 CMP
-	permanentní paměti	:r3 STA
270. Během uplatnění přerušení není provedeno	1 1	:r4 LDA
:r1 uložení registru PC do zásobníku	:r3 ok	
y		

:r2 ok

278. Zásobník má strukturu

:r1 LIFO

:r2 FIFO

:r3 PIFO

:r4 SIFO

:r1 ok

279. Fronta má strukturu

:r1 LIFO

:r2 FIFO

:r3 PIFO

:r4 SIFO

:r2 ok

280. Pro instrukci CALL procesoru definovaného na přednáškách neplatí

:r1 uloží návratovou adresu do zásobníku

:r2 provede nepodmíněný skok na zadanou adresu

:r3 přečte obsah zadaného registru

:r4 provede totéž co posloupnost instrukcí PUSH a JMP

:r3 ok

281. Procesor rozlišuje komunikaci s pamětí a se V/V zařízeními

:r1 užíváním různých sběrnic

:r2 signálem M/IO

:r3 signálem NMI

:r4 signálem CLK

:r2 ok

282. Jak široká musí být adresa, pokud chceme adresovat 1 K stránek a každá stránka má velikost 4 K adresovatelných jednotek.

:r1 12 bitů.

:r2 16 bitů.

:r3 22 bitů.

:r4 32 bitů.

:r3 ok

283. Pokud používáme virtualizaci paměti, pak

:r1 šířka virtuální adresy by měla být větší nebo rovna šířce reálné adresy.

:r2 šířka virtuální adresy by měla být menší nebo rovna šířce reálné adresy.

:r3 se musí šířka virtuální adresy a reálné adresy shodovat.

:r1 ok

284. K obecnému mechanismu virtuální paměti: Co je obvyklé?

:r1 Počet stránek je větší než počet rámců.

:r2 Počet stránek je roven počtu rámců.

:r3 Počet stránek je menší než počet rámců.

:r1 ok

285. K obecnému mechanismu virtuální paměti: Která z adres může být širší (má se na mysli, že je více bitová)

:r1 reálná

:r2 virtuální

:r3 bezpodmínečně musí být reálná a virtuální adresa stejně velké

:r2 ok

286. K obecnému mechanismu virtuální paměti: Co platí? :r1 Rámce jsou uloženy na disku, stránky jsou v reálné paměti.

:r2 Stránky jsou uloženy na disku, rámce jsou v reálné paměti.

:r2 ok

287. K obecnému mechanismu algoritmu LRU: Algoritmus LRU vybírá

:r1 nejdéle nepoužitou položku

:r2 nejméněkrát použitou položku

:r3 nejdéle uloženou položku

:r1 ok

288. Algoritmus LRU pro výběr oběti např. při virtualizaci paměti vybírá

:r1 nejméněkrát použitý obsah rámce.

:r2 nejdéle nepoužitý obsah rámce.

:r3 náhodný rámec.

:r4 předchozí použitý rámec.

:r2 ok

289. Při virtualizaci paměti se používají pojmy

:r1 segment a stránka.

:r2 rámec a stránka.

:r3 segment a rámec.

:r2 ok

290. K obecnému mechanismu algoritmu LRU: K úplnému ošetření osmi položek algoritmem LRU (pomocí neúplné matice) bychom potřebovali kolik bitů?

:r1 28

:r2 36

:r3 24

:r4 16

:r5 8

:r1 ok

291. Pro virtualizaci paměti neplatí

:r1 rozdělíme si virtuální paměť na rámce a disk na stránky

:r2 reálná adresa ukazuje do reálné paměti

:r3 stránky mají stejnou velikost

:r4 rámec není stejně velký prostor jako stránka

:r4 ok

292. Při virtualizaci paměti neplatí

:r1 špinavý rámec musím před jejím smazáním zapsat na disk

:r2 označení čistý rámec odpovídá označení rámec, do kterého nebylo zapsáno

:r3 rámec je špinavý, pokud má příznak parity nastaven ne jedničku

8086 do zásobníku se uloží CS en aplní obsahem z n x 4+2 procesorech Intel je nekorektní? 293. Jaká je maximální hodnota adresy reálné pamětí v procesoru Intel 8086 172 vynulují se příznaky IF a TF vy	:r4 do špinavého rámce bylo něco zapsáno	:r1	do zásobníku se uloží obsah reg. příznaků vynulují se příznaky IF a TF	300. Která z uvedených variant instrukce MOV v
do zásobníku se uloží IP se naplní obashem z n x 4	:r3 ok		do zásobníku se uloží CS	procesorech Intel je nekorektní?
do zásobníku se uloží obsah reg. příznaků do zásobníku se uloží CS crod do zásobníku se	8086	_	do zásobníku se uloží IP registr IP se naplní obsahem z n x 4	:r3 MOV BX,prom2
172 104857610	procesoru Intel 8086	:r2	do zásobníku se uloží obsah reg. příznaků do zásobníku se uloží CS	•
:r4 10FFF16 :r1 dv :r1 dv :r1 dv :r1 dv :r1 dv :r2 dv dv dL, bX :r2 MOV CL, DK :r3 MOV CL, DH :r4 MOV BL, BL :r	:r2 1048576 ₁₀		do zásobníku se uloží IP	301. Která z uvedených variant instrukce MOV v
14 10FFEF16	:r3 FFFF16	_		
### 10 k ### 294. Adresa 02AB: 00A416 reálného režimu procesorů Intel se vyčíslí na hodnotu ### 295. Na jaké hodnoty se nastaví bity příznakového registru provedením instrukce ADD v procesorech Intel řády 86 s operandy - 5 ### 295. Na jaké hodnoty se nastaví bity příznakového registru provedením instrukce ADD v procesorech Intel řády 86 s operandy - 5 ### 272 CF=ZF=SF=OF=0 ### 272 CF=ZF=SF=OF=0 ### 273 Kartes Adresa 02AB: 00A416 reálného režimu procesorů v procesorech Intel 8086 a reálných režimech procesorů v procesorech Intel 8086 a reálných režimech procesorů v procesorech intel rady 86 v různé operace se v procesorech Intel realizují jedinou instrukce ADD v procesorech 11 tel řády 86 s operandy - 5 ### 273 Adresa 25510 ### 273 Adresa 25510 ### 275 Na jaké hodnoty se nastaví bity příznakového registru provedením instrukce ADD v procesorech Intel řády 86 s operandy - 5 ### 273 Adresa 250 Adresa 2		:r3	Zádný z uvedených.	
### BOV CL,DH ### 17 Adresa 02AB:00A416 reálného režimu procesorů Intel se 294. Adresa 02AB:00A416 reálného režimu procesorů Intel se vyčisí na hodnotu 171 102510 172 12B5416 173 34P16 173 34P16 175 102B16 176 34P576 177 1 0K 177 2 2 2 2 5 5 10 178 3 409510 179 1 0K 179 1 0K 179 1 0K 179 2 2 2 5 5 10 179 3 409510 179 1 0K 170 1 0K 170 1 0K 171 0K 171 0K 171 0K 172 3 409510 173 409510 174 0FFFFFh 175 Na žádnou z uvedených 176 1 0K 177 3 409510 178 3 40750 179 2 SAL a SHL provádí jako logický posun vlevo) 170 1 0K 170 2 SN jaké hodnoty se nastaví bity příznakového registru provedením instrukce ADD v procesorech Intel řády 86 s operandy - a 8 171 CF=1, ZF=SF=OF=0 172 CF=ZF=SF=OF=0 173 CF=SF=1, ZF=OF=0 174 ZF=CF=OF=0 174 ZF=CF=OF=0 174 ZF=CF=OF=0 174 Intel 8086 a reálných režimech procesorů vyšších 171 1 0K 171 1 0K 172 0K 173 3409510 174 ZF=CF=OF=0 174 ZF=CF=OF=0 175 1 0K 176 1 0K 177 3 409510 177 3 409510 177 3 409510 177 3 409510 178 409510 179 407 3 409510 179 407 3 409 100 100 100 100 100 100 100 100 100 1	.14 1011 Et 10	r1 ok		·
294. Adresa 02AB:00A416 reálného režimu procesorů lntel sosoru Intel 8086 a reálných režimech procesorů vyšíchí na hodnotu vyšíchí na hodnotu vyšíchí na hodnotu vyšíchí 12B5416 vrl 102310 vrl 12B5416 vrl 102310 vrl 12B5416 vrl 102310 vrl 11 SAL a SHL provádí SHL (arit. a logický posun bitů vlevo se vždy provádí jako logický posun vlevo) vřdy provádí jako aritm. posun vlevo) vřdy provádí jako aritm. posun vlevo) vrl 10kl vlevo se vrl 10kl vl	:r1 ok	.II OK		·
294. Adresa 02AB:00A416 reálného režimu procesorů Intel se vyčíslí na hodnotu vyčíslí na hodnotu :r1 2B5416 :r1 102310 :r2 2CB416 :r3 34F16 :r3 409510 :r4 0FFFFH :r4 0CEB16 :r1 ok 298. Adresový prostor adres V/V zařízení v procesorech Intel (typicky 8086) je :r1 2 0bitový :r2 1 2bitový :r3 5AR a SHR provádí SHR (arit. a logický posun bitů vlevo se -r4 1 20bitový :r3 5AR a SHR provádí jako logický posun vlevo) :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vlevo se -r4 1 cyto provedením instrukce ADD v procesorech Intel řady 86 s operandy - 5 a 8 :r1 CF=1, ZF=SF=OF=0 :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=0 299. Kolik různých přerušení může vzniknout v procesoru Intel 8086 a reálných režimech procesorů vyšších -redizmech procesorů v procesorech Intel svády provádí jako logický posun vlevo) :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se -vždy provádí jako aritm. posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se -vždy provádí jako logický posun vpravo) :r3 SAR a SHR provádí		297. J	aká je poslední (20bitová) adresa tabulky	•
Intel se vyčísí na hodnotu vyšších viz 2CB416 vz 25510 vinstrukc? vz 3 409510 vz 4 0CEB16 vz 4 0CEB16 vz 4 0FFFFh vlevo se vždy provádí jako logický posun vlevo) vz SAL a SHL provádí SAL (arit. a logický posun bitů vlevo se vždy provádí jako aritm. posun vlevo) vz SAR a SHR provádí SAR (arit. a logický posun bitů vlevo se vz vždy provádí jako aritm. posun vlevo) vz SAR a SHR provádí SAR (arit. a logický posun bitů vlevo se vz vždy provádí jako aritm. posun vlevo) vz SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se vz vždy provádí jako aritm. posun vpravo) vz SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vz vždy provádí jako aritm. posun vpravo) vz SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vz vždy provádí jako aritm. posun vpravo) vz SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vz vždy provádí jako logický posun vpravo) vz SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vz vždy provádí jako logický posun vpravo) vz SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vz SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vz SAR a SHR provádí jako logický posun vpravo) vz SAR a SHR provádí jako logický posun vpravo) vz SAR a SHR provádí jako logický posun vpravo se vz jev provádí jako logický posun vpravo) vz SAR a SHR provádí jako logický posun vpravo) vz SAR a SHR provádí jako logický posun vpravo) vz SAR a SHR provádí jako logický posun vpravo se vz JR SAR a SHR provádí jako logický posun vpravo) vz SAR a SHR provádí jako aritm. posun vpravo se vz JR SAR a SHR provádí jako aritm. posun vpravo se vz JR SAR a SHR provádí jako logický posun vpravo se vz JR SAR a SHR provádí jako aritm. posun vpravo se vz JR SAR a SHR provádí jako aritm. posun vpravo se vz JR SAR a SHR provádí jako aritm. posun vpravo se vz JR SAR a SHR provád	294. Adresa 02AB:00A4 ₁₆ reálného režimu procesorů	přeruš	śovacích vektorů	·
rr1 2B5416 rr2 2CB416 rr2 2CB416 rr2 25510 rr2 2CB416 rr2 2CB416 rr3 34F16 rr3 34F16 rr3 34F16 rr4 0FFFFFh rr5 Safanou z uvedených rr5 na žádnou z uvedených provádí jako logický posun vlevo) rr2 sAL a SHR provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vpravo) rr4 z prava se vždy provádí jako aritm. posun vprav		•	, · · · · · · · · · · · · · · · · · · ·	:r1 ok
ir1 2B5416 ir2 2CB416 ir3 34F16 ir3 34F16 ir3 409510 ir4 0FFFFFh ir4 0CEB16 ir5 na žádnou z uvedených ir5 na žádnou z uvedených ir1 ok ir1 ok ir2 98. Adresový prostor adres V/V zařízení v procesorech Intel (typicky 8086) je ir1 20bitový ir2 2bitový ir3 3kR a SHR provádí SAR (arit. a logický posun bitů vlevo se ir1 ok ir3 3kR a SHR provádí jako aritm. posun vlevo) ir3 SAR a SHR provádí jako aritm. posun vlevo) ir3 SAR a SHR provádí SAR (arit. a logický posun bitů vlevo se ir1 20bitový ir2 16bitový ir3 3kl avertic sprovádí jako aritm. posun vlevo) ir3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se ir1 CF=1, ZF=SF=OF=0 ir3 CF=ZF=SF=OF=0 ir3 CF=SF=0F=0 ir3 CF=SF=1, ZF=OF=0 ir4 ZF=CF=OF=1, SF=0 Intel 8086 a reálných režimech procesorů vyšších ir1 ok ir1 ok ir1 ok ir2 10bitový ir3 Skl avertic a logický posun bitů vpravo se vždy provádí jako aritm. posun vpravo) ir3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako aritm. posun vpravo) ir4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) ir4 ZF=CF=OF=1, SF=OF=0 ir1 ok ir1 ok iv2 vervavo se vždy provádí jako aritm. posun vpravo) ir3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) ir4 ZF=CF=OF=1, SF=OF=0 ir1 ok iv2 vervavo se vždy provádí jako aritm. posun vpravo) ir3 SAR a SHR provádí SHR (arit. a logický posun vpravo) ir4 ZF=CF=OF=1, SF=OF=0 ir1 ok iv2 vervavo se vždy provádí jako aritm. posun vpravo) ir3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako aritm. posun vpravo) ir4 ZF=CF=OF=0 ir4 ZF=SF=OF=0 ir4 ZF=SF=OF=0 ir4 ZF=OF=0 ir4	vyčíslí na hodnotu	vyššici	h	202 1-1-6 4-8 -86
rr2 2CB416 :r2 2CB416 :r3 409510 :r1 SAL a SHL provádí SHL (arit. a logický posun bitů instrukcí? rr3 34F16 :r4 0CEB16 :r4 0FFFFFh vlevo se vždy provádí jako logický posun vlevo) rr5 na žádnou z uvedených :r1 ok :r2 SAL a SHL provádí SAL (arit. a logický posun bitů vlevo se vždy provádí jako logický posun vlevo) rr5 na žádnou z uvedených :r1 ok :r2 SAL a SHL provádí SAL (arit. a logický posun bitů vlevo se vždy provádí jako aritm. posun vlevo) registru provedením :r1 2Obitový :r1 2Obitový :r1 2Obitový :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se vždy provádí jako aritm. posun vpravo) instrukce ADD v procesorech Intel řady 86 s operandy -5 a 8 :r1 CF=1, ZF=SF=OF=0 :r3 SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako aritm. posun vpravo) :r3 CF=ZF=SF=OF=0 :r1 ZF=SF=OF=0 :r1 ZF=SF=OF=0 :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r1 ZF=SF=OF=0 :r1 ZF=OF=0 :r1 ZF=SF=OF=0 :r1 ZF=OF=0 :r1 ZF=SF=OF=0 :r1 ZF=SF=	:r1 2B54 ₁₆	:r1 10	023 ₁₀	·
:r3 34F16 :r3 440510 :r4 0FFFFh vlevo se :r4 0CEB16 :r4 0FFFFFh vlevo se :r5 na žádnou z uvedených :r1 ok :r2 SAL a SHL provádí jako logický posun vlevo) :r5 na žádnou z uvedených :r1 ok :r2 SAL a SHL provádí jako logický posun vlevo) :r2 SAL a SHL provádí jako logický posun vlevo) :r2 SAL a SHL provádí SAL (arit. a logický posun bitů vlevo se :r1 ok :r2 SAL a SHL provádí SAL (arit. a logický posun bitů vlevo se :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vlevo se :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se :r1 20bitový :r3 8bitový :r3 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r1 256 :r1 2		:r2 25	55 ₁₀	
:r4 OFFFFh :r4 OFFFFh :r4 OFFFFh vlevo se vždy provádí jako logický posun vlevo) :r5 na žádnou z uvedených :r1 ok :r1 ok 298. Adresový prostor adres V/V zařízení v procesorech Intel (typicky 8086) je :r1 20bitový :r2 16bitový :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vlevo se vždy provádí jako aritm. posun vlevo) :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se registru provedením instrukce ADD v procesorech Intel řady 86 s operandy -5 a 8 :r1 CF=1, ZF=SF=OF=0 :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=0 :r1 299. Kolik různých přerušení může vzniknout v procesoru Intel 8086 a reálných režimech procesorů vyšších :r1 256 :r1 256 :r2 SAL a SHL provádí jako aritm. posun vlevo) :r3 SAR a SHR provádí jako aritm. posun vpravo) :r4 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r4 SAR a SHR provádí jako logický posun vpravo) :r4 SAR a SHR provádí jako logický posun vpravo) :r4 SAR a SHR provádí jako logický posun vpravo) :r4 SAR a SHR provádí jako logický posun vpravo) :r4 SAR a SHR provádí jako logický posun vpravo) :r4 SAR a SHR provádí jako logický posun vpravo) :r5 ok :r1 Ok 303. Které varianty instrukce JMP v procesorech Intel		:r3 40	09510	
:r4 OCEB16 :r5 na žádnou z uvedených :r1 ok :r1 ok :r1 ok :r2 SAL a SHL provádí SAL (arit. a logický posun vlevo) :r2 SAL a SHL provádí SAL (arit. a logický posun bitů vlevo se vždy provádí jako aritm. posun vlevo) :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vlevo se vždy provádí jako aritm. posun vlevo) :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se registru provedením :r1 20bitový :r2 16bitový :r3 8bitový :r3 8bitový :r3 8bitový :r3 8bitový :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se :r4 SAR a SHR provádí SHR (arit. a logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun vpravo) :r5 Ok :r1 Ok :r1 Ok :r1 Ok :r1 Ok :r1 Ok :r1 Ok				
vlevo se vždy provádí jako aritm. posun vlevo) :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se vždy provádí jako aritm. posun vlevo) :r3 SAR a SHR provádí SAR (arit. a logický posun bitů vpravo se vždy provádí jako aritm. posun vpravo) :r1 20bitový :r2 16bitový :r3 8bitový :r3 8bitový :r3 8bitový :r3 8bitový :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako aritm. posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r1 CF=1, ZF=OF=0 :r1 CF=0F=1, SF=0 :r1 Lel 8086 a reálných režimech procesorů vyšších :r1 256 :r1 256 :r1 299. Kolik různých přerušení může vzniknout v procesoru Intel 8086 a reálných režimech procesorů vyšších :r1 256 :r2 VZdy provádí jako logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r1 CF=1, ZF=OF=0 :r1 Ok :r2 OK :r1 Ok				
295. Na jaké hodnoty se nastaví bity příznakového registru provedením instrukce ADD v procesorech Intel řady 86 s operandy -5 ir1 CF=1, ZF=SF=OF=0 ir3 CF=SF=1, ZF=OF=0 ir4 ZF=CF=OF=1, SF=0 296. Adresovy prostor adres v/v zanzení v procesorech Intel v procesorech Intel (typicky 8086) je ir1 20bitový ir2 16bitový ir2 16bitový ir3 8bitový ir3 8bitový ir3 8bitový ir3 8bitový ir4 SAR a SHR provádí SHR (arit. a logický posun bitů v pravo se v vždy provádí jako logický posun v pravo) ir4 SAR a SHR provádí SHR (arit. a logický posun bitů v pravo se v vždy provádí jako logický posun v pravo se v vždy provád	,	:r1 ok		
295. Na jaké hodnoty se nastaví bity příznakového registru provedením instrukce ADD v procesorech Intel řady 86 s operandy -5 a 8 :r1 CF=1, ZF=SF=OF=0 :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=O :r4 ZF=CF=OF=1, SF=O :r4 ZF=CF=OF=1, SF=O :r4 ZF=CF=OF=1, SF=O :r5 CF=ZF=SF=OF=0 :r6 Vzdy provádí jako aritm. posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r5 CF=ZF=SF=OF=0 :r6 Vzdy provádí jako logický posun vpravo) :r7 Ok :r7 Ok :r8 SBitový :r9 Ok :r9 Ok :r9 Ok :r1 20bitový :r4 SAR a SHR provádí jako logický posun vpravo :r7 Ok :r8 SBitový :r8 SBitový :r9 Ok :r9 Ok :r9 Ok :r1 Ok :r1 Ok :r1 Ok :r1 Ok :r1 Ok :r1 Ok	:r1 ok			
registru provedením instrukce ADD v procesorech Intel řady 86 s operandy -5 a 8 :r1 CF=1, ZF=SF=OF=0 :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=0 :r4 ZF=CF=OF=1, SF=0 :r4 ZF=CF=OF=1, SF=0 :r5 6 :r2 16bitový :r3 8bitový :r3 8bitový :r3 8bitový :r3 8bitový :r4 SAR a SHR provádí SHR (arit. a logický posun bitů vpravo se vždy provádí jako logický posun vpravo) :r4 SAR a SHR provádí SHR (arit. a logický posun vpravo se vždy provádí jako logický posun vpravo) :r1 ok :r1 ok 303. Které varianty instrukce JMP v procesorech Intel				vpravo se
a 8 :r1 CF=1, ZF=SF=OF=0 :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=0 :r4 ZF=CF=OF=1, SF=0 :r1 CF=1, ZF=SF=OF=0 :r2 ok :r2 ok :r2 ok :r2 ok :r3 cF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=0 :r4 ZF=CF=OF=1, SF=0 :r5 oblicvy vpravo se vždy provádí jako logický posun vpravo) :r1 ok :r1 ok 303. Které varianty instrukce JMP v procesorech Intel			•	
:r1 CF=1, ZF=SF=OF=0 :r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=0 :r4 ZF=CF=OF=1, SF=0 :r5 CF=ZF=SF=OF=0 :r5 CF=ZF=SF=OF=0 :r6 Vždy provádí jako logický posun vpravo) :r7 cF=1, ZF=OF=0 :r7 cF=1, ZF=SF=OF=0 :r8 vždy provádí jako logický posun vpravo) :r1 ok :r1 ok :r1 ok :r2 ok :r2 ok :r2 ok :r3 CF=SF=1, ZF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=0 :r4 ZF=CF=OF=1, SF=0 :r5 ok :r5 ok :r5 ok :r6 ok :r7 ok :r7 ok :r7 ok :r8 ok :r		:r3 8t	pitový	• • • • • • • • • • • • • • • • • • • •
:r2 CF=ZF=SF=OF=0 :r3 CF=SF=1, ZF=OF=0 :r4 ZF=CF=OF=1, SF=0 Intel 8086 a reálných režimech procesorů vyšších :r1 256 :r2 CF=ZF=SF=OF=0 :r1 ok :r1 ok :r1 ok 303. Které varianty instrukce JMP v procesorech Intel				
:r3 CF=SF=1, ZF=OF=0 299. Kolik různých přerušení může vzniknout v procesoru :r4 ZF=CF=OF=1, SF=0 Intel 8086 a reálných režimech procesorů vyšších :r1 256 :r1 256 :r1 ok 303. Které varianty instrukce JMP v procesorech Intel	•	:r2 ok		vzuy provadi jako logicky posuri vpravo)
:r4 ZF=CF=OF=1, SF=0 Intel 8086 a reálných režimech procesorů vyšších :r1 256 303. Které varianty instrukce JMP v procesorech Intel		200 K	(alile w%=m)(ab myow your mode v = milenout v measages	·r1 ok
:r1 256 303. Které varianty instrukce JMP v procesorech Intel	•			112 013
4 I	,			303. Které varianty instrukce JMP v procesorech Intel
112 120	:r1 ok	:r2 12		přiřazují
:r3 1024 (nepřičítají) operand do registru IP?				` ' ' ' '
296. Jaký je korektní postup činností při přerušení v :r4 65536 :r1 vzdálený (far) skok a nepřímý skok	, , , , , , , , , , , , , , , , , , , ,	:r4 65	5536	
procesoru Intel :r2 blízký (near) skok a nepřímý skok 8086? :r3 krátký (short) skok a blízký (near) skok				
8086? :r3 krátký (short) skok a blízký (near) skok	0000:	:r1 ok		.13 KIALKY (SHULL) SKUK A DIIZKY (HEAL) SKUK

:r4 vzdálený (far) skok a blízký (near) skok :r1 seament 307. NMI - nemaskovatelné přerušení se používá :r2 offset :r1 ok například při :r3 seament: offset :r1 hlášení chyb parity paměti :r4 offset: seament 304. Které varianty instrukce JMP v procesorech Intel :r2 skocích z cvklu :r3 přechodu do reálného režimu přičítají :r3 ok (nepřířazují) operand k obsahu registru IP? :r4 žádná z uvedených možností :r1 vzdálený (far) skok a nepřímý skok 313. Jakou velikost má jeden segment v procesoru 8086 :r2 blízký (near) skok a nepřímý skok :r1 ok :r1 16 bit :r3 krátký (short) skok a blízký (near) skok :r2 20 KB :r4 vzdálený (far) skok a blízký (near) skok 308. Při adresaci paměti procesoru 8086 neplatí :r3 64 KB :r1 používá se 20bitová adresa složená z dvou :r4 1 MB :r3 ok 16bitových komponent :r2 adresu zapisujeme ve tvaru segment: offset :r3 ok :r3 používá se 32bitová adresa složená z dvou 305. Programujeme cyklus typu REPEAT, ve kterém na 16bitových komponent 314. Segment procesoru 8086 začíná na adrese dělitelné konci bloku testujeme, zda je hodnota i>5. Pokud ano, pak :r1 10 provádění bloku :r3 ok :r2 16 opakujeme. Neznáme však velikost bloku, který musíme :r3 20 309. Mezi segmentové registry nepatří: opakovat. :r4 32 Blok začíná návěštím "Blok" a programujeme jej na :r1 CS :r2 PC :r2 ok procesoru Intel 8086. Jaká bude správná a nejbezpečnější realizace :r3 SS podmínky? :r4 DS 315. Jaká je korektní posloupnost operací při uplatnění :r1 CMP i.5 přerušení v procesoru 8086? JG Blok :r2 ok :r1 IF:=0; PUSH F; PUSH CS; PUSH IP :r2 CMP i,5 :r2 PUSH F; IF:=0; PUSH CS; PUSH IP JLE Dále 310. Pro registr CS platí :r3 PUSH AX; IF:=0; PUSH F; PUSH IP :r1 ie určen pro výpočet adresv instrukce :r4 PUSH IP: PUSH AX: PUSH F: IF:=0 JMP Blok :r2 slouží pro výpočet dat adresv Dále: :r3 ie řídícím registrem :r3 CMP i,5 :r2 ok JG Dále :r4 je ekvivalentem registru PC 316. Instrukce IRET procesoru 8086 obnovuje ze JMP Blok zásobníku obsahy registrů Dále: :r1 ok :r1 IP, AX :r2 IP, CS :r2 ok 311. Pro registr IP neplatí :r1 je ekvivalentem registru PC :r3 IP, CS, F 306. Čím se procesor 8088 liší od procesoru 8086 :r2 obsahuje část adresy právě prováděné instrukce :r4 AX, CS, IP, F :r1 8088 je určen pro vnější osmibitové prostedí :r3 obsahuje pomocný datový segment :r3 ok :r2 8088 ie 8-bitový :r3 8088 je 16-bitový :r3 ok 317. Jaký rozsah adres v procesoru 8086 bude přepsán. :r4 8088 je 20-bitový pokud se v nekonečné smyčce zacyklí použití instrukce 312. Adresu paměti u procesoru 8086 zapisujeme ve PUSH AX? :r1 ok :r1 00000-FFFFF tvaru

:r2 SS:0000-SS:FFFF :r3 CS:0000-CS:FFFF :r4 DS:0000-DS:FFFF :r2 ok 318. V trasovacím režimu (TF=1) procesoru 8086 se provedení jedné instrukce spustí instrukcí :r1 IRET :r2 JMP :r3 CALL :r4 RFT :r1 ok 319. Trasovací režim procesoru 8086 se spouští nastavením TF=1 :r1 instrukcí SETTF :r2 instrukcí CLTF :r3 v příznaku TF :r4 v registru TF :r3 ok 320. Trasovací režim procesoru 8086 se spouští nastavením TF=1 a ukončuje se :r1 instrukcí CLTF :r2 instrukcí STOPT :r3 neukončuje se :r3 ok 321. Důvodem, proč po použití instrukce MOV SS,... v procesoru 8086 se zakazuje přerušení na dobu provádění iedné instrukce, ie :r1 časová náročnost instrukce MOV SS,... :r2 kontrola přetečení obsahu zásobníku :r3 atomické naplnění adresy vrcholu zásobníku :r4 odstranění zbývající návratové adresy ze zásobníku :r3 ok

322. Nepovolená instrukce v procesoru 8086 je

:r1 MOV CS,...

:r2 MOV SS.... :r3 MOV DS.... :r4 MOV ES :r1 ok 323. Programátor procesoru 8086 nastavuje příznaky :r1 DF, IF, TF :r2 OF, SF, ZF :r3 AF, PF, CF :r1 ok 324. Příznak ZF procesoru 8086 je nastaven :r1 při nulovém výsledku operace :r2 při krokovacím režimu :r3 při aritmetickém přeplnění :r4 při sudé paritě výsledků :r1 ok 325. Příznak TF procesoru 8086 :r1 uvede procesor do krokovacího režimu :r2 zabrání uplatnění vněiších maskovaných přerušení :r3 ie nastaven při nulovém výsledku operace :r1 ok 326. Všechny odkazy na zásobník procesoru 8086 isou segmentovány přes registr :r1 SS (Stack segment) :r2 CS (Code segment) :r3 DS (Data segment) :r4 ES (Extra segment) :r1 ok 327. Pro vnější přerušení procesoru 8086 neplatí :r1 vyvolá se pomocí signálu INTERRUPT :r2 vvvolá se např. při dělení nulou

:r3 vvvolá se pomocí signálu NMI :r4 dělí se na maskovatelná a nemaskovatelná :r2 ok

328. Pro vnitřní přerušení procesoru 8086 neplatí :r1 vvvolá se chybou při běhu programu :r2 ie generováno programově :r3 vvvolá se instrukcí INT n :r4 je generováno řadičem přerušení :r4 ok 329. Akce, která se neprovádí při přerušení procesoru 8086 :r1 vvnulují se příznaky IF a TF :r2 provede se instrukce OUT :r3 do zásobníku se uloží registr CS :r4 do zásobníku se uloží registr IP :r2 ok 330. Pro tabulku adres rutin obsluhujících přerušení procesoru 8086 neplatí :r1 začíná na adrese 0:0000 :r2 začíná na začátku adresového prostoru :r3 má 256 řádků

:r4 začíná na adrese SS:0000

:r4 ok

334. Při přerušení v procesoru 8086 se jako první operace provádí

:r1 do zásobníku se uloží registr příznaků (F)

:r2 vynulují se příznaky IF a TF

:r3 registr IP se naplní 16bitovým obsahem adresy n x 4

:r4 registr CS se naplní 16bitovým obsahem adresy n x 4

+ 2

:r1 ok

335. Při návratu z přerušení v procesoru 8086 se provádí instrukce IRET, pro níž neplatí

:r1 ze zásobníku se obnoví registr IP

:r2 ze zásobníku se obnoví registr CS

:r3 ze zásobníku se obnoví příznakový registr

:r4 ze zásobníku se obnoví registr AX

:r4 ok

336. Návrat do přerušeného procesu v procesoru 8086 typicky zajistí instrukce

:r1 IRET

:r2 MOV

:r3 OUT

:r4 POP

:r1 ok

337. Mezi rezervovaná přerušení procesoru 8086 nepatří

:r1 pokus o dělení nulou

:r2 krokovací režim

:r3 ladící bod

:r4 časovač

:r4 ok

338. Pro trasovací režim procesoru 8086 neplatí

:r1 po provedení instrukce generováno přerušení INT 1

:r2 procesor je uveden do krokovacího režimu příznakem TF (Trap Flag)

:r3 krokovací režim využívá instrukci IRET

:r4 probíhá, když je TF nastaven na nulu

:r4 ok

339. Příznak TF procesoru 8086 se nastaví na jedničku :r1 při obnově příznakového registru (F) ze zásobníku instrukcí IRET

:r2 instrukcí SETTF

:r3 při obnově registru IP ze zásobníku instrukcí IRET

:r4 žádná z uvedených možností

:r1 ok

340. Signál RESET procesoru 8086 neprovede

:r1 vynuluje IP

:r2 vynuluje příznakový registr

:r3 nastaví TF = 1

:r4 vynuluje SS

:r3 ok

341. Chci naplnit registr AH procesoru 8086 hodnotou 50, které řešení není správné

:r1 MOV AH,50

:r2 PADESAT DB 50

MOV AH, PADESAT

:r3 MOV AH,[50]

:r3 ok

342. Chci naplnit registr AH procesoru 8086 obsahem adresy 50, které řešení je správné

:r1 MOV AH,50

:r2 PADESAT DB 50

MOV AH,50

:r3 MOV AH,[50]

:r4 žádná z uvedených možností

:r3 ok

343. Instrukce procesoru 8086 MOV AH,[BX] provede

:r1 hodnota registru BX se uloží do registru AH

:r2 hodnota, která je na adrese v registru BX, se uloží do AH

:r3 registr BX se naplní hodnotou z adresy uložené v registru AH

:r4 hodnota registru AH se uloží do registru BX

:r2 ok

344. Instrukce procesoru 8086 MOV AH,[BX][DI] provede

:r1 hodnota vzniklá sečtením obsahů registrů BX a DI se uloží do registru AH

:r2 hodnota, která je na adrese, jež vznikne součtem adres v registrech BX a

DI se uloží do AH

:r3 hodnota, která je uložena v AH se uloží do registrů BX a DI

:r4 hodnota, která je na adrese, jež vznikne rozdílem adres v registrech BX a

:r2 ok

345. Který ze zápisů instrukcí procesoru 8086 není

korektní operací?

:r1 MOV AX,BX

:r2 MOV AX,[BX]

:r3 MOV AX,PROM[BX][DI]

:r4 žádná z uvedených možností

:r4 ok

346. Pro instrukci MOV procesoru 8086 neplatí

:r1 mění příznaky

:r2 nelze s ní měnit registr CS

:r3 má povolen tvar MOV BX,CX

:r4 nemá povolen tvar MOV adresa,adresa

:r1 ok

347. Který ze zápisů instrukcí procesoru 8086 je špatně

:r1 MOV CS,DS

:r2 MOV DS,adresa

:r3 MOV adresa,DS

:r4 MOV CX,DX

:r1 ok

348. Pro instrukci procesoru 8086 MOV SS,... platí

:r1 po dobu trvání následující instrukce je zakázáno přerušení

:r2 po dobu trvání předchozí instrukce bylo zakázáno přerušení

:r3 je nepovolená operace

:r1 ok

349. Pro aritmetické instrukce procesoru 8086 platí

:r1 nesmí nastavovat příznaky

:r2 nepatří sem instrukce ADD

:r3 nepatří sem instrukce INC

:r4 žádná z uvedených možností

:r4 ok

350. Pro znaménkové rozšíření procesoru 8086 neplatí :r1 do všech bitů vyššího se zkopíruje znaménkový bit původního objektu

- :r2 znaménko je zachováno
- :r3 všechny bity původního objektu se zkopírují do jeho nové horní poloviny

:r3 ok

- 351. Instrukce procesoru 8086 ADC se používá
- :r1 při sčítání širších objektů
- :r2 při násobení dvou čísel
- :r3 při odčítání s výpůjčkou
- :r4 při přičítání k obsahu registru CX

:r1 ok

- 352. Při násobení reálných čísel procesoru 8086 použijeme instrukci
- :r1 IMUL
- :r2 MUL
- :r3 IDIV
- :r4 žádná z uvedených možností

:r4 ok

- 353. Který z následujících skoků procesoru 8086 mění registr CS?
- :r1 vzdálenný (far)
- :r2 krátký (short)
- :r3 blízký (near)
- :r4 žádná z uvedených možností

:r1 ok

- 354. Který skok procesoru 8086 pracuje se 16bitovým přírůstkem?
- :r1 vzdálenný (far)
- :r2 krátký (short)
- :r3 blízký (near)
- :r4 žádná z uvedených možností

:r3 ok

- 355. Který skok procesoru 8086 pracuje s 8bitovým přírůstkem?
- :r1 vzdálenný (far)

- :r2 krátký (short)
- :r3 blízký (near)
- :r4 žádná z uvedených možností

:r2 ok

- 356. Pro podmíněný skok procesoru 8086 neplatí
- :r1 je vždy krátký
- :r2 reaguie na obsah příznaků
- :r3 vždy mění registr CS
- :r4 cílová adresa se vytvoří 8bitovým přírůstkem

:r3 ok

- 357. Do zásobníku procesoru 8086 se vkládají
- :r1 8bitové objekty
- :r2 16bitové objekty
- :r3 32bitové objekty
- :r4 64bitové objekty

:r2 ok

- 358. Pro instrukci POP SS,... platí
- :r1 po dobu trvání následující instrukce je zakázáno přerušení
- :r2 po dobu trvání předchozí instrukce bylo zakázáno přerušení
- :r3 je nepovolená operace

:r1 ok

- 359. Jaký je rozdíl mezi instrukcí RET a RETF procesoru 8086
- :r1 RETF naplní i registr CS
- :r2 RET naplní i registr CS
- :r3 RET i RETF pracují s 32bit. objekty, ale pouze RETF naplňuje registr CS
- :r4 RET i RETF pracují s 32bit. objekty, ale pouze RET naplňuje registr CS

:r1 ok

- 360. Instrukce HALT procesoru 8086
- :r1 vynuluje registry

- :r2 vypne počítač
- :r3 uvede procesor do stavu čekání
- :r4 vynuluje příznaky a registry

:r3 ok

- 361. Proč instrukce STI procesoru 8086 nepovoluje přerušení ihned?
- :r1 by mohlo být provedeno instrukcí MOV SP,... atomické naplnění ukazatele vrcholu zásobníku
- :r2 aby mohl být nepřerušitelně zastaven procesor instrukcí HLT
- :r3 aby mohl být atomicky nepřerušitelně uložen ukazatel vrcholu zásobníku
- :r4 aby byla nepřerušitelně ze zásobníku vybrána adresa přerušené instrukce

:r4 ok

- 362. Kde začíná segment reálného režimu (procesoru 8086)?
- :r1 na libovolné adrese
- :r2 na adrese dělitelné 4
- :r3 na adrese dělitelné 16
- :r4 na adrese dělitelné 32

:r3 ok

286

- 363. Jaká je maximální dosažitelná adresa v reálném režimu procesoru Intel 80286 a vyšších procesorů
- :r1 0FFFFFh
- :r2 10FFEFh
- :r3 10FFFFh
- :r4 10FFFEh

:r2 ok

- 364. Kolik řádků má tabulka popisovačů segmentů GDT nebo LDT procesoru Intel 80286 a vyšších procesorů
- :r1 8192
- :r2 4096
- :r3 16384

:r4 65536

:r1 ok

365. Virtuální adresa procesoru Intel 80286 má celkem 30 bitů na adresaci virtuální paměti. Jak velká tato virtuální paměť může být?

:r1 1 GB

:r2 4 GB

:r3 2 GB

:r4 16 MB

:r5 Žádná virtuální paměť není.

:r1 ok

366. S obsahem instrukčního segmentu procesoru Intel 80286 je povoleno následující:

:r1 číst a provádět; mám-li potřebná práva, pak i zapisovat

:r2 pouze provádět a možná i číst; mám-li potřebná práva

:r3 cokoli, pokud mám potřebná práva

:r2 ok

367. Popisovač segmentu s LDT (tabulka popisovačů lokálního adresového prostoru) se v procesoru Intel 80286 smí nacházet v těchto tabulkách

:r1 pouze v GDT

:r2 v GDT i v LDT

:r3 v GDT a IDT

:r4 v žádné z nich

:r1 ok

368. Popisovač segmentu s GDT (tabulka popisovačů globálního adresového prostoru) se v procesoru Intel 80286 smí nacházet v těchto tabulkách

:r1 pouze v GDT

:r2 v GDT i v LDT

:r3 pouze v IDT

:r4 v žádné z nich

:r4 ok

369. V reálném režimu procesoru Intel 80286 nelze provést instrukci

:r1 LLDT (plnění registru LDTR)

:r2 LGDT (plnění registru GDTR)

:r3 LIDT (plnění registru IDTR)

:r4 LMSW (plnění registru MSW)

:r5 HLT (zastavení procesoru)

:r1 ok

370. Jaký je rozdíl mezi přerušením typu trap a fault v procesoru Intel 80286?

:r1 Fault je fatální stav, ze kterého se nelze zotavit. Z přerušení

trap se zotavit lze.

:r2 Fault pracuje s adresou ukazující na instrukci, která přerušení

způsobila. Trap poskytuje adresu ukazující na instrukci následující.

:r3 Přerušení typu trap je obsluhováno branou z tabulky IDT a

přerušení fault je obsluhováno branou z tabulky GDT.

:r2 ok

371. Co znamená výjimka (přerušení) "Výpadek segmentu" v procesoru Intel 80286?

:r1 procesor při vyčíslování virtuální adresy narazil na nulovou hodnotu bitu Present

:r2 procesor při vyčíslování virtuální adresy narazil na nulovou hodnotu bitu Accessed

:r3 procesoru se nepodařilo vyčíslit reálnou adresu z virtuální

:r1 ok

372. Procesor 80286 má

:r1 16bit. datovou a 24bit. adresovou sběrnici

:r2 24bit. datovou a 20bit. adresovou sběrnici

:r3 32bit. datovou a 24bit. adresovou sběrnici

:r4 24bit. datovou a 32bit. adresovou sběrnici

:r1 ok

373. Procesor 80286 má

:r1 chráněný a reálný režim

:r2 chráněný a virtuální režim

:r3 sběrnicový a reálný režim

:r4 reálný a nereálný režim

:r1 ok

374. Pro chráněný režim procesoru 80286 neplatí

:r1 není možnost jej softwarově vypnout

:r2 tabulka vektorů přerušení má velikost 1 KB

:r3 poskytuje prostředky 4úrovňové ochrany

:r4 adresuje 16 MB reálné paměti

:r2 ok

375. Pro registr MSW procesoru 80286 neplatí

:r1 slouží k zapnutí chráněného režimu

:r2 slouží k zapnutí reálného režimu

:r3 plní se instrukcí LMSW

:r4 čte se instrukcí SMSW

:r2 ok

376. Signál RESET u procesoru 80286

:r1 zapíná chráněný režim procesoru

:r2 zapíná reálný režim procesoru

:r3 vypíná koprocesor

:r4 žádná z uvedených možností

:r2 ok

377. Bit P popisovače datového segmentu procesoru 80286 nastavený na 1 říká:

:r1 obsah segmentu je uložen na disku

:r2 obsah segmentu je prázdný

:r3 obsah segmentu je uložen v reálné paměti

:r4 je vždy automaticky nastaven na jedničku

:r3 ok

378. Bit ED datového segmentu procesoru 80286 určuje :r1 zda datový segment obsahuje zásobník

:r2 přístupová práva k segmentu

:r3 zakazuje čtení obsahu segmentu

:r4 zakazuje zápis do segmentu

:r1 ok

379. Bit C (Conforming) popisovače instrukčního segmentu procesoru 80286

:r1 může způsobit změnu úrovně oprávnění pro podprogramy volané v tomto segmentu

:r2 indikuje směr rozšiřování segmentu

:r3 je nastaven na jedna, je-li procesor v reálném režimu

:r4 žádná z uvedených možností

:r1 ok

380. Pro registr GDTR procesoru 80286 neplatí

:r1 má délku 5 bajtů

:r2 při spuštění chráněného režimu se do něj vkládá adresa tabulky GDT

:r3 naplňuje se instrukcí LGDT

:r4 označuje segment stavu procesoru

:r4 ok

381. Pro TSS (segment stavu procesoru 80286) neplatí

:r1 na segment TSS ukazuje popisovač systémového segmentu, který může být umístěn pouze GDT

:r2 slouží k uložení kontextu procesu, kterému bylo odebráno řízení

:r3 je to ukazatel, jestli je procesor 80286 v chráněném režimu

:r4 každý proces má vlastní TSS

:r3 ok

382. Interrupt Descriptor Table (IDT) procesoru 80286 nemá popisovač

:r1 brána zpřístupňující TSS

:r2 brána pro maskující přerušení

:r3 brána pro nemaskující přerušení

:r4 brána pro V/V akce

:r4 ok

383. Pro Interrupt Descriptor Table (IDT) procesoru 80286 neplatí

:r1 obsahuje až 256 popisovačů rutin obsluhujících přerušení

:r2 její adresu obsahuje IDTR

:r3 slouží k uložení kontextu procesu, kterému bylo odebráno řízení

:r4 obsahuje nejvýše tolik popisovačů, kolik dovoluje limti segmentu

:r3 ok

384. Který z následujících názvů nespecifikuje kategorii přerušení generovanou procesorem 80286?

:r1 Fault

:r2 Trap

:r3 Abort

:r4 Flag

:r4 ok

385. Která z možností nepatří mezi rezervovaná přerušení 80286?

:r1 dělení nulou

:r2 přeplnění

:r3 chybný operační kód

:r4 výpadek systému

:r4 ok

386. Zapnutí chráněného režimu procesoru 80286 neznamená

:r1 změnu způsobu adresace

:r2 nastavení bitu PE=1 registru MSW

:r3 vypnutí reálného režimu

:r4 restart procesoru

:r4 ok

387. Pro GDT v reálném režimu procesoru 80286 platí

:r1 GDT v reálném režimu neexistuje

:r2 její adresa je v registru GDTR

:r3 GDT se používá pro adresaci dat

:r4 žádná z uvedených možností

:r1 ok

386

388. Procesor Intel 80386 je

:r1 32bitový procesor s 32bitovou adresovou a datovou sběrnicí

:r2 32bitový procesor s 24bitovou vnější a 32bitovou vnitřní adresovou sběrnicí

:r3 32bitový procesor s 24bitovou adresovou a 32bitovou datovou sběrnicí

:r1 ok

389. Selektor v chráněném režimu procesoru Intel 80386 ie

:r1 16bitový

:r2 32bitový

:r3 48bitový

:r4 64bitový

:r1 ok

390. Procesor Intel 80386 pracuje s těmito možnými adresami

:r1 48bitovou logickou adresou, 32bitovou lineární adresou a 32bitovou fyzickou adresou

:r2 64bitovou logickou adresou, 48bitovou lineární adresou a 32bitovou fyzickou adresou

:r3 48bitovou logickou adresou, 48bitovou lineární adresou a 32bitovou fyzickou adresou

:r1 ok

391. Kolika bity plní programátor segmentové registry v procesoru

Intel 80386 a vyšších typech?

:r1 16

:r2 32

:r3 48

:r4 64

:r1 ok

392. Stránkováním se v procesoru Intel 80386 transformuje

:r1 logická adresa na lineární

:r2 fyzická adresa na lineární

:r3 lineární adresa na fyzickou

:r4 logická adresa na fyzickou

:r3 ok

393. Největší možná velikost segmentu v procesoru Intel 80386 a vyšších typech je

:r1 64 KB

:r2 1 MB

:r3 4 MB

:r4 1 GB

:r5 4 GB

:r5 ok

394. Velikost stránky v procesoru Intel 80386 a vyšších typech je

:r1 maximálně 4 KB

:r2 právě 4 KB

:r3 maximálně 1 KB

:r4 právě 1 KB

:r2 ok

395. Co znamená "Mapa přístupných V/V bran" v procesoru Intel 80386?

:r1 Seznam existujících V/V adres na počítači.

:r2 Seznam V/V adres dostupných jednomu konkrétnímu (typicky V86) procesu.

:r3 Seznam V/V adres dostupných (typicky V86) procesům chráněného režimu.

:r2 ok

396. Jaká část adresy vstupující do stránkovací jednotky není stránkováním postihnuta (v procesoru Intel 80386)?

:r1 dolních 12 bitů

:r2 dolních 10 bitů

:r3 horních 10 bitů :r4 horních 20 bitů

:r1 ok

397. Kolik bitů je nezbytných pro uložení adresy stránkovací tabulky (zpravidla ve stránkovacím adresáři) a stránkovacího adresáře (zpravidla v CR3)?

:r1 20 :r2 32

:r3 16

:r1 ok

398. Pro procesor 80386 neplatí

:r1 datová sběrnice má 32 bitů

:r2 adresová sběrnice má 32 bitů

:r3 data se do/z paměti přenášejí po 4 bajtech

:r4 adresová sběrnice je 24 bitů

:r4 ok

399. Pro adresaci v chráněném režimu procesoru 80386 neplatí

:r1 offset je 16bitový

:r2 selektor je stejný jako v 80286

:r3 báze segmentu je 32bitová

:r4 limit segmentu může být až 4GB

:r1 ok

400. Co znamená, že stránkovací jednotka procesoru 80386 není zapnuta

:r1 fyzická adresa je totožná s lineární adresou

:r2 fyzická adresa obsahuje 48 bitů

:r3 lineární adresa obsahuje 48 bitů

:r4 fyzická adresa je totožná s logickou adresou

:r1 ok

401. Pro stránkování procesoru 80386 platí

:r1 je povinné

:r2 je-li zapnuto, tak se lineární adresa transformuje na logickou

:r3 je-li vypnuto, tak se lineární adresa transformuje na fyzickou

:r4 žádná z uvedených možností

:r3 ok

402. Pro stránkový adresář procesoru 80386 neplatí

:r1 je to právě jedna stránka

:r2 ukazuje na max. 1024 stránkových tabulek

:r3 je k dispozici pouze se zapnutým stránkováním

:r4 žádná z uvedených možností

:r4 ok

403. Pro bit D (Dirty) při stránkování procesoru 80386 neplatí

:r1 procesor ho nastaví na jedničku při zápisu do rámce

:r2 ve stránkovém adresáři je tento bit nedefinován

:r3 rozlišuje, jestli je rámec špinavý nebo čistý

:r4 pokud je nastaven na jedna, tak je rámec vybrán za oběť

:r4 ok

404. Pro TLB neplatí

:r1 funguje na principu asociativní paměti

:r2 je zapnuto pouze v chráněném režimu procesoru 80286

:r3 je to vyrovnávací paměť

:r4 při vyprazdňování se vynulují bity V (validita)

:r2 ok

486

405. Jaký má význam interní vyrovnávací paměť v procesoru Intel 80486?

:r1 Pamatuje si posledních několik transformovaných lineárních adres na fyzické.

:r2 Pamatuje si několik posledních obsahů adres čtených z fyzické paměti vč. okolí.

:r3 Vyrovnává rozdíly toku dat mezi interními jednotkami procesoru pro proudové zpracování (pipeline).

:r2 ok

406. Kolik bitů by potřeboval algoritmus LRU v interní vyrovnávací paměti procesoru Intel 80486 k tomu, aby úplně fungoval pro výběr ze čtyř položek na řádku (předpokládejme, že by byl realizován neúplnou maticí)?

:r1 3

:r2 4

:r3 6

:r4 8 :r5 10

:r3 ok

407. Procesor 80486 nemá

:r1 datovou sběrnici 32bitů

:r2 adresovou sběrnici 32bitů

:r3 integrovaný matematický koprocesor

:r4 žádná z uvedených možností

:r4 ok

408. Procesor 80486 se od procesoru 80386 neliší v

:r1 velikosti sběrnic

:r2 interní vyrovnávací paměti

:r3 nové technologii, která se blíží k RISCovým procesorům

:r4 jednotce operací v pohyblivé řádové čárce

:r1 ok

RISC

409. Který rys je vlastní technologii procesorů RISC?

:r1 usnadnění programování pro člověka programátora

:r2 zrychlení provádění poskytnutím co nejbohatších instrukcí

:r3 integrování vnější paměti dovnitř procesoru

:r4 poskytnutí velkého počtu registrů v procesoru

:r4 ok

FP

410. Základní šířka dat interně zpracovávaných koprocesorem pro výpočty v pohyblivé řádové čárce ie

:r1 80 bitů

:r2 128 bitů

:r3 64 bitů :r4 40 bitů

:r5 32 bitů

:r1 ok

411. Nejmenší záporné číslo (největší v absolutní hodnotě; číslo

na levé hranici rozsahu zobrazení) v IEEE 754 má

:r1 znaménko mantisy 1, největší kladné zobrazitelné číslo v exponentu.

:r2 znaménko mantisy 1, nejmenší záporné zobrazitelné číslo v exponentu.

:r3 znaménko mantisy 1, nulový exponent.

:r4 znaménko mantisy 0.

:r1 ok

Interface

412. Signály STROBE a BUSY používá rozhraní

:r1 RS-232

:r2 V.24

:r3 Centronics

:r4 IRPS

:r3 ok

413. Paralelní rozhraní je

:r1 RS-232.

:r2 Centronics.

:r2 ok

414. Rozhraní Centronics: Signál !STROBE je v aktivní úrovni

:r1 dokud neuplyne doba "předstih"

:r2 dokud neuplyne doba "přesah"

:r3 dokud tiskárna signálem BUSY neoznámí konec zpracování

:r4 pevně stanovenou dobu

:r4 ok

415. Rozhraní Centronics: Signál !STROBE je v aktivní úrovni

:r1 když přenáší hodnotu logická "0"

:r2 když přenáší hodnotu logická "1"

:r1 ok

416. Rozhraní RS-232C: Přenos dat tímto rozhraním je:

:r1 synchronní

:r2 asynchronní

:r3 synchronní i asynchronní

:r4 nic z toho

:r3 ok

417. Rozhraní RS-232C: Jaké zapojení nulmodemu je nesmyslné?

:r1 SG--SG, TxD--RxD, RxD--TxD

:r2 SG--SG, TxD--TxD, RxD--RxD

:r3 SG--SG, TxD--RxD, RxD--TxD, RTS+CTS--DCD, DCD--RTS+CTS

:r2 ok

418. USB při komunikaci používá protokol

:r1 Master-Slave

:r2 CSMA/CD

:r3 Token-Ring

:r1 ok