TP N°5: Dispositivos Lógicos Programables

- 1) La principal diferencia entre una PAL y una GAL es:
 - a) Usa tecnología EECMOS, de modo que es reprogramable.
- 2) Conteste V o F:
 - a) Los ASICs poseen arquitecturas con conexiones fijas (F)
 - b) Un ASICs Full Custom está pensado para el desarrollo de un diseño particular a gran escala (V)
 - c) Un ASICs Full Custom se utiliza para el diseño de dispositivos (F)
 - d) Los Microprocesadores poseen arquitecturas fijas que no pueden reconfigurarse (V)
 - e) Un ASICs Full Custom es un circuito prediseñado en el cual el usuario establece las conexiones (F)
 - f) Las FPGA son configuradas por el usuario (V)
 - g) Las FPGA son muy utilizadas para pruebas y desarrollo de prototipos (V)
 - El consumo de potencia es mucho menor en las FPGA que en los circuitos Full Custom (F)
 - i) Un Microcontrolador (con las mismas características) implementado dentro de una FPGA es más rápido que un microcontrolador dedicado (F)

3)

a) Con procesos.

```
31
                                                        else
 1 library ieee;
                                        32 if B= '0' then
33 if Cin = '0'
34 Sum <= '3
    use ieee.std logic 1164.all;
                                                            if Cin = '0' then
                                                                  Sum <= '1';
                                    34
35
36
37
 4 entity SUMADOR_COMPLETO is
                                                     Cou
else
Sum
Cout
end if;
else
if
                                                                   Cout <= '0':
    port(A, B, Cin : in bit;
 5
          Sum, Cout : out bit);
 6
   end SUMADOR_COMPLETO;

architecture test of SUMADOR_COMPLETO 39
begin 40

Process (A, B, Cin) 41
42
                                                                 Sum <= '0';
 7
                                                                  Cout <= '1';
 8
 9
10 begin
                                                           if Cin = '0' then
11
                                                                  Sum <= '0';
12
                                                43
       if A = '0' then
                                                                   Cout <= '1';
                                               43 Cou
44 else
45 Sum
46 Cou
47 end if
48 end if;
49 end if;
50 end process;
13
       if B= '0' then
             if Cin = '0' then
15
                                                                   Sum <= '1';
16
                 Sum <= '0';
                                                                   Cout <= '1';
                 Cout <= '0';
17
                                                               end if:
18
              else
                 Sum <= '1';
19
        else
if
                 Cout <= '0';
20
21
             end if;
                                               51 end test;
22
          if Cin = '0' then
23
                 Sum <= '1';
24
                 Cout <= '0';
2.5
27
                Sum <= '0';
        Cout
end if;
end if;
28
                 Cout <= '1';
29
30
```

b) Sin procesos.

```
1
     library ieee;
    use ieee.std_logic_l164.all;
 3
    ☐entity SUMADOR_COMPLETO is
 4
 5
    port(A, B, Cin : in bit;
 6
         Sum, Cout : out bit);
7
     end SUMADOR COMPLETO;
8
    ☐architecture test of SUMADOR_COMPLETO is
9
    ⊟begin
10
        Sum <= A xor B xor Cin;
11
       Cout <= (A and B) or (Cin and (A xor B));
12
13
    end test;
```

- 4) ¿Qué se sintetiza a partir de los siguientes códigos de VHDL?
 - a) Multiplexor de 4 a 2

Sel 1	Sel 2	Salida
0	0	Entrada a tierra
0	1	Entrada A
1	0	Entrada B
1	1	Entrada C

b) Buffer

ор	salida
0	Alta Impedancia (Z)
1	entrada

- 5) ¿Cuáles son los tres tipos de elementos programables que posee una FPGA?¿Que funciones cumplen?¿Cuáles son los componentes básicos de un bloque lógico de una FPGA?
 - a) Bloques de lógica Programable: Unidades que ejecutan las operaciones combinacionales, aritméticas y de memoria.
 - b) Interconexiones programables:
 - i) Directas: permiten la conexión directa entre bloques, sin la necesidad de pasar por ninguna matriz de interconexión.
 - ii) Largas: Iíneas conductoras de gran longitud, horizontales y verticales, que atraviesan el dispositivo desde sus extremos.

c) Bloques de entrada/salida configurables: son las interfaces entre los pines de los dispositivos FPGA y el circuito lógico configurable interno. Cada bloque puede ser configurado como entrada/salida.

Los componentes básicos de un bloque lógico de una FPGA son:


- LUTs (Look-Up Tables)
- Flip-flops (Registros)
- Multiplexores (MUX).
- Conexiones (Interconexión)
- Bloques de Entrada/Salida (I/O)
- Celdas de Configuración
- 6) ¿Qué es un lenguaje de descripción de hardware y en qué se diferencia con los lenguajes de programación?

Un lenguaje de descripción de hardware es un tipo de lenguaje utilizado para describir el comportamiento y la estructura de circuitos electrónicos. Se diferencia en que los lenguajes de programación están diseñados para desarrollar aplicaciones que corren en un procesador o una máquina.

7) La entidad presenta 3 entradas y 8 salidas. Se sintetiza un decodificador de 3 a 8.

8)

a)



- b) Es combinacional debido a que al compilar el proceso que se encuentra en un formato de lógica secuencial, este se lo sintetiza como circuitos combinacionales que a su vez se ejecutan en forma paralela.
- c) La frecuencia máxima va a depender del retardo presente en la transferencia de datos de la RAM a las LUT de la FPGA, en el comparador de 8 bits y en el comparador de 100 entradas. La misma se puede incrementar ingresando previamente los datos en la FPGA y luego realizar las comparaciones, reduciendo de esta forma los retardos por parte de la transferencia de datos. Las ventajas: Operar los datos de manera rápida y a su vez incrementando la frecuencia.
 - Las desventajas: Si se busca cambiar algún dato de la memoria, se deberá de cargar de nuevo la información a la FPGA.
- d) Se necesitan de por lo menos:

100 posiciones x 8 bits = 800 bits

Pero, las memorias RAM están dimensionadas en potencias de 2, por lo que se necesitaría de una que contenga por lo menos 128 posiciones. Por lo tanto:

128 posiciones x 8 bits = 1024 bits