

■ Replace Algorithm

- Direct Mapping은 해당사항 없음
- **Replace Algorithm** : Cache Hit Ratio을 극대화할 수 있도록 교체할 Block을 선택하기 위한 Algorithm

Least Recently Used(LRU) Algorithm

- 사용되지 않은 채로 가장 오래 있었던 Block을 교체하는 방식

First-In-First-Out(FIFO) Algorithm

- Cache에 적재된 지 가장 오래된 Block을 교체하는 방식

Least Frequently Used(LFU) Algorithm

- 참조되었던 횟수가 가장 적은 Block을 교체하는 방식

Replace Algorithm

Replace Algorithm의 예

LRU Replace Algorithm을 사용하는 Set-Associative Mapping Cache로 아래와 같은 Block들이 연속적으로 들어온다고 할 때, 각 Slot에 적재되는 Block을 표시하고 Hit Ratio(H)을 구하라.
(단, 각 Set의 Slot 수는 (a) 2개, 혹은 (b) 3개)

0	1	2	4	2	3	7	2	1	3	1
	1	1	4	H I T	3	3	2	2	3	H I T
0	0	2	2		2	7	7	1	1	

H=2/11

슬롯 수가 2개인 경우

0	1	2	4	2	3	7	2	1	3	1
		2	2	H I T	2	2	H I T	2	2	H I T
	1	1	1		3	3		1	1	
0	0	0	4		4	7		7	3	

H=3/11

슬롯 수가 3개인 경우

Write Policy

- Cache의 Block이 변경되었을 때 그 내용을 Main Memory에 Update하는 시기와 방법의 결정


LOAD ACC #0X0001

ADD ACC 5

STOR #0X0001 ACC


Write Policy

Write Policy의 종류

종류	Write-through	
특징	모든 Write 동작들이 Cache뿐 아니라 MM로도 동시 수행	 <pre>graph TD; CPU[CPU] --> MM[Main Memory]; CPU --> Cache[Cache];</pre>
장점	Cache에 적재된 Block의 내용과 MM에 있는 그 Block의 내용이 항상 같음	
단점	모든 Write 동작이 MM Write를 포함하므로, Write 시간이 길어짐	


Write Policy

Write Policy의 종류

종류	Write-back	
특징	Cache에서 Data가 변경되어도 MM에는 Update되지 않는 방식	 <pre>graph TD; CPU[CPU] --> Cache[Cache]; Cache --- MM[Main Memory];</pre>
장점	MM에 대한 Write동작의 횟수가 최소화되고, Write Time이 짧아짐	
단점	Block을 교체할 때는 Cache의 상태를 확인하여 MM을 Update하는 동작이 선행되어야 하며, 그를 위하여 각 Cache Slot이 상태 Bits를 가지고 있어야 함	

Write Policy

- Multiple Processor System에서의 Data Inconsistency
 - MM에 있는 Block의 내용과 Cache Slot에 적재된 복사본들 간의 내용이 서로 달라지는 문제를 의미



Quiz

Fully Associative Mapping

- 1 앞선 Fully Associative Mapping Cache 그림의 최종 결과에서 1010100의 주소가 입력되었을 때 어떻게 되는지 설명하여라.

답: Cache Miss가 발생하고 101번째 Slot에 10101, 'edge'가 적재된다.

Direct Mapping

- 2 앞선 Direct Mapping Cache 그림의 최종 결과에서 1010100의 주소가 입력되었을 때 어떻게 되는지 설명하여라.

답: Cache Miss가 발생하고 101번째 Slot에 10, 'edge'가 적재된다.

Quiz

Set Associative Mapping

- 3 앞선 Set Associative Mapping Cache 그림의 최종 결과에서 1010100의 주소가 입력되었을 때 어떻게 되는지 설명하여라.

답: Cache Miss가 발생하고 01번째 Set의 2번째 Slot에 101, 'edge' 가 적재된다.

Replace Algorithm

Set Associative Mapping Cache로 아래와 같은 Block들이 연속적으로 Access 된다고 하자.

- 4 1 2 2 1 3 1 4 5 4 7 4 1

Set 당 Slot 수가 4개이고 LRU Replace Algorithm을 적용할 때 Cache Hit Ratio을 구하여라.

답: 50%

■ PBL: Main Memory Module Design

Main Memory는 256개의 블록 들로 구성되며,
각 블록은 64비트로 구성된다. Direct Mapping
Cache가 64개의 슬롯을 가지고 있다. Main
Memory는 Byte 단위로 Addressing된다.

답:

Tag(2)	Slot(6)	Word(2)
--------	---------	---------

4개

- 1 Main Memory Address Format을 설계하되,
Tag, Slot, Word부분을 구분하여라.
- 2 하나의 Cache Slot을 공유하는 **Main Memory block의
개수**는 몇 개인가?

■ 탐구 주제: 작고 편리한 디지털 시대의 휴대용 저장장치 USB 메모리

USB(Universal Serial Bus)란 컴퓨터와 주변기기 사이에 데이터를 주고받을 때 사용하는 버스(bus: 데이터가 전송되는 통로) 규격 중 하나다.

http://navercast.naver.com/contents.nhn?rid=122&contents_id=4420

초기의 USB 메모리는 최대 12Mbit/s(초당 전송 메가비트)의 데이터 전송속도를 갖춘 USB 1.1 규격을 사용했으나, USB 메모리가 대중화되기 시작한 2003년 이후의 제품들은 최대 480Mbit/s 속도의 USB 2.0 규격을 지원하고 있다. 또한, 2010년을 즈음하여 최대 5Gbit/s로 데이터를 전송하는 USB 3.0 규격의 제품도 차츰 나오기 시작했다.

■ 탐구 주제: 작고 편리한 디지털 시대의 휴대용 저장장치 USB 메모리

플래시 메모리의 종류는 크게 SLC(Single Level Cell) 방식과 MLC(Multi Level Cell) 방식으로 나뉘는데, SLC 방식 플래시 메모리는 1개의 기억소자당 1비트의 데이터를 저장하는데, 안정성이 높고 데이터 처리 속도가 빠르지만 가격이 비싸다. 반면, MLC 방식은 1개의 기억소자당 2비트 이상의 데이터를 저장할 수 있으며, SLC 방식의 플래시 메모리에 비해 안정성과 속도는 낮지만 단가가 저렴해 대용량 제품을 대량 생산할 수 있다.