
2020.6.15 instructor: Jong-won Lee

Student number

Name

(모든 문제는 답과 함께 설명이 주어져야 합니다. 설명이 없는 경우에는 점수가 주어지지 않습니다.) (1, 2, 3번 문제에서 flip-flop은 set-up time은 clock 주기에 비하여 아주 작은 값을 요구하지만 hold-time 은 0으로 간주하면 된다.)

1. 다음 회로에서 입력 신호가 아래와 같이 주어졌을 때, 출력 신호 Q_1 과 Q_2 의 timing diagram을 그리시오. (각 소자에서 delay는 무시하고 그리면 된다.) (회로에 포함된 소자는 D latch이다.) (초기의 Q_1 과 Q_2 의 값은 '0'이라고 가정한다.) (10 pts)



설명:


2020.6.15

instructor: Jong-won Lee

Student number

Name

2. 다음 회로에서 입력 신호가 아래와 같이 주어졌을 때, 출력 신호 Out의 timing diagram을 그리시오. (각 소자에서 delay는 무시하고 그리면 된다.) (초기의 Out 값은 '0'이라고 가정한다.) (10 pts)



설명:


2020.6.15

instructor: Jong-won Lee

Student number

Name

3. 다음 회로에서 timing diagram을 그리시오. D flip-flop과 JK flip-flop은 asynchronous preset과 asynchronous reset 기능을 지니고 있다. 아래 회로에서 모든 flip-flop의 preset input에는 '1'의 신호 가 인가되어 있다. (flip flop에서의 delay는 무시하하고, 기본적인 logic gate에서 delay는 Δ 라고 가정하고 그리면 된다. 단 Δ 값은 clock 주기에 비하여 작은 값이다.) 각 flip-flop의 초기 상태는 $Q_0 = Q_1 = Q_2 = 0$ 이다. (10 pts)



설명:

2020.6.15 instructor: Jong-won Lee

Student number


Name

4. 0/1의 binary input sequence에 대해서 '010'과 '101' sequence를 감지하는 **Mealy 형태의 시스템**을 디자인 하시오. 즉 임의의 연속된 3 비트가 '010' 혹은 '101'인 경우를 감지하는 회로이다. (최소한의 flip-flop 을 이용하여 구현하여야 한다.) 입력 신호에 대한 출력 신호의 예가 다음에 나타나 있다.

입력 신호: 1 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 0 1 0 1 ...

출력 신호: 0 0 0 0 0 **1 1 1** 0 0 1 0 0 0 0 1 1 1 ...

다음과 같은 asynchronous reset 기능을 지닌 D flip-flop을 이용하여 design 하십시오. 시작 시에 /reset의 신호를 사용한다. (추가로 기본적인 logic gates는 사용할 수 있다.) (10 pts)



(a) State diagram을 그리고, one-hot decoding 방식을 사용하여 state assignment을 하고, state table을 작성하여라. (10점)

2020.6.15

instructor: Jong-won Lee

Student number

Name

(b) 각 D flip-flop의 입력 신호에 대한 Boolean logic equation과 출력 신호에 대한 Boolean logic equation을 구하여라. (가장 간단하게 회로를 구현할 수 있는 형태의 logic equation를 구하여 야 한다. Multi-input AND/OR/NAND/NOR device와 NOT device를 사용할 수 있다고 가정한다.) (10점)

2020.6.15 instructor: Jong-won Lee

Student number

Name

- 5. 다음과 같이 동작하는 시스템을 구현하시오. (여기서 값은 출력 신호 값을 의미한다. 즉 상태 '8'은 출력 값이 '1000'을 의미한다. 시스템의 시작은 '0'의 상태에서 시작한다고 가정한다.)
 - 0 => 2 => 4 => 8 => 4 => 2 => 0 (=> 2 => 4 => ...)의 형태로 반복한다.
 - ((a)와 (b)의 문제에서는 가능한 적은 수의 flip-flop를 사용하여야 한다.)
 - (a) State diagram과 State table를 그리시오. 단 인접 상태 간의 비트 차이가 최소가 되도록 state assignment를 하여야 한다. (10 pts)

2020.6.15 inst

instructor: Jong-won Lee

Student number

Name

(b) JK flip-flop 을 이용하여 시스템을 구현하십시오. 각 JK flip-flop의 input 신호를 위한 logic과 시 스템의 output 을 Boolean equation으로 표현하여라. (10 pts)

2020.6.15 instructor: Jong-won Lee

Student number

Name

6. 다음과 같은 state table이 주어져 있다. state reduction을 수행한 다음, state table을 다시 그리시오. (state reduction은 implication chart 방법이나 혹은 partitioning 방법을 사용하여야 한다.) (X는 input signal을 의미한다.) (10점)

Current State	Next State		Output	
	X=0	X=1	X=0	X=1
S0	S6	S3	0	1
S1	S7	S4	1	0
S2	S7	S5	0	1
S3	S6	S0	1	0
S4	S7	S1	0	1
S5	S6	S2	1	0
S6	S4	S7	1	0
S7	S0	S6	1	0