数字逻辑设计

王鸿鹏 计算机科学与技术学院

wanghp@hit.edu.cn

寄存器和计数器

- ●寄存器 (Registers)
- ●移位寄存器(Shift Registers)
- ●计数器 (Counters)


•节拍发生器(Beat Generator)

寄存器的定义、分类等

- □寄存器是计算机的重要部件,用于暂时存放一组二进制代码(如参加运算的数据、运算结果、指令等)
- □由触发器及控制门组成

- □基本寄存器的操作:读出/写入/复位(清零)
- □移位寄存器的操作:读出/写入/复位(清零)/左移(右移)

基本寄存器




 $Q_3Q_2Q_1Q_0=D_3D_2D_1D_0$

读出

En=0

寄存器的应用——利用三态总线进行数据传送



E为译码器输入的高位,从左到右的输出编号依次为0-3


Register A to G:

EF=00, 且LdG=1,LdH=0, Clock †

Register B to H:


EF=01, 且LdG=0,LdH=1, Clock ↑

寄存器的应用——具有累加功能的并行加法器1



- 1. 初始化清零: ClrN=0, 则 $Q_{n} Q_{0}=0$, 即 $X_{n} X_{0}=0$
- 2. ClrN=1, 将y,送到全加器输入端
- 3. 执行 $S_i = y_i + x_i + C_i$
- 4. 存储累加和: ClrN=1, Ad=1, CLK↑到来时, 寄存器 Q_i=S_i

寄存器的应用——具有累加功能的并行加法器2



■初始化:

Ld=1,则CE=1,当 $ck\uparrow$ 到来时, $Q_i=y_i$ 即 $y_i \rightarrow x_i$,将 x_i 送到全加器的另一个输入端


■ 送入第二个操作数 y_i , 执行 $S_i = y_i + x_i + c_i$

寄存器的应用——具有累加功能的并行加法器2

与方案1比较:

触发器不需要初始清零

通过一个二选一数据选择器,在 第一个时钟沿送入一个操作数, 之后在每个时钟沿送入累加和




■初始化:

Ld=1,则CE=1,当 $ck\uparrow$ 到来时, $Q_i=y_i$ 即 $y_i\to x_i$,将 x_i 送到全加器的另一个输入端

- 送入第二个操作数y_i,执行S_i=y_i+x_i
- Ld=0, Ad=1, ck↑到来时: $x_i = s_i$
- 保持: Ld=0, Ad=0

寄存器的应用——计算机并行输入/输出接口



寄存器和计数器

- ●寄存器 (Registers)
- ●移位寄存器(Shift Registers)
- ●计数器 (Counters)

●节拍发生器(Beat Generator)

移位寄存器(Shift Register)

- 每个有效时钟沿,寄存器里的数据依次左移或右移1位
- 可以实现代码的串、并行转换、数值运算和处理等
- 分类
 - 单向移位寄存器: 左移寄存器、右移寄存器
 - 双向移位寄存器
- 工作方式



- ◆ 串行输入
- ◆ 并行输入

_ │◆数据输出方式

- ◆ 串行输出
- ◆ 并行输出


工作方式

串入_串出 串入_并出 并入_串出 并入_并出

右移寄存器(Right-Shift Register)


1串行输入/串行输出(Serial in/Serial out)

■串行输出:移位路径上最后一个触发器的输出作为整个电路的输出



右移寄存器(Right-Shift Register)

1串行输入/串行输出(Serial in/Serial out)



同步时序


~~~

思考: 左移寄存器如何设计?

左移方式下从串行输入端送入数据,


应该先送最低位还是最高位?

## 右移寄存器




## 右移寄存器的应用——环形计数器

计数器:一种能在输入信号作用下依次循环预定状态的时序逻辑电路。




## 双向移位寄存器




## 双向移位寄存器——写入

### 当CP上升沿到来时,将 $A_1 \sim A_3$ 写入寄存器中



### 双向移位寄存器——右移




次态方程 
$$\begin{cases} Q_3^{n+1} = D_3 = Q_4 \\ Q_2^{n+1} = D_2 = Q_3 \\ Q_1^{n+1} = D_1 = Q_2 \end{cases}$$

当CP上升沿到来时右移

### 双向移位寄存器——左移

$$S_L = 1, W_L = S_R = 0$$




输入方程
$$\begin{cases} D_3 = \overline{\overline{A_3} \, W_L + \overline{Q_4} \, S_R + \overline{Q_2} \underline{S_L}} = Q_2 \\ D_2 = \overline{\overline{A_2} \, W_L + \overline{Q_3} \, S_R + \overline{Q_1} \underline{S_L}} = Q_1 \\ D_1 = \overline{\overline{A_1} W_L + \overline{Q_2} S_R + \overline{Q_0} \underline{S_L}} = Q_0 \end{cases}$$

次态方程 
$$\begin{cases} Q_3^{n+1} = D_3 = Q_2 \\ Q_2^{n+1} = D_2 = Q_1 \\ Q_1^{n+1} = D_1 = Q_0 \end{cases}$$

#### 当 CP上升沿到来时左移


## 双向移位寄存器——读出




$$E_n = 1$$

输出方程 
$$\begin{cases} B_3 = \overline{Q_3} \overline{E}_n = \overline{Q}_3 \\ B_2 = \overline{Q_2} \overline{E}_n = \overline{Q}_2 \\ B_1 = \overline{Q_1} \overline{E}_n = \overline{Q}_1 \end{cases}$$

### 双向移位寄存器小结



- 寄存器的每一个操作(写入、读出、左移、右 移)都是在<mark>节拍</mark>的控制下完成的。
- 不改变触发器状态的操作(读出),只需要节 拍电位。



#### 例如:

- 写入操作,需要W<sub>L</sub> = 1,同时CP ↑
- 左移操作, 需要 S<sub>L</sub> = 1, 同时CP ↑
- 读出操作,只需要 En=1

### 寄存器总结

- ●寄存器主要功能:存放二进制数据(存储位数由触发器的数量决定)
- ●寄存器操作:写入、读出、保持、清零
- ●移位寄存器还可以将数据左移或右移1位
- ●特点:寄存器的每一个操作(写入、读出、 左移、右移)都是在**节拍**的控制下完成的

### 用Verilog实现串入并出8位移位寄存器

```
module Vr8bitSRparout (
  input CLK, CLR, SERIN,
  output reg [7:0] Q );
  always @ (posedge CLK)
     if (CLR == 1) Q <= 0; // 同步清零
     else Q <= {Q[6:0], SERIN}; // 移位
endmodule
```

### 用Verilog实现通用4位移位寄存器

```
module Vrshrg4u (
input CLK, CLR, RIN, LIN, S0, S1, A, B, C, D, //S0,S1功能选择端
output reg QA,QB,QC,QD);
  always @ (posedge CLK)
    if (CLR == 1'b1) {QA,QB,QC,QD} <= 4'd0;
                                               //同步清零
    else case ({$1,$0})
          2'b00: {QA,QB,QC,QD} \leftarrow {QA,QB,QC,QD};
                                                    // 保持
          2'b01: {QA,QB,QC,QD} <= {RIN,QA,QB,QC}; // 右移
          2'b10: {QA,QB,QC,QD} <= {QB,QC,QD,LIN}; // 左移
          2'b11: {QA,QB,QC,QD} <= {A,B,C,D};
                                                    // 载入
          default: {QA,QB,QC,QD} <= 4'd0;
                                                   # 不会发生
         endcase
endmodule
```

# 寄存器和计数器

- ●寄存器 (Registers)
- ●移位寄存器(Shift Registers)
- ●计数器 (Counters)


●节拍发生器(Beat Generator)

### 时序逻辑电路的分类

|        | 分类方式                                    | 种类                 | 特点                                                                      | 电路示例                                                  |  |  |
|--------|-----------------------------------------|--------------------|-------------------------------------------------------------------------|-------------------------------------------------------|--|--|
| 时序逻辑电路 | 按照 <mark>时钟</mark> 信号<br>的连接方式          | 同步时序<br>逻辑电路       | 所有的时钟端连接在一起,<br>状态的改变同时发生(数字<br>系统中用到的最多)                               | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ |  |  |
|        |                                         | 异步时序<br>逻辑电路       | <ul><li>▶ 没有统一的时钟脉冲同步,状态的改变有先有后,不同时发生</li><li>▶ 容易产生毛刺(有不利影响)</li></ul> | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ |  |  |
|        | 按照电路 <mark>输出</mark><br>与输入及电路<br>状态的关系 | 摩尔型电路<br>(Moore)   | 电路的输出仅与现态有关,<br>与电路的输入无关;或者直<br>接以电路状态作为输出。                             | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ |  |  |
|        |                                         | 米里型电路<br>( Mealy ) | 电路输出与电路的现态<br>及电路的输入均有关                                                 | $\begin{array}{c ccccccccccccccccccccccccccccccccccc$ |  |  |

## 典型时序逻辑部件——计数器

一种能在输入信号作用下依次通过预定状态的时序逻辑电路,可用于计数、分频、定时、控制、产生节拍脉冲(顺序脉冲)和序列脉冲等。



特点: 只要连续提供时 钟脉冲,不需要人为干 预,周而复始地工作

- ■由一组触发器构成,计数器中的"数"是用触发器的状态组合来表示的。
- 计数器在运行时,所经历的状态是周期性的,总是在有限个状态中循环。
- 将一次循环所包含的**状态总数**称为计数器的"模",记为N,
  - 包含n个触发器的计数器的最大模值 N = 2n
- ●作用于计数器的时钟脉冲称为计数脉冲,用 CP (或CLK)表示。

### 计数器

- 状态图中包含一个循环的任何时序电路
- 计数器的模是循环中的状态个数
- 最常用的是n位二进制计数器
  - 有n个触发器
  - 最多有2<sup>n</sup>个状态, 0, 1, 2, ..., 2<sup>n</sup>-1, 0, 1, ...

## 计数器的种类

- ●按时钟连接方式:同步计数器和异步计数器(行波计数器 ripple counter);
- ●按功能:加法计数器、减法计数器和可逆计数器等。
- 按计数方式: 二进制,十进制计数器, M进制计数器.


#### 时序逻辑电路的分析方法

确定系统变量(输入变量、输出变量、状态变量)

- ① 列驱动方程(控制函数)
- ② 列输出方程(输出函数)
- ③ 列状态方程(次态方程)
- ④ 列写状态转换表
- ⑤ 画出状态图
- ⑥ 画出波形图(如必要)

### 异步计数器

二分频



③ 状态转换表

|                  | 现态               |                             |                           | 次态                 |                    | 时钟              |                 |                 |  |
|------------------|------------------|-----------------------------|---------------------------|--------------------|--------------------|-----------------|-----------------|-----------------|--|
| Y <sub>3</sub> n | Y <sub>2</sub> n | Y <sub>1</sub> <sup>n</sup> | <b>Y</b> <sub>3</sub> n+1 | Y <sub>2</sub> n+1 | Y <sub>1</sub> n+1 | CP <sub>3</sub> | CP <sub>2</sub> | CP <sub>1</sub> |  |
| 0                | 0                | 0                           | 0                         | 0                  | 1                  | 无               | 无               | <b></b>         |  |
| 0                | 0                | 1                           | 0                         | 1                  | 0                  | 无               | $\downarrow$    | $\downarrow$    |  |
| 0                | 1                | 0                           | 0                         | 1                  | 1                  | 无               | 无               | $\downarrow$    |  |
| 0                | 1                | 1                           | 1                         | 0                  | 0                  | $\downarrow$    | $\downarrow$    | $\downarrow$    |  |
| 1                | 0                | 0                           | 1                         | 0                  | 1                  | 无               | 无               | $\downarrow$    |  |
| 1                | 0                | 1                           | 1                         | 1                  | 0                  | 无               | $\downarrow$    | $\downarrow$    |  |
| 1                | 1                | 0                           | 1                         | 1                  | 1                  | 无               | 无               | $\downarrow$    |  |
| 1                | 1                | 1                           | 0                         | 0                  | 0                  | $\downarrow$    | $\downarrow$    | $\downarrow$    |  |


#### ② 次态方程

$$Y_{1}^{n+1} = J_{1}\overline{Q}_{1} + \overline{K}_{1}Q_{1} = \overline{Y}_{1} \qquad CP_{1} \downarrow$$

$$Y_{2}^{n+1} = J_{2}\overline{Q}_{2} + \overline{K}_{2}Q_{2} = \overline{Y}_{2} \qquad Y_{1} \downarrow$$

$$Y_{3}^{n+1} = J_{3}\overline{Q}_{3} + \overline{K}_{3}Q_{3} = \overline{Y}_{3} \qquad Y_{2} \downarrow$$

④ 波形图




## 异步计数器总结

- ●外接时钟源只作用于最低位触发器
- ●高位触发器的时钟通常由低位触发器的输出提供
- ●高位触发器的翻转需要等待低位翻转后才能进行。
- ●每一级触发器都存在传输延迟,位数越多计数器工作速度越慢,在大型数字设备中较少采用。
- 对计数器状态进行译码时,由于触发器不同步,译码器输出会出现尖峰脉冲(位数越多,尖峰信号越宽),使设备产生误动作。
- ●优点:结构比较简单,所用元件较少。


### 同步计数器

- ●触发器共用时钟信号CLK
- ●使能端EN有效时,触发器 输出在T上升沿反转
- ●主计数器使能信号CNTEN
- ●CNTEN信号有效且 所有低位触发器位为1时, 每个触发器都翻转



串行4位二进制计数器

## 同步计数器



$$D_3 = Y_3 \overline{Y}_1 + Y_2 Y_1$$

$$D_2 = Y_2 \overline{Y}_1 + \overline{Y}_3 \overline{Y}_2 Y_1$$

能自启动

#### ② 次态方程

$$Y_1^{n+1} = D_1$$


$$Y_2^{n+1} = D_2$$

$$Y_3^{n+1} = D_3$$


#### ③ 状态转换表


| ,                | 现态               |                             |                           | 时钟                 |                    |            |
|------------------|------------------|-----------------------------|---------------------------|--------------------|--------------------|------------|
| Y <sub>3</sub> n | Y <sub>2</sub> n | Y <sub>1</sub> <sup>n</sup> | <b>Y</b> <sub>3</sub> n+1 | Y <sub>2</sub> n+1 | Y <sub>1</sub> n+1 | СР         |
| 0                | 0                | 0                           | 0                         | 0                  | 1                  | <b>↑</b>   |
| 0                | 0                | 1                           | 0                         | 1                  | 0                  | <b>↑</b>   |
| 0                | 1                | 0                           | 0                         | 1                  | 1                  | <b>↑</b>   |
| 0                | 1                | 1                           | 1                         | 0                  | 0                  | <b>↑</b>   |
| 1                | 0                | 0                           | 1                         | 0                  | 1                  | <b>↑</b>   |
| 1                | 0                | 1                           | 0                         | 0                  | 0                  | $\uparrow$ |
| 1                | 1                | 0                           | 1                         | 1                  | 1                  | <b>↑</b>   |
| 1                | 1                | 1                           | 1                         | 0                  | 0                  | <b>↑</b>   |

## 同步计数器——环形计数器



### 同步计数器——扭环形计数器Johnson Counter







# 扭环形计数器




优点: ①无险象 ②后级每个译码门只需要2个输入端。 ③模8计数器

| 输入    |       |       |       | 译码输出           |                       |                |                |                |                |                |                       |
|-------|-------|-------|-------|----------------|-----------------------|----------------|----------------|----------------|----------------|----------------|-----------------------|
| $Q_3$ | $Q_2$ | $Q_1$ | $Q_0$ | Y <sub>0</sub> | <b>Y</b> <sub>1</sub> | Y <sub>2</sub> | Y <sub>3</sub> | Y <sub>4</sub> | Y <sub>5</sub> | Y <sub>6</sub> | <b>Y</b> <sub>7</sub> |
| 0     | 0     | 0     | 0     | 1              | 0                     | 0              | 0              | 0              | 0              | 0              | 0                     |
| 1     | 0     | 0     | 0     | 0              | 1                     | 0              | 0              | 0              | 0              | 0              | 0                     |
| 1     | 1     | 0     | 0     | 0              | 0                     | 1              | 0              | 0              | 0              | 0              | 0                     |
| 1     | 1     | 1     | 0     | 0              | 0                     | 0              | 1              | 0              | 0              | 0              | 0                     |
| 1     | 1     | 1     | 1     | 0              | 0                     | 0              | 0              | 1              | 0              | 0              | 0                     |
| 0     | 1     | 1     | 1     | 0              | 0                     | 0              | 0              | 0              | 1              | 0              | 0                     |
| 0     | 0     | 1     | 1     | 0              | 0                     | 0              | 0              | 0              | 0              | 1              | 0                     |
| 0     | 0     | 0     | 1     | 0              | 0                     | 0              | 0              | 0              | 0              | 0              | 1                     |








### 环形、扭环形计数器总结


- ●特点:在移位寄存器的基础上,增加反馈逻辑电路
- ●用途:
  - ●构成**特殊编码**的计数器(非二进制计数器)
  - ●在计算机中可用于组成时序信号发生器(节拍发生器)




## 同步计数器小结

- □ 所有触发器的时钟端并联在一起,受控于<mark>同一个外接时钟源</mark>
- 所有触发器同时翻转,不存在时钟到各触发器输出的传输延迟积累;
- □ 由于各触发器同时翻转,因此,同步计数器的输出不会产生毛刺;
- □ 缺点: 结构比较复杂(各触发器的输入由多个Q输出的组合逻辑得到)

,所用元件较多。





## 用Verilog实现4位通用二进制计数器

```
module Vrcntr4u (
  input CLK, CLR, LD, ENP, ENT, //ENP=1、ENT=1,同步计数模式
                             //ENP=0、ENT=1,保持模式(包括RCO状态)
  input [3:0] D,
  output reg [3:0] Q,
  output reg RCO);
  always @ (posedge CLK) // 创建f-f计数器的特性
    if (CLR)
                       Q \le 4'd0:
    else if (LD)
                    Q <= D:
    else if (ENT && ENP) Q <= Q + 1; //ENP,ENT有效且CLR, LD无效, 计数
    else Q <= Q:
  always @ (*) // 创建组合输出RCO,便于级联
    if (ENT && (Q == 4'd15)) RCO = 1;
    else
                   RCO = 0:
endmodule
```

## 用Verilog实现十进制通用计数器

```
module Vrcntr4udec (input CLK, CLR, LD, ENP, ENT,
  input [3:0] D,
  output reg [3:0] Q,
  output reg RCO);
  always @ (posedge CLK) // 创建f-f计数器的特性
    if (CLR) Q \leq 4'd0;
    else if (LD) Q <= D;
    else if (ENT && ENP && (Q == 4'd9)) Q <= 4'd0;
    else if (ENT && ENP) Q <= Q + 1;
    else Q <= Q:
  always @ (*) // 创建组合输出RCO
    if (ENT && (Q == 4'd9)) RCO = 1;
                    RCO = 0:
    else
endmodule
```

# 用Verilog实现余三十进制计数器

```
module Vrexcess3 (
 input CLK, CLR, LD, ENP, ENT,
 input [3:0] D,
 output reg [3:0] Q,
 output reg RCO);
  always @ (posedge CLK) // 创建f-f计数器的特性
    if (CLR)
                              Q \le 4'd3;
    else if (LD)
                              Q <= D:
    else if (ENT && ENP && (Q == 4'd12)) Q <= 4'd3;
    else if (ENT && ENP) Q \leq Q + 1;
                              Q \leq Q
    else
  always @ (*) // 创建组合输出RCO
    if (ENT && (Q == 4'd12)) RCO = 1;
                               RCO = 0;
    else
endmodule
```

### 用Verilog实现4位递增/递减的计数器

```
module Vrupdn4
  input CLK, CLR, LD, ENP, ENT, UPDN.
  input [3:0] D,
  output reg [3:0] Q,
  output reg RCO):
  always @ (posedge CLK)
     if (CLR)
              Q <= 4'b0;
     else if (LD) Q <= D;
     else if (ENT && ENP && UPDN)
                                            Q <= Q + 1; //UPDN为1, 递增计数
     else if (ENT && ENP && !UPDN)
                                            Q \le Q - 1;
                                             Q \leq Q:
     else
  always @ (*) // 创建组合输出RCO
if (ENT && UPDN && (Q == 4'd15)) RCO = 1; //递增计数到15进位
else if (ENT && !UPDN && (Q == 4'd0 )) RCO = 1;
                                RCO = 0:
     else
endmodule
```

# 寄存器和计数器

- ●寄存器 (Registers)
- •移位寄存器(Shift Registers)
- ●计数器 (Counters)

●节拍发生器(Beat Generator)

### 典型时序逻辑部件——节拍发生器


#### □ 节拍发生器(时序发生器)——

每个循环周期内, 在时钟脉 冲的作用下, 产生一组在时间 上有一定<mark>先后顺序</mark>的脉冲信号

#### 作用

数字系统和计算机的控制部件利用顺序脉冲,形成所需要的各种控制信号,使某些设备按照事先规定的顺序进行运算或操作

例:将4位二进制数(如1000)存入某 寄存器,然后将数据右移1位,之后将 数据读走,再将右移后的数据左移1位 。以上操作可以自动循环进行。




①执行写入操作:写入使能有效(存入1000)

②执行右移操作: 右移使能有效(右移后0100)

③执行读出操作:读出使能有效

④执行左移操作: 左移使能有效(左移后1000)

### 节拍发生器示例



#### ③ 输出方程

$$\begin{cases}
W_0 = \overline{Q}_2 \overline{Q}_1 \\
W_1 = \overline{Q}_2 Q_1 \\
W_2 = Q_2 \overline{Q}_1 \\
W_3 = Q_2 Q_1
\end{cases}$$

#### ④ 状态转换表

| 现       | 现态 次态   |             | 态                         | 时钟              |                 |
|---------|---------|-------------|---------------------------|-----------------|-----------------|
| $Q_2^n$ | $Q_1^n$ | $Q_2^{n+1}$ | <b>Q</b> <sub>1</sub> n+1 | CP <sub>2</sub> | CP <sub>1</sub> |
| 0       | 0       | 0           | 1                         | 无               | $\downarrow$    |
| 0       | 1       | 1           | 0                         | $\downarrow$    | $\downarrow$    |
| 1       | 0       | 1           | 1                         | 无               | $\downarrow$    |
| 1       | 1       | 0           | 0                         | $\downarrow$    | $\downarrow$    |

4节拍发生器  $(W_0 \sim W_3)$ 

#### ② 次态方程

$$J_1 = K_1 = 1$$
,  $CP_1 \downarrow$   
 $J_2 = K_2 = 1$ ,  $CP_2 = Q_1 \downarrow$ 

① 输入方程

 $Q_1^{n+1} = J_1 \overline{Q}_1 + \overline{K}_1 Q_1 = \overline{Q}_1$ 

$$Q_2^{n+1} = J_2 \overline{Q}_2 + \overline{K}_2 Q_2 = \overline{Q}_2$$

Q<sub>1</sub> (CP<sub>2</sub>)  $W_0$  $W_2$ 

CP₁ -


 $Q_2$ 

 $W_1$ 


 $W_3$ 

## 节拍发生器1——应用

### 回顾: 环形计数器



### 节拍发生器2






### ② 次态方程

$$\begin{cases}
D_1 = Y_2 \\
D_2 = Y_3 \\
D_3 = Y_4 \\
D_4 = Y_4 + Y_3 + Y_2
\end{cases}$$

$$Y_1^{n+1} = Y_2$$
  
 $Y_2^{n+1} = Y_3$ 

$$\mathbf{Y}_3^{\mathsf{n+1}} = \mathbf{Y}_4$$


$$\mathbf{Y}_4^{\mathsf{n+1}} = \overline{\mathbf{Y}_4 + \mathbf{Y}_3 + \mathbf{Y}_2}$$



#### ③ 状态转换表

| 现态      |                  |                  | 次态               |                           |                           |             | 时钟                        |          |
|---------|------------------|------------------|------------------|---------------------------|---------------------------|-------------|---------------------------|----------|
| $Y_4^n$ | Y <sub>3</sub> n | Y <sub>2</sub> n | Y <sub>1</sub> n | <b>Y</b> <sub>4</sub> n+1 | <b>Y</b> <sub>3</sub> n+1 | $Y_2^{n+1}$ | <b>Y</b> <sub>1</sub> n+1 | СР       |
| 0       | 0                | 0                | 0                | 1                         | 0                         | 0           | 0                         | <b>↑</b> |
| 1       | 0                | 0                | 0                | 0                         | 1                         | 0           | 0                         | <b>↑</b> |
| 0       | 1                | 0                | 0                | 0                         | 0                         | 1           | 0                         | <b>↑</b> |
| 0       | 0                | 1                | 0                | 0                         | 0                         | 0           | 1                         | <b>↑</b> |
| 0       | 0                | 0                | 1                | 1                         | 0                         | 0           | 0                         | <b>↑</b> |


## 节拍发生器2——续



#### ⑤ 确定输出

| $\frac{R}{Y_4}$ | $\frac{S}{Y_2}$ | $Q_{n+1} \overline{Q}_{n+1}$ $(W_1 = \overline{Q})$ |                             |  |
|-----------------|-----------------|-----------------------------------------------------|-----------------------------|--|
| 1               | 1               | Q <sub>n</sub>                                      | $\overline{\mathbf{Q}}_{n}$ |  |
| 0               | 1               | 0                                                   | 1                           |  |
| 1               | 0               | 1                                                   | 0                           |  |
| 0               | 0               | ı                                                   | -                           |  |


| $\frac{R}{Y_2}$ | S<br>Y <sub>4</sub> | Q <sub>n+1</sub> (W | \overline{Q}_{n+1} 2=\overline{Q}) |
|-----------------|---------------------|---------------------|------------------------------------|
| 1               | 1                   | Q <sub>n</sub>      | $\overline{\mathbf{Q}}_{n}$        |
| 0               | 1                   | 0                   | 1                                  |
| 1               | 0                   | 1                   | 0                                  |
| 0               | 0                   | 1                   | 1                                  |



#### 结论: 2-节拍发生器

■ W<sub>1</sub>\_m<sub>1</sub>: 节拍电位\_节拍脉冲

■ W<sub>2</sub>\_m<sub>2</sub>:节拍电位\_节拍脉冲



# 寄存器和计数器

- ●寄存器 (Registers)
- •移位寄存器(Shift Registers)
- ●计数器 (Counters)

●节拍发生器(Beat Generator)