
数字逻辑设计

王鸿鹏 计算机科学与技术学院 wanghp@hit.edu.cn


组合逻辑元件的Verilog实现

- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器

8选1多路选择器



单一逻辑门实现



采用多重if语句实现2输入8位多路复用器

```
module Vrmux2in8b b(
 input EN L, S, //EN-L为低电平有效的使能信号, S为数据选择控制端
 input [7:0] D0, D1,
 output reg [7:0] Y
 always @ (*) begin
                               //如果EN L不为0则输出0
  if (\simEN L == 1'b0) Y = 8'b0;
                               //若S为0输出D0寄存器值
  else if (S == 1'b0) Y = D0;
                               //S为1输出D1寄存器值
  else if (S == 1'b1) Y = D1;
  else Y = 8'b0;
 end
endmodule
```

2输入8位多路复用器的数据流型Verilog模块

```
•可以使用一系列条件操作符(?:)来提供所要求的功能。
module Vrmux2in8b d(
 input EN L, S,
 input [7:0] D0, D1,
 output [7:0] Y
 assign Y = (\sim EN L == 1'b0) ? 8'b0 : (
         (S == 1'd0) ? D0 :
         ((S == 1'd1)? D1:8'b0)); //? 前条件满足则取前一个值
endmodule
```

采用case语句的4输入8位多路复用器

```
module Vrmux4in8b(
                            • 一个选择输入值对应一个case语句
   input EN L,
                            • 更易读也更好维护。
   input [1:0] S,
  input [7:0] A, B, C, D,
   output reg [7:0] Y);
   always @ (*) begin
    if (\simEN L == 1'b0) Y = 8'b0;
    else case (S) //真值表做法: 2'd0指2bit, 十进制0
      2'd0: Y = A;
      2'd1: Y = B;
      2'd2: Y = C;
      2'd3: Y = D;
      default: Y = 8'b0;
    endcase
   end
endmodule
```

组合逻辑元件的Verilog实现

- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器

三态缓冲器 three-state buffer


■ 又称三态驱动器

▶ 4种物理上不同的三态缓冲器的逻辑符号


三态缓冲器还可用来增强输 出驱动能力。

三态——

- 0
- **1**
- Z: 高阻态电阻很大, 相当于开路



В	Α	C	В	Α	C	В	Α	C	В	Α	C
0	0	Z	0	0	Z	0	0	0	0	0	1
0	1	Z	0	1	Z	0	1	1	0	1	0
1	0	0	1	0	1	1	0	Z	1	0	Z
1	1	1	1	1	0	1	1	Z	1	1	Z
-	(a)			(b)			(c)	1.00		(d)	



用Verilog实现三态输出

· Verilog为高阻态内设了位数据值"z",很容易指定三态输出

```
module Vr74x541(
    input G1_L, G2_L, //门控信号, 低电平有效
    input [7:0] A,
    output [7:0] Y);

assign Y = (~G1_L & ~G2_L) ? A:
    8'bzzzz_zzzz; //只有G1_L和G2_L都有效.输出A
endmodule
```

与74*541类似的8位三态驱动器, 只是把三态端口用作输出

```
module Vr74x245(
input G_L, DIR,
inout [7:0] A, B); //输出端口可作输入


assign A = (~G_L & ~DIR) ? B:
8'bzzzz_zzzz;
assign B = (~G_L & DIR) ? A:
8'bzzzz_zzzz; //满足条件则AB交换输出
endmodule
```

与74*245类似的双向8位三态驱动器

组合逻辑元件的Verilog实现

- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器

二进制译码器举例——3线-8线译码器



使能端 输入				译码输出									
G_1	G_{2A}	\mathbf{G}_{2B}	С	В	Α	Y_0	Y ₁	Y_2	Y_3	Y_4	Y_5	Y_6	Y ₇
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1
1	0	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	0	1	1	1	1	1	0	1	1	1	1
1	0	0	1	0	0	1	1	1	1	0	1	1	1
1	0	0	1	0	1	1	1	1	1	1	0	1	1
1	0	0	1	1	0	1	1	1	1	1	1	0	1
1	0	0	1	1	1	1	1	1	1	1	1	1	0

译码器输出: 低电平有效



典型芯片:74LS138


用Verilog实现2-4译码器·

•译码器逻辑电路的结构化描述

```
module Vr2to4dec s(
 input A0, A1, EN,
 output Y0, Y1, Y2, Y3);
 wire NOTA0, NOTA1;
 not U1 (NOTA0, A0); //U1是非门的名字
 not U2 (NOTA1, A1);
 and U3 (Y0, NOTA0, NOTA1, EN);
 and U4 (Y1, A0, NOTA1, EN);
 and U5 (Y2, NOTA0, A1, EN);
 and U6 (Y3, A0, A1, EN);
```

endmodule

不易于理解和维护,不建议使用!



用Verilog实现2-4译码器——2

- 采用了always语句,敏感信号列表包 括译码器所有输入。
- •将输出变量声明为reg类型,在过程块中对输出变量赋值。
- •用一个if语句测试使能输入
 - ·如果EN为1(无效),所有输出置1;
 - EN有效时,实现译码器的功能。

```
module Vr2to4dec b1(
 input wire A0, A1, EN,
 output reg [3:0] Y);
 always @ (*) begin
  if (EN) Y= 4'b1111;
  else begin
      case ({A1,A0})
         2'b11 : Y = 4'b0111;
         2'b10 : Y = 4'b1011;
         2'b01 : Y = 4'b1101;
         2'b00 : Y = 4'b1110;
         default: Y = 4'b1111;
      endcase
  end
 end
endmodule
```

2-4译码器的测试平台

- •设计一个测试平台来 确保设计的正确性。
- 对于只有三个输入的译码器,就有八个不同的输入组合,用一个变量i来逐一检查这些组合对应的输出。

```
`timescale 1 ns / 100 ps
module Vr2to4dec tb();
 reg A0s, A1s, ENs; //Ens低电平有效
 integer i, errors;
 wire [3:0] Y;
 reg [3:0] expectY;
 Vr2to4dec b1 UUT( .A0(A0s), .A1(A1s), .EN(ENs), .Y(Y) );//实例化
 initial begin
  errors = 0:
  for (i=0; i<=7; i=i+1) begin
   \{ENs, A1s, A0s\} = i;
                                  // Apply test input combination
   #10:
   expectY = 4'b1111;
                                  // Expect no outputs asserted if EN = 1
   if (ENs==0) expectY[{A1s,A0s}] = 1'b0; // Else output {A1,A0} should be asserted
   if (Y!== expectY) begin
    $display("Error: EN A1A0 = %b %b%b, Y3Y2Y1Y0 = %b%b%b%b",
         ENs, A1s, A0s, Y[3], Y[2], Y[1], Y[0]);
    errors = errors + 1;
   end
  end
  $display("Test complete, %d errors", errors);
 end
                                                                          14
endmodule
```

用Verilog实现2-4译码器——3

- 采用了always语句,敏感信号列表包 括译码器所有输入。
- •将输出变量声明为reg类型,在过程块中对输出变量赋值。
- •用一个if语句测试使能输入
 - •如果EN为1(无效),所有输出置1;
 - EN有效时,实现译码器的功能。

```
module Vr2to4dec b1(
 input wire EN,
 input wire [1:0] A,
 output reg [3:0] Y);
 always @ (*) begin
  if (EN) Y= 4'b1111;
  else begin
    case (A)
        2'b11 : Y = 4'b0111;
        2'b10 : Y = 4'b1011;
        2'b01 : Y = 4'b1101;
        2'b00 : Y = 4'b1110;
        default: Y = 4'b1111;
    endcase
  end
 end
endmodule
```

2-4译码器的测试平台——3


- •设计一个测试平台来 确保设计的正确性。
- •对于只有三个输入的译码器,就有八个不同的输入组合,用一个变量i来逐一检查这些组合对应的输出。

```
`timescale 1 ns / 100 ps
module Vr2to4dec tb();
 reg ENs; //Ens低电平有效
 reg [1:0] As;
 integer i, errors;
 wire [3:0] Y;
 reg [3:0] expectY;
 Vr2to4dec b1 UUT( .EN(ENs), .A(As), .Y(Y) ); //实例化
 initial begin
  errors = 0:
  for (i=0; i<=7; i=i+1) begin
   \{ENs, As\} = i;
                           // Apply test input combination
   #10:
   expectY = 4'b1111;
                                  // Expect no outputs asserted if EN = 1
   if (ENs==0) expectY[\{As[1],As[0]\}] = 1'b0;
   if (Y!== expectY) begin
    $display("Error: EN A1A0 = %b %b%b, Y3Y2Y1Y0 = %b%b%b%b",
         ENs, As[1], As[0], Y[3], Y[2], Y[1], Y[0]);
    errors = errors + 1;
   end
  end
  $display("Test complete, %d errors", errors);
 end
endmodule
```

16

七段显示译码器

显示译码器:与显示器件(如数码管)配合,将输入代码转换为十进制码或特定编码,并在显示器件上显示相应的字形



8421BCD码驱动的共阴极七段 数码管显示译码器功能表

输入				译码输出						
A	В	С	D	а	b	С	d	е	f	g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1 7 [

用Verilog实现七段译码器

```
module Vr7segdec(
 input [3:0] DIG,
 input EN,
 output wire SEGA, SEGB, SEGC, SEGD, SEGE, SEGF, SEGG);
 reg [6:0] SEGS;
  always (a) (*) begin
   if (EN)
       case (DIG) // Segment patterns abcdefg 0: SEGS = 7'b1111110; // 0
       1: SEGS = 7'b0110000'; // 1
      2: SEGS = 7'b1101101; // 2
3: SEGS = 7'b1111001; // 3
4: SEGS = 7'b0110011; // 4
5: SEGS = 7'b1011011; // 5
6: SEGS = 7'b0011111; // 6 (no 'tail') // 6: SEGS = 7'b11111111; // 6 ('tail' included)
7: SEGS = 7'b11111111; // 8
       8: SEGS = 7'b1111111; // 8
9: SEGS = 7'b1110011; // 9 (no 'tail') // 9: SEGS = 7'b1111011; // 9 ('tail' included)
10: SEGS = 7'b1110111; // A //11: SEGS = 7'b0011111; // b //12: SEGS = 7'b1001110; // C
13: SEGS = 7'b0111101; // d //14: SEGS = 7'b1001111; // E // 15: SEGS = 7'b1000111; // F
       default: SEGS = 7'b000000000;
     endcase
   else SEGS = 7'b00000000:
 end
  assign {SEGA, SEGB, SEGC, SEGD, SEGE, SEGF, SEGG} = SEGS;
endmodule
```

七段译码器的Verilog测试平台

```
`timescale 1ns / 100ps
module Vr7seg tb ();
reg EN;
reg [3:0] DIG;
wire SEGA, SEGB, SEGC, SEGD, SEGE, SEGF, SEGG;
integer i;
Vr7segdec UUT (.DIG(DIG), .EN(EN), .SEGA(SEGA), .SEGB(SEGB), .SEGC(SEGC), .SEGD(SEGD), .SEGE(SEGE), .SEGF(SEGF), .SEGG(SEGG) ); //这里的名字要与被实例化的模块名字一致。
initial
                                            if (SEGA) $write(" __\n"); else $write("\n");
 begin
                                               EN = 1; // Enable all
                                               SEGG) $write("___"); else $write(" ");
  for (i=0; i<16; i=i+1)
    begin
                                               DIG = i;
                                               $write("Iteration %0d\n", i);
                                               if (SEGA) $write(" __\n"); else $write("\n");
    if (SEGF) $write("|"); else $write(" "); if (SEGG) $write(" _"); else $write(" ");
                                               SEGC) $write("\\n"); else $write("\n");
    if (SEGB) $write("\\n"); else $write("\n");
                                                                            Iteration 6
    if (SEGE) $write("|"); else $write(" ");
                                                     Iteration 5
    if (SEGD) $write(" "); else $write(" ");
    if (SEGC) $write("\\n"); else $write("\n");
    #5;
                                                                            Iteration 7
    end
  $write("Done\n");
 end
endmodule
```

用Verilog实现七段译码器——修改版

```
module Vr7segdec(
  input [3:0] DIG, input EN,
  output reg [6:0] SEGS; always @ (*) begin
     if (EN)
        case (DIG) // Segment patterns abcdefg 0: SEGS = 7'b11111110; // 0
         0: SEGS = 7'b1111110; // 0

1: SEGS = 7'b0110000; // 1

2: SEGS = 7'b1101101; // 2

3: SEGS = 7'b1111001; // 3

4: SEGS = 7'b0110011; // 4

5: SEGS = 7'b1011011; // 5

6: SEGS = 7'b0011111; // 6 (no 'tail') // 6: SEGS = 7'b1011111; // 6 ('tail' included)

7: SEGS = 7'b11110000; // 7

8: SEGS = 7'b11110011; // 9 (no 'tail') // 9: SEGS = 7'b1111011; // 9 ('tail' included)
        9: SEGS = 7'b1110011; // 9 (no 'tail') // 9: SEGS = 7'b1111011; // 9 ('tail' included)
10: SEGS = 7'b1110111; // A // 11: SEGS = 7'b0011111; // b //12: SEGS = 7'b1001110; // C
13: SEGS = 7'b0111101; // d // 14: SEGS = 7'b1001111; // E //15: SEGS = 7'b1000111; // F
           default: SEGS = 7'b00000000;
        endcase
     else SEGS = 7'b00000000;
  end
endmodule
```

七段译码器的Verilog测试平台——修改版

```
`timescale 1ns / 100ps
module Vr7seg tb ();
 reg EN;
 reg [3:0] DIG;
 wire [6:0] SEGS;
 integer i;
  Vr7segE UUT (.DIG(DIG), .EN(EN), .SEGS(SEGS));
 initial
 begin
   EN = 1; // Enable all
   for (i=0; i<16; i=i+1)
                                                                                                                  e d com c
      begin
      DIG = i;
                                                          if (SEGS[6]) $write("\n"); else $write("\n");
      $write("Iteration %0d\n", i):
      if (SEGS[6]) $write("_\n"); else $write("\n");
                                                           if (SEGS[1]) $write("|"); else $write(" ");
     if (SEGS[1]) $write("|"); else $write(""); if (SEGS[0]) $write("""); else $write("""); if (SEGS[5]) $write(""\n"); else $write("\n"); if (SEGS[2]) $write("|"); else $write("""); if (SEGS[2]) $write("|"); else $write(""");
                                                           if (SEGS[0]) $write(" "); else $write(" ");
                                                           if (SEGS[5]) $write("\n"); else $write("\n");
      if (SEGS[3]) $write(" '"); else $write(" '");
                                                           if (SEGS[2]) $write("|"); else $write(" ");
      if (SEGS[4]) $write("\n"); else $write("\n");
      #5;
                                                           if (SEGS[3]) $write("__"); else $write(" ");
     end
  $write("Done\n");
                                                           if (SEGS[4]) $write("\n"); else $write("\n");
 end
endmodule
```

组合逻辑元件的Verilog实现

- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器

编码器

- •特点:多输入、多输出的组合逻辑电路
- ·功能:将二进制码按照一定规律编排,使其具有特定含义,与译码器互逆。

常用编码器	特点	编码演示
普通编码器(二进制编码器)	N 位,任何时刻 N 根输入线中只能有一个输入有效, N ($N=2^n$)中取一。 n 位二进制码	① Y ₀ C 0 Y ₁ C Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q
优先编码器	允许同时输入两个以上有效输入信号能按照预先设定的优先级别,只对其中优先级最高的输入进行编码。	□ Y ₀ C 0 1 1 Y ₂ B 1 1 Y ₅ A 1 Y ₇ C 1 1 Y ₇ A 1 Y ₇ C 1 1 Y ₇ A

用Verilog实现优先编码器——用多重if

```
module Vr8inprior (
 input wire [7:0] I,
 output reg [2:0] A,
                      //IDLE 为0表示优先编码器处于工作状态。
 output reg IDLE);
 always @ (*) begin
       IDLE=1'b0;
       if (I[7]) A = 3'h7; //第一优先
       else if (I[6]) A = 3'h6; //第二优先
       else if (I[5]) A = 3'h5; //第三优先
       else if (I[4]) A = 3'h4; //第四优先
       else if (I[3]) A = 3'h3; //第五优先
       else if (I[2]) A = 3'h2; //第六优先
       else if (I[1]) A = 3'h1; //第七优先
       else if (I[0]) A = 3'h0; //第八优先
       else begin A = 3'h0;IDLE=1'b1;end;//IDLE 为1表示优先编码器处于空闲状态,A值任意
 end
endmodule
```

采用case语句的8输入优先编码器

```
module Vr8inprior (
   input wire [7:0] I,
   output reg [2:0] A,
   output reg IDLE);
   always @ (*) begin
      if (I(I)) IDLE = 1'b0;
      else IDLE = 1'b1;
   end
```

```
always @ (*) begin
   case (1)
      I[7]: A = 3'h7; //第一优先
      I[6]: A = 3'h6; //第二优先
      I[5] : A = 3'h5;
      I[4] : A = 3'h4;
      I[3] : A = 3'h3;
      I[2] : A = 3'h2;
      I[1] : A = 3'h1;
      I[0]: A = 3'h0; //第八优先
      default: A = 3'h0;
   endcase
 end
endmodule
```

8输入优先编码器模块的测试平台

```
`timescale 1ns / 100ps
module Vr8inprior tb(); //无输入输出变量定义
reg [7:0] I;
                                                   for (ii=0; ii<256; ii=ii+1) begin
wire [2:0] A;
wire IDLE;
                                                     I = ii;
integer ii, errors;
                                                     #10:
Vr8inprior UUT ( .I(I), .A(A), .IDLE(IDLE) );
initial begin
                                                     if (
                                                                               //识别所有的错误情况
 errors = 0:
                                                       ((I==8'b0) && (IDLE!==1'b1))//输入全0且非空闲
 for (ii=0; ii<256; ii=ii+1) begin
  I = ii;
                                                       ||((I>8'b0) && (IDLE===1'b1))//输入不全0且空闲
  #10:
                                                       ||((I>8'b0) && (I<2**A)) //输出的编号不符合规则
                      // Identify all error cases
     ((I==8'b0) && (IDLE!==1'b1)) // Should be idle
                                                       \| ((I > 8'b0) \&\& (I > = 2**(A+1))) \| begin
    || ( (I>8'b0) && (IDLE==1'b1) ) // Should not be idle
    || ( (I>8'b0) && (I<2**A ) ) /// I should be at least 2**A
                                                         errors = errors+1;
    $\figsty\text{$\sqrt{\text{"Error: I=\%b, A=\%b,IDLE=\%b",I,A,IDLE);}}
    begin
    errors = errors+1;
                                                        end
     $display("Error: I=%b, A=%b, IDLE=%b",I,A,IDLE);
                                                    end
   end
   end
  $display("Test done, %d errors\n",errors);
 $stop(1);
```

end

endmodule

组合逻辑元件的Verilog实现

- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器

校验位计算方法

n 位

1位

原始数据

校验位

奇偶校验器一般

由异或门构成

校验码: n+1 位

偶校验位逻辑值的表达式:

 $\mathsf{P}_\mathsf{E} = \mathsf{A}_3 \oplus \mathsf{A}_2 \oplus \mathsf{A}_1 \oplus \mathsf{A}_0$

奇校验位逻辑值的表达式:

 $P_0 = A_3 \oplus A_2 \oplus A_1 \oplus A_0$

异或门真值表

A	В	F	
0	0	0	
0	1	1	
1	0	1	
1	1	0	

异或门特性


- 两个输入中有奇数个"1",输出为1;有偶数个"1",输出为0。
- ◆ 扩展: n个1位二进制数中有奇数个"1",输出为1; 有偶数个"1",输出为0。

4位二进制数校验码真值表

$A_3A_2A_1A_0$	P _E	Po
0000	0	1
0001	1	0
0010	1	0
0011	0	1
0100	1	0
0101	0	1
0110	0	1
0111	1	0
1000	1	0
1001	0	1
1010	0	1
1011	1	0
1100	0	1
1101	1	0
1110	1	0
1111	0	1

用Verilog实现9输入奇偶校验电路

```
module Vrparity9s(
 input wire [8:0] I,
 output wire EVEN, ODD);
 wire Y1, Y2, Y3, Y3N;
 Vrxor3 U1 (I[0], I[1], I[2], Y1);
                                        module Vrxor3(
 Vrxor3 U2 (I[3], I[4], I[5], Y2);
                                         input wire A, B, C,
 Vrxor3 U3 (I[6], I[7], I[8], Y3);
                                         output wire Y);
 assign Y3N = \sim Y3;
 Vrxor3 U4 (Y1, Y2, Y3, ODD);
                                         assign Y = A ^ B ^ C;
 Vrxor3 U5 (Y1, Y2, Y3N, EVEN);
                                        endmodule
endmodule
```



3输入异或器件的Verilog描述 29

组合逻辑元件的Verilog实现


- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器

多位数值比较器

接低位芯片的比较结果,用于芯片扩展。

四位数值比较器74LS85

比较2个4位二进制数的大小时,3个输入端 $I_{A>B}$ 、 $I_{A<B}$ 、 $I_{A=B}$ 应接001;当 $A_3A_2A_1A_0=B_3B_2B_1B_0$ 时,比较器的输出 $Y_{A>B}Y_{A<B}Y_{A=B}=001$



当 $A_3A_2A_1A_0$ = $B_3B_2B_1B_0$ 时, 比较器的输出复现3个输入端 $I_{A>B}$ 、 $I_{A<B}$ 、 $I_{A=B}$ 的状态。

	比较	纫	段联输)	\l	输出O				
A_3 B_3	A_2 B_2	A ₁ B ₁	A_0 B_0	(A>B)	(A <b)< th=""><th>(A=B)</th><th>O_{A>B}</th><th>O_{A<b< sub=""></b<>}</th><th>O_{A=B}</th></b)<>	(A=B)	O _{A>B}	O _{A<b< sub=""></b<>}	O _{A=B}
$A_3 > B$	3 X	X	X	X	X	X	1	0	0
$A_3 < B$	3 X	X	X	X	X	X	0	1	0
$A_3 = B$	$A_2 > B_2$	X	X	X	X	X	1	0	0
$A_3 = B$	$A_2 < B_2$	X	X	X	X	X	0	1	0
$A_3 = B$	$A_2 = B_2$	$A_1 > B_1$	X	X	X	X	1	0	0
$A_3 = B$	$\mathbf{A_2} = \mathbf{B_2}$	$A_1 < B_1$	X	X	X	X	0	1	0
$A_3 = B$	$A_2 = B_2$	$\mathbf{A}_1 = \mathbf{B}_1$	$A_0 > B_0$	X	X	X	1	0	0
$A_3 = B$	$A_2 = B_2$	$\mathbf{A_1} = \mathbf{B_1}$	$A_0 < B_0$	X	X	X	0	1	0
$A_3 = B$	$A_2 = B_2$	$\mathbf{A}_1 = \mathbf{B}_1$	$\mathbf{A}_0 = \mathbf{B}_0$	X	X	1	0	0	1
$\mathbf{A}_3 = \mathbf{B}$	$\mathbf{A}_{2} = \mathbf{B}_{2}$	$\mathbf{A}_1 = \mathbf{B}_1$	$\mathbf{A}_0 = \mathbf{B}_0$	0	1	0	0	1	0
$A_3 = B$	$A_2 = B_2$	$\mathbf{A}_1 = \mathbf{B}_1$	$\mathbf{A}_0 = \mathbf{B}_0$	1	0	0	1	0	0
$A_3 = B$	$A_2 = B_2$	$\mathbf{A}_1 = \mathbf{B}_1$	$A_0 = B_0$	1	1	0	0	0	0
$A_3 = B$	$\mathbf{A}_{2} = \mathbf{B}_{2}$	$\mathbf{A}_1 = \mathbf{B}_1$	$\mathbf{A}_0 = \mathbf{B}_0$	0	0	0	1	1	0

用Verilog实现8位数值比较器

```
module Vr8bitcmp(
 input [7:0] P,Q,
 output reg PGTQ, PEQQ, PLTQ);
 always @ (*)
  if (P == Q)
   begin PGTQ = 1'b0; PEQQ = 1'b1; PLTQ = 1'b0; end
  else if (P > Q)
   begin PGTQ = 1'b1; PEQQ = 1'b0; PLTQ = 1'b0; end
  else
   begin PGTQ = 1'b0; PEQQ = 1'b0; PLTQ = 1'b1; end
endmodule
```

64位数值比较器

采用9个8位数值比较器构成的64位比较器的Verilog描述

```
module Vr64bitcmp sh(
 input [63:0] P,Q,
 output PGTQ, PEQQ, PLTQ);
 wire [7:0] GT, EQ, LT;
 Vr8bitcmp U1(P[7:0], Q[7:0], GT[0], EQ[0], LT[0]);
 Vr8bitcmp U2(P[15:8], Q[15:8], GT[1], EQ[1], LT[1]);
 Vr8bitcmp U3(P[23:16], Q[23:16], GT[2], EQ[2], LT[2]);
 Vr8bitcmp U4(P[31:24], Q[31:24], GT[3], EQ[3], LT[3]);
 Vr8bitcmp U5(P[39:32], Q[39:32], GT[4], EQ[4], LT[4]);
 Vr8bitcmp U6(P[47:40], Q[47:40], GT[5], EQ[5], LT[5]);
 Vr8bitcmp U7(P[55:48], Q[55:48], GT[6], EQ[6], LT[6]);
 Vr8bitcmp U8(P[63:56], Q[63:56], GT[7], EQ[7], LT[7]);
 Vr8bitcmp U9(GT, LT, PGTQ, PEQQ, PLTQ);
endmodule
```

N位比较器的测试平台


```
`timescale 1 ns / 100 ps
module VrNbitcmp tb();
 parameter N = 64; // Input width of comparator UUT
 parameter SEED = 1; // Set a different pseudorandom seed here if desired
 reg [N-1:0] P, Q;
 wire PGTQ, PEQQ, PLTQ; //P Great Than Q, P EQual Q, P Less Than Q
integer ii, errors;
 Vr64bitcmp sh UUT ( .P(P), .Q(Q), .PGTQ(PGTQ), .PEQQ(PEQQ), .PLTQ(PLTQ) );
 initial begin
  errors = 0:
  P = $random(SEED); // Set pattern based on seed parameter
  for (ii=0; ii<10000; ii=ii+1) begin
   P = $random; Q = $random;
   #10:
   if ( (PGTQ) !== (P>Q) || (PLTQ) !== (P<Q) || (PEQQ) !== (P==Q) ) begin
    errors = errors + 1;
    $display("P=%b(%0d), Q=%b(%0d), PGTQ=%b, PEQQ=%b, PLTQ=%b", P, P, Q, Q, PGTQ, PEQQ, PLTQ);
   end;
  end
  $display("Test done, %0d errors", errors);
 end
endmodule
```

组合逻辑元件的Verilog实现

- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器

异或门的应用——加法器


• 半加器 (Half-adder)



半加器逻辑符号


输	λ	输出			
A	В	C	S		
0	0	0	0		
0	1	0	1		
1	0	0	1		
1	1	1	0		

• 全加器 (Full-adder)




辅	入	输出			
C_{in}	A	В	C_{out}	Sum	
0	0	0	0	0	
0	0	1	0	1	
0	1	0	0	1	
0	1	1	1	0	
1	0	0	0	1	
1	0	1	1	0	
1	1	0	1	0	
1	1	1	1	1	

逻辑表达式: S=A⊕B; C=A•B




 $Sum = A \oplus B \oplus C_{in}$ $C_{out} = A \cdot B + C_{in} \cdot (A \oplus B)$



全加器

• 除了A、B操作数,还有来自低位的进位CIN

 S_i



用Verilog实现全加器

```
//两个N位二进制数A和B相加,进位为COUT,和为S
module VrNbitadder
                 // 模块外定义参数,加数与和的宽度
 #(parameter N=64)
 input [N-1:0] A, B,
                     // 低位来的进位
 input CIN,
 output [N-1:0] S,
                     //和
                     //当前位向高位的进位
 output COUT);
 assign \{COUT, S\} = A + B + CIN;
endmodule
```

- ●参数N指定加数与和的宽度。
- ●N位无符号数加法可以产生N+1位的和,所以赋值语句左侧将进位输出 COUT与N位输出和S级联,接受N+1位的和。

可以同时处理有符号数和无符号数的全加器


```
module Vradders(
 input [7:0] A, B, C, D,
 output [7:0] S, T,
 output OVFL, COUT);
 //有符号数全加器: S=A+B, OVFL用于判断是否溢出
 assign S = A + B;
 assign OVFL = (A[7] == B[7]) && (S[7]!=A[7]); // OVFL判断是否溢
     //A, B符号相同,和的最高位(符号位)与A或B的最高位不同,溢出
// 无符号数全加器 T=C+D, COUT为进位
 assign \{COUT, T\} = C + D;
endmodule
```

加法器复用模块

加法和减法电路的价格昂贵, 需要尽可能地对其复用


module Vraddersh(
 input SEL,
 input [7:0] A, B, C, D,
 output reg [7:0] S);
 always @ (SEL, A, B, C, D)
 if (SEL) S = A + B;
 else S = C + D;

endmodule



module Vraddersc(
 input SEL,
 input [7:0] A, B, C, D,
 output [7:0] S);

assign S = (SEL) ? A + B : C + D;endmodule



组合逻辑元件的Verilog实现

- ■多路复用器(Multiplexers)
- ■三态器件(Three-state Buffer)
- ■译码器(Decoders)
- ■编码器(Encoders)
- ■奇偶校验器
- ■比较器
- ■加法器