

王靳

☎ (+86) 158-1687-0583 · ✉ kingfiox520@gmail.com · 🌐 github.com/kingfiox

本科期间深入学习计算机体系结构与系统软件，独立完成编译器后端、CPU 设计、操作系统内核等多个系统级项目。在“一生一芯”项目中设计 RISC-V 处理器，曾获华为毕昇杯三等奖。对处理器微架构、编译优化方向有浓厚兴趣，希望在研究生阶段继续深耕体系结构领域。

🎓 教育背景

2022.09 - 2026.06 | 哈尔滨工业大学（深圳）· 计算机科学与技术
GPA: 82.78/100 (专业排名 58%)

🔧 专业技能

编程语言 C/C++, Rust, Haskell, Verilog, Chisel

技术领域 🐧 Linux 系统编程、编译优化、处理器设计、操作系统内核

🏆 获奖情况

华为毕昇杯编译系统设计赛 三等奖 2024 年 8 月

</> 项目经历

SysY 编译器（华为毕昇杯） 团队项目 2024.02 – 2024.12

技术栈： Rust, RISC-V, 编译原理

将 SysY (C 语言子集) 编译为 RISC-V 汇编。个人负责编译器后端，主要工作：

- 基于弦图着色的寄存器分配算法
- 基于表调度 (List Scheduling) 的指令调度
- 基于 Pettis-Hansen 算法的基本块重排优化
- 面向 rv64gc 的指令选择与代码生成

项目采用前后端分离架构，前端生成 LLVM IR 可通过 LLC 验证，后端可独立从 LLVM IR 进行指令选择。

轻量级用户态线程库 毕昇杯附属项目 2024.02 – 2024.12

技术栈： Clang Builtins, Linux 系统调用, RISC-V

参考 musl libc 的 pthread 实现，为编译器自动并行功能设计精简线程库。实现类似 fork 的语义（一次调用多次返回），但在线程级别而非进程级别运行，减少上下文切换开销。

一生一芯 (ysyx_26010003) 个人项目 2025.12 – 至今

技术栈： C, Verilog, RISC-V, 计算机体系结构

“一生一芯”开源处理器培养计划，目前已通过 C 阶段考核，进度在 B2 阶段。

- 软件：基于南京大学 PA 实验，使用 C 语言实现 RV32IM 指令集模拟器 (NEMU)，可运行 RT-Thread 操作系统
- 硬件：设计 RV32I 多周期处理器，已接入 SoC 与 UART 模块；目标：实现单发射乱序 RV64I 处理器并启动 xv6
- 工程实践：将 NEMU 迁移至 ysyxSoC 作为 DiffTest 仿真平台

RISC-V 五级流水线处理器 课程项目 2024.06 – 2024.08

技术栈：Chisel, Verilog, RISC-V, 计算机组成原理

基于 Chisel 实现五级流水线处理器，包含静态分支预测与数据前递机制。

xv6 操作系统扩展 (MIT 6.S081) 课程项目

2024.10 – 2024.12

技术栈：C, 操作系统, RISC-V

基于 MIT xv6 扩展虚拟内存子系统，实现 mmap、copy-on-write、lazy allocation 等特性。

基于 FUSE 的 xv6 文件系统 课程项目

2024.11

技术栈：C++, 文件系统, FUSE

参考 xv6 设计，基于 FUSE 框架在用户态实现文件系统，增加日志功能以保证崩溃一致性。

Pintos 操作系统 (UC Berkeley 课外项目 CS162)

2024.10 – 2024.12

技术栈：C, 操作系统, i386

通过与 xv6 对比学习 i386 与 RISC-V 架构差异。实现定点小数运算用于调度时间计算，参考 4.4 BSD 实现 MLFQ 调度算法，完成用户进程参数传递及部分系统调用。

Stanford CS144 计算机网络实验 课外项目

2025.12

技术栈：C++, 计算机网络, TCP/IP

实现用户态 TCP 协议栈，包括可靠数据传输、流量控制与拥塞控制机制。

🏆 自我评价

- 主动学习：在学校培养体系基础上积极拓展，将课程实验升级为更具挑战性的开源项目：xv6 → Pintos，校内计网实验 → CS144，minirv → 一生一芯，编译原理实验 → 毕昇杯
- 善于思考：通过 Pintos (i386) 与 xv6 (RISC-V) 对比，深入理解不同指令集架构的设计差异。

🏠 学生工作

计算机十班班长

2022.09 – 至今

计算机学院学生会权益部成员

2023.03 – 2024.06