PYNQ-Z2 ECG 系统 PL IP 接口与开发要求

本文件是七个自定义 IP
的并行开发与最终集成依据。接口名称、方向、位宽和字段含义固定；算法内部流水线结构可由负责人确定。目标器件为 PYNQ-Z2 的 XC7Z020，前端为单片 ADS1298（8 通道、24 位），首版 500 SPS，预留 1000 SPS。

一 公共端口与帧约定

公共输入	aclk；aresetn；s_axi_awaddr[7:0]、s_axi_awvalid；s_axi_wdata[31:0]、s_axi_wstrb[3:0]、s_axi_wvalid；s_axi_bready；s_axi_araddr[7:0]、s_axi_arvalid；s_axi_rready。
公共输出	s_axi_awready、s_axi_wready、s_axi_bresp[1:0]、s_axi_bvalid、s_axi_arready、s_axi_rdata[31:0]、s_axi_rresp[1:0]、s_axi_rvalid。每个 IP 独占一个 AXI4-Lite 从设备地址区。
时钟与握手	全部 IP 使用同一 100 MHz PL 时钟，低有效 aresetn。采样帧及事件的一次传输为 TVALID 与 TREADY 同时为 1；受阻时 TDATA、TUSER、TKEEP、TLAST 保持稳定。
ecg8_axis	TDATA[255:0] 为 CH1～CH8，各路有符号 32 位；CH1 位于 [31:0]。每次 ADS1298 采样对应一拍 AXI4-Stream，TLAST=1。
ecg12_axis	TDATA[383:0] 为 I、II、III、aVR、aVL、aVF、V1～V6，均为有符号 32 位，按此顺序从低位到高位排列；TLAST=1。
TUSER[127:0]	[31:0] 帧序号；[55:32] ADS 状态字；[63:56] 脱落；[71:64] 饱和；[79:72] 平线；[87:80] 突变；[99:88] 12 导联无效；[127:100] 保留为 0。掩码位 1 表示异常。

方向约定：s_axis_* 的 TDATA/TUSER/TVALID/TLAST 是输入，TREADY 是输出；m_axis_* 的方向相反。QRS 事件不带 TUSER；DMA 记录输出带 TKEEP[3:0]。采集 IP 产生帧序号，后续 IP 必须保持帧号和顺序。

1 ADS1298 采集 ads1298_acquire_ip

输入信号	公共输入端口 + ecg_miso、ecg_ready_n；m_axis_ecg8_tready
输出信号	公共输出端口 + ecg_mosi、ecg_sclk、ecg_cs_n、ecg_start、ecg_pwdn_n、ecg_reset_n；m_axis_ecg8_tdata[255:0]、m_axis_ecg8_tuser[127:0]、m_axis_ecg8_tvalid、m_axis_ecg8_tlast

功能：ADS1298 的 DRDY# 经同步后触发读取；SPI 为 CPOL=0、CPHA=1。每帧解析 24 位状态字和 8×24 位采样，按 CH1～CH8 符号扩展至 32 位。初始化包括复位、ID、配置写入与回读、内部参考稳定等待。采集不能被下游反向暂停；满 FIFO 时丢帧并保留序号缺口。

验收：仿真覆盖初始化、寄存器回读、正负满幅、状态字错误、连续采样及背压溢出；实板先用内部测试信号核对八路顺序。

2 信号质量标记 ecg_quality_ip

输入信号	公共输入端口 + s_axis_ecg8_tdata[255:0]、s_axis_ecg8_tuser[127:0]、s_axis_ecg8_tvalid、s_axis_ecg8_tlast；m_axis_ecg8_tready
输出信号	公共输出端口 + s_axis_ecg8_tready；m_axis_ecg8_tdata[255:0]、m_axis_ecg8_tuser[127:0]、m_axis_ecg8_tvalid、m_axis_ecg8_tlast

功能：读取 TUSER 内的 ADS 导联脱落状态，结合逐路阈值和时间窗口判定饱和、平线、突变。只写质量掩码 TUSER[87:56]，不修改采样数值、状态字或帧序号。

验收：注入断线、满幅、常值和尖峰；检查每路掩码及正常波形不被修改。

3 经典滤波 ecg_classic_filter_ip

输入信号	公共输入端口 + s_axis_ecg8_tdata[255:0]、s_axis_ecg8_tuser[127:0]、s_axis_ecg8_tvalid、s_axis_ecg8_tlast；m_axis_ecg8_tready
输出信号	公共输出端口 + s_axis_ecg8_tready；m_axis_ecg8_tdata[255:0]、m_axis_ecg8_tuser[127:0]、m_axis_ecg8_tvalid、m_axis_ecg8_tlast

功能：8 路独立维护 IIR 高通、50 Hz 陷波和 FIR 低通状态；三级分别可旁路。处理使用定点系数、宽位累加及 32 位饱和，报告系数切换/启动暂态。形态保真档以低截止频率高通为目标。

验收：与浮点/定点参考逐帧比对，提交幅频、延迟、暂态、形态偏差和资源报告。

4 12 导联重建 ecg_lead12_ip

输入信号	公共输入端口 + s_axis_ecg8_tdata[255:0]、s_axis_ecg8_tuser[127:0]、s_axis_ecg8_tvalid、s_axis_ecg8_tlast；m_axis_ecg12_tready
输出信号	公共输出端口 + s_axis_ecg8_tready；m_axis_ecg12_tdata[383:0]、m_axis_ecg12_tuser[127:0]、m_axis_ecg12_tvalid、m_axis_ecg12_tlast

功能：输入 CH1=II、CH2=III；I=II-III，aVR=III/2-II，aVL=II/2-III，aVF=(II+III)/2。V1～V6 分别取 CH8、CH3、CH4、CH5、CH6、CH7。按源通道依赖传播异常；WCT 来源异常时胸导联标为无效。

验收：对已知电极电位、正负边界值和异常通道逐帧核对数值、顺序、帧号及无效掩码。

5 QRS 与 RR 检测 ecg_qrs_ip

输入信号	公共输入端口 + s_axis_ecg8_tdata[255:0]、s_axis_ecg8_tuser[127:0]、s_axis_ecg8_tvalid、s_axis_ecg8_tlast；m_axis_qrs_tready
输出信号	公共输出端口 + s_axis_ecg8_tready；m_axis_qrs_tdata[63:0]、m_axis_qrs_tvalid、m_axis_qrs_tlast

功能：从经典滤波的 8 路数据建立 QRS 专用增强、候选峰、自适应阈值、不应期和多导联融合链。事件 TDATA[31:0] 为 R 峰原始帧号，[47:32] 为 RR 采样点数，[55:48] 为参与导联掩码，[63:56] 为标志。仅检测到 R 峰时输出事件。

验收：用标注波形评价峰位误差、漏检率、误检率、RR 误差和事件延迟。

6 记录打包 ecg_packet_ip

输入信号	公共输入端口 + s_axis_raw_tdata[255:0]、s_axis_raw_tuser[127:0]、s_axis_raw_tvalid、s_axis_raw_tlast；s_axis_lead12_tdata[383:0]、s_axis_lead12_tuser[127:0]、s_axis_lead12_tvalid、s_axis_lead12_tlast；s_axis_qrs_tdata[63:0]、s_axis_qrs_tvalid、s_axis_qrs_tlast；m_axis_pkt_tready
输出信号	公共输出端口 + s_axis_raw_tready、s_axis_lead12_tready、s_axis_qrs_tready；m_axis_pkt_tdata[31:0]、m_axis_pkt_tkeep[3:0]、m_axis_pkt_tvalid、m_axis_pkt_tlast

功能：三输入分别缓冲；不等待 QRS 事件与波形同时到达，以原始帧号关联。类型 1/2/3 分别为原始 8 路、处理后 12 导联和 QRS 事件；输出记录分别占 14/18/8 个 32 位字。TKEEP 恒为 4'hF；每 64 条完整记录或刷新尾块时，在最后一个字置 TLAST。

验收：交错、缺失和背压输入下，逐记录校验类型、长度、帧号、TLAST 边界和各输入丢包计数。

7 小波处理（选做） ecg_wavelet_ip

输入信号	公共输入端口 + s_axis_ecg8_tdata[255:0]、s_axis_ecg8_tuser[127:0]、s_axis_ecg8_tvalid、s_axis_ecg8_tlast；m_axis_ecg8_tready
输出信号	公共输出端口 + s_axis_ecg8_tready；m_axis_ecg8_tdata[255:0]、m_axis_ecg8_tuser[127:0]、m_axis_ecg8_tvalid、m_axis_ecg8_tlast

功能：窗口化离散小波分解、阈值处理和重构。规定小波基、分解级数、边界延拓、窗口长度及延迟；保留原帧号和质量字段。作为经典滤波的可选替代路径，经 AXI Stream Switch 送入导联重建。

验收：与经典路径比较去噪效果、ST 偏差、处理延迟和 LUT/DSP/BRAM；核对切换后的帧号对齐。

二 连接与数据交接

采集与分流	ADS1298/PmodA → 采集 → 质量；质量输出经 AXI Stream Broadcaster 分别到打包原始端、经典滤波、小波输入（可选）。
经典路径	经典滤波输出经 Broadcaster 分别到 QRS 输入和路径选择器输入 0；小波输出到选择器输入 1。选择器输出到 12 导联输入。
输出路径	12 导联输出及 QRS 事件输出分别到打包 IP 的 lead12、qrs 输入；打包输出到独立 AXI DMA 的 S2MM，再到 PS/DDR。HDMI 视频链保持独立。
控制路径	PS 经 AXI4-Lite 分别配置七个 IP。Broadcaster、Stream Switch、FIFO、DMA、AXI Interconnect、时钟与复位使用 Vivado 标准 IP。

三 打包记录格式

每条记录按小端 32 位字排列：word0=0x45434731；word1[31:24] 为类型（1 原始、2 导联、3 QRS），[15:0] 为总字数；word2 为原始帧号；word3 为状态字；word4 为四类 8 位质量掩码；word5[11:0] 为导联无效掩码；word6 起为负载。原始、导联、事件记录分别为 14、18、8 字；事件记录 word3～5 清零。

四 集成前提与交付

每组提交可综合源代码、仿真测试、黄金输出、配置寄存器表、接口说明及资源/时序报告。PmodA 七根数字线的逐针脚映射尚未给出，最终 XDC 和实板验证须以实物接线为准。当前采集 IP 已实现共享增益，若要求逐路独立增益需另行扩展；不影响上述数据接口。

依据：TI ADS1298 数据手册；SCH_Schematic1_2026-09-14.pdf；详细功能与验收条目见同目录 PL_IP_开发任务书.md。