



تمرین سری دوم معماری کامپیوتر

توضيحات:

- پاسخ به تمرین ها باید به صورت انفرادی صورت گیرد و در صورت مشاهده ی هر گونه تقلب نمره ی صفر برای کل تمرین ها منظور خواهد شد.
- تمیزی و خوانایی جواب تمرینها از اهمیت بالایی برخوردار است. در صورت ناخوانایی جوابها پس از تذکر برای بار اول، نمرهای به تمرینها داده نخواهد شد.
- لطفا جواب تمرین ها را در قالب یک فایل PDF با نام "HW2_StudentNumber.pdf" در
 سایت درس و در مهلت معین شده بارگزاری نمایید.
- در صورت داشتن اشکال میتوانید از طریق ایمیل درس <u>ca.1402spring@gmail.com</u> با تدریسیاران درس در ارتباط باشید.

نيمسال دوم ٢٠٠١٠

سوال اول

برای یک پردازنده یک حافظه ی نهان خارج از تراشه ایا زمان دسترسی 2ns و نرخ برخورد برابر 98% در نظر میگیریم. در کنار این پردازنده یک حافظه ی اصلی با زمان دسترسی 40ns نیز وجود دارد و هیچ نوع حافظه ی دیگری برای سیستم در نظر گرفته نشده است.

- الف) با استفاده از فرمول تقریبی؛ زمان موثر دسترسی³ به دادههای ذخیره شده در این سلسه مراتب حافظه را به دست بیاورید
- ب) با استفاده از فرمول دقیق میزان زمان موثر دسترسی به داده های ذخیره شده در این سلسه مراتب حافظه به دست اورید.

با پیشروی در مباحث درس متوجه خواهید شد که امروزه به دلیل سرعت بسیاربالای پردازندهها و از طرفی کند بودن تکنولوژیهای مورد استفاده در ساختار حافظههای اصلی؛ استفاده از یک لایه حافظه نهان جوابگو نیست و زمان موثر دسترسی به دادههای ذخیره شده نسبت به توان پردازنده بسیار بالاست. به همین دلیل چند لایه حافظهی نهان در نظر گرفته می شود که حتی در بعضی از موارد برای سرعت دسترسی بیشتر یکی از این لایه ها را در داخل تراشه ی پردازنده قرار می دهند که به این نوع حافظه ینهان؛ حافظه ی نهان سطح تراشه همی گویند.

حال فرض کنید در پردازنده ی مطرح شده در صورت سوال بجای حافظه ی اصلی مطرح شده یک حافظه ی اصلی با تکنولوژی جدیدتر در نظر میگیریم که زمان دسترسی آن 20ns و نرخ برخورد آن 100% است. حال در ساختار جدید:

- ج) با استفاده از فرمول دقیق میزان زمان موثر دسترسی به داده های ذخیره شده در سلسه مراتب حافظه ی جدید را به دست اورید.
- د) با استفاده از قانون آمدال 5 میزان افزایش سرعت حاصل از اضافه کردن این حافظه ی نهان جدید را بدست اورید.

¹ off-chip cache

² hit rate

³ Effective access time

⁴ on-chip cache

⁵ Amdahl's law

سوال دوم

فرض کنید در یک پردازنده سلسه مراتب حافظه به شکل زیر است:

یک حافظهی اصلی به حجم 64 مگابایت

یک حافظه ی نهان به حجم 32 کیلوبایت از نوع نگاشت مستقیم 6

هر بلوک حافظه 64 بایت باشد

- الف) ساختار کلی حافظه ی نهان و حافظه ی اصلی را با شماره گذاری کلمات و بلوک ها رسم کنید. (نیازی به رسم شکل گیت های منطقی و decoder و encoder نیست)
- ب) فرض کنید که پردازنده از قالب ادرس دهی 32 بیتی استفاده میکند؛ اندازه میدان بیتی برچسب⁷؛ اندیس⁸؛ جابجایی در بلوک⁹ را مشخص کنید و استدلال کنید که ایا 32 بیت برای این ساختار جوابگو است یا خیر؟

⁶ Direct mapped cache

⁷ tag bit range

⁸ index bit range

⁹ offset bit range

سوال سوم

فرض کنید که یک پردازنده از قالب ادرسدهی ۳۲ بیتی استفاده میکند و حجم حافظه ی اصلی به گونه ای است که دقیقا به ۳۲ بیت برای ادرس دهی نیاز دارد و همچنین در این معماری هر بلوک ۱۶ کلمه 10 را در خود نگه میدارد و یک لایه حافظه ی نهان از نوع نگاشت مستقیم به حجم ۲۵۶ بلوک را نیز داریم که در لحظه ی شروع به کار سیستم هیچ اطلاعاتی را در خود ندارد.

حال فرض کنید تعدادی از ادرس های تولید شده توسط پردازنده به صورت زیر است (برای راحتی از اعداد hexadecimal برای ادرس دهی استفاده شده است.)

1A2BC012, FFFF00FF, 12345678, C109D532

مشخص کنید که برای هر کدام از ادرسهای زیر به ترتیب در کدام بلوک حافظهی نهان برای ادرس مطرح شده جستجو خواهیم کرد؛ ایا این جستجو hit می شود یا miss؛ اگر miss می شود در کدام بلوک حافظه ی اصلی جستجو خواهیم کرد؟

¹⁰ word