به نام خدا





## پاسخ تمرین سری اول معماری کامپیوتر

نیمسال دوم ۲-۰۱

1) یک کامپیوتر از یک حافظه اصلی با تاخیر 1 میکروثانیه به همراه یک حافظه نهان با تاخیر 6 نانوثانیه و نرخ موفقیت 95٪ استفاده میکند. موارد زیر را محاسبه کنید:

- در صورت حذف حافظه نهان سرعت سیستم چقدر کاهش پیدا میکند.
- در صورت استفاده از یک حافظه نهان سریع تر با تاخیر 4 نانوثانیه و نرخ موفقیت 97٪ سرعت کامپیوتر(حافظه) چقدر افزایش خواهد یافت؟

$$\bar{t} = t1 + (1 - h1)[t2 + (1 - h2)[t3 + (1 - h3)[t4 + (1 - h4)...]]]$$

متوسط زمان دسترسی به داده با حافظه نهان با تاخیر 6 نانوثانیه و نرخ موفقیت 95٪

$$\bar{t} = 6 + (1 - 0.95)[1 * 10^3 + (1 - 1)...] = 56 \text{ ns}$$

متوسط زمان دسترسی به داده بدون حافظه نهان:

$$\bar{t} = 1 \mu s = 1000 \text{ ns}$$

زمان دسترسی به داده با حافظه نهان ذکر شده  $944 \, \mathrm{ns} = 940 - 1000 \, \mathrm{m}$  سریع تر از بدون حافظه نهان است.


متوسط زمان دسترسی به داده با حافظه نهان سریع تر با تاخیر ۴ نانو ثانیه و نرخ موفقیت 97٪:

$$\bar{t} = 4 + (1 - 0.97)[1 * 10^3 + (1 - 1) \dots] = 34 \text{ ns}$$


زمان دسترسی به داده با حافظه نهان سریع تر 22 ns = 24 - 56 سریع تر از حافظه نهان کندتر است.

## 2) به سوالات زیر پاسخ دهید.

- ♦ منظور از سلسله مراتب حافظه چیست؟
- ♦ علت استفاده از حافظههای سلسله مراتبی را توضیح دهید.
- ◆ حافظه های پویا و ایستا چه تفاوت هایی با هم دارند؟ استفاده از کدام یک راحت تر است؟ برای بیان این
  تفاوت ها از رسم شکل این حافظه ها استفاده کنید.
  - ♦ متوسط زمان دسترسی برای کامپیوتر زیر را محاسبه کنید.



♦ در معماری کامپیوتر سلسله مراتب حافظه، در واقع فضاهای ذخیره سازی کامپیوترهستند که براساس زمان پاسخ یا سرعت آنها به سلسله مراتبی تقسیم شده اند. زمان پاسخ به ظرفیت و پیچیدگی این حافظه ها نیز مرتبط هست میتوان گفت از این نظرهم مراتب حافظه سلسله بندی شده اند که به شرح زیر میباشد.




در سلسله مراتب حافظه از بالا به پایین ظرفیت افزایش مییابد و قیمت کاهش مییابد.همچنین از پایین به بالا سرعت افزایش مییابد.

- ♦ علت اصلی استفاده از سلسله مراتب حافظه، افزایش سرعت پردازش است.
  - TRAM و DRAM ♦


	SRAM	DRAM
سرعت	سریع تر	کند تر(زیرا باید صبر کنیم تا خازن
هزينه	گران تر	شارژ شود.) ارزان تر
توان مصرفی	كمتر	بیشتر(انرژی بیشتری مصرف میکند زیرا
		ما خازن را شارژ و دشارژ می کنیم و ممکن است به علت عایق نبودن خازن
مساحت(هزینه)	زیاد	مجبور شویم دوباره شارژ کنیم.) کم
		, in the second

چگالی بیتی	پایین	بالا
نیاز به refresh	ندارد	دارد

استفاده از SRAM ساده تر و راحت تر است زیرا خودش پایدار میماند و نیاز به refresh ندارد.



**SRAM** 



Bit Line (BL)

## **DRAM**


در بالا شکل کامل حافظه های SRAM , DRAM و امشاهده میکنید. SRAM از فیلیپ فلاپ ها تشکیل می شوند در حالی که SRAM از تعداد بیشتری ترانزیستور تشکیل شده است در نتیجه مساحت آن بیشتر است. SRAM از تعداد بیشتری ترانزیستور تشکیل شده است در نتیجه مساحت آن بیشتر است. SRAM بطبع آن هزینه اش نیز بیشتر است. SRAM شارژ و دشارژ خازن طول میکشد در نتیجه سرعت آن کمتر است. SRAM کافی است ORAM و ORAM را یک بار مقدار دهیم و بعد قطع کنیم خودش ORAM می زند و پایدار می ماند و نیازی به ORAM ندارد.

♦ محاسبه متوسط زمان دسترسی:

$$\bar{t} = t1 + (1 - h1)[t2 + (1 - h2)[t3 + (1 - h3)[t4 + (1 - h4)...]]]$$

$$\bar{t} = 4 + (0.12)[20 + (1 - 0.65)[150 + 0.7(8 * 10^6 + 0 *..)] = 235212.7 \, ns$$

3) مشخص کنید هریک از خطوط A, B, C, D, E, F چند بیتی هستند.



و D و select برای v برای v برای v برای v برای v برای v

$$4=2^n \Rightarrow n=\log_2 4=2 \implies C$$
 عداد بیت خطوط  $D$  عداد بیت خطوط  $D$ 

Aو B مانند ورودی های A مانند و A مانند و

خروجی های decoder به پایه های load ثبات های R0 تا R3 وصل هست تا انتخاب کند خروجی ALU به داخل کدام ثبات ریخته می شود. در نتیجه از دیکورد باید 4 سیم خارج شود و هرکدام به یک ثبات وصل شوند پس F بیتی هست و در نتیجه آن ورودی decoder (خط E) باید 2 بیتی باشد.