


Práctica 6

MIPS multiciclo

Introducción al diseño de un procesador



El significado de los campos es:

- op: identificador de instrucción
- rs, rt, rd: identificadores de los registros fuentes y destino
- shamt: cantidad a desplazar (en operaciones de desplazamiento)
- funct: selecciona la operación aritmética a realizar
- inmediato: operando inmediato o desplazamiento en direccionamiento a registro-base
- dirección: dirección destino del salto

Procesador multiciclo

Instrucciones con referencia a memoria:

- lw rt, inmed(rs) rt <- Memoria(rs + SignExt(inmed)) , PC <- PC + 4
- sw rt, inmed(rs) Memoria(rs + SignExt(inmed)) <- rt , PC <- PC + 4</p>

Instrucciones aritmético-lógicas con operandos en registros:

```
- add rd, rs, rt rd <- rs + rt, PC <- PC + 4</p>
```

- sub rd, rs, rt rd <- rs - rt , PC <- PC + 4</p>

and rd, rs, rtrd <- rs and rt , PC <- PC + 4

or rd, rs, rtrd <- rs or rt , PC <- PC + 4


slt rd, rs, rt (si (rs < rt) entonces (rd <- 1)

en otro caso (rd <- 0)), PC <- PC+4


Instrucciones de salto condicional:


– beq rs, rt, inmedsi (rs = rt) entonces (PC <- PC + 4 + 4·SignExp(inmed)) en otro caso PC <- PC + 4</p>

Diseño de la ruta de datos multiciclo



Diseño del controlador multiciclo





Diseño del controlador multiciclo

Estado actual	<u>a</u>	Zero	Estado siguiente	IRWrite	PCWrite	AWrite	BWrite	ALUSrcA	ALUScrB	ALUOp	OutWrite	MemWrite	MemRead	lorD	MDRWrite	MemtoReg	RegDest	RegWrite
0000	XXXXXX	X	0001	1	1			0	01	00 (add)		0	1	0				0
0001	100011 (lw)	Χ	0010															
0001	101011 (sw)	Χ	0101	0	0	1	1					0	0					0
0001	000000 (tipo-R)	Χ	0111	0	U							U	U					U
0001	000100 (beq)	Χ	1001															
0010	XXXXXX	Χ	0011	0	0			1	10	00 (add)	1	0	0					0
0011	XXXXXX	Χ	0100	0	0							0	1	1	1			0
0100	XXXXXX	Χ	0000	0	0							0	0			1	0	1
0101	XXXXXX	Χ	0110	0	0		0	1	10	00 (add)	1	0	0					0
0110	XXXXXX	Χ	0000	0	0							1	0	1				0
0111	XXXXXX	Χ	1000	0	0			1	00	10 (funct)	1	0	0					0
1000	XXXXXX	Χ	0000	0	0							0	0			0	1	1
1001	XXXXXX	0	0000	0	0			1	00	01 (cub)		0	0					0
1001	XXXXXX	1	1010	0	0			1	00	01 (sub)		U	U					U
1010	XXXXXX	Χ	0000	0	1			0	11	00 (add)		0	0					0

Tabla de verdad del controlador

Instrucción move



Añadir instrucción move con inmediato:

— mv rt, #inmed rt <- SignExt(inmed), PC <- PC + 4</p>

Tipo I:
con memoria
salto condicional

0		16	21	26	31
0	inmediato	rt	rs	ор	
-	16 bits	5 bits	5 bits	6 bits	

• Código de operación: "010000"

Añadir instrucción move con registro:

- mv rt, rs


Tipo I: con memoria salto condicional

31	26	21	16			
	ор	rs	rt	inmediato		
	6 bits	5 bits	5 bits	16 bits		

Código de operación: "010010"

Instrucción jump (salto incondicional)

Añadir instrucción jump:



- Código de operación: "000010"
- Modificar el programa dado utilizando la instrucción de salto incondicional
- Probar en FPGA que el resultado mostrado por los displays es correcto para los valores introducidos

Mostrar R3 por displays 7 segmentos

- Mostrar por los displays 7 segmentos de la placa extendida el contenido del registro R3
 - Este registro es el que utilizaremos en nuestros programas para almacenar el resultado
 - Se mostrarán los 4 bits menos significativos en el display de menor peso y los 4 bits siguientes en el otro display

Aclaración: No se trata de crear una nueva instrucción, simplemente hay que mostrar el contenido del registro R3 por los displays de 7 segmentos.

 Probar en FPGA que el resultado mostrado por los displays es correcto

Modo depuración

- Añadir la funcionalidad de depuración instrucción a instrucción:
 - Mostrar en el display 7 segmentos de la placa superior el resultado de ((PC – 4) módulo 4) ó (PC[31:2] – 1)
 - Mediante uno de los SW de la placa extendida se seleccionará el modo de funcionamiento:
 - Normal: el programa se ejecuta como hasta ahora instrucción a instrucción sin esperas
 - Depuración: el programa se detiene al comienzo de cada instrucción (estado S1) y permanece así hasta que se presione un pulsador
- Probar en FPGA que el resultado mostrado por los displays es correcto para los valores introducidos

Instrucción lectura switches



- Añadir instrucción lectura switches (SW):
 - lsw rt, #inmed si (inmed = 0) rt <- SignExt(SW placa extendida[3:0]), PC <- PC + 4
 en otro caso rt <- SignExt (SW placa superior[3:0]), PC <- PC + 4

Tipo I:	31	26	21	16	<u> </u>	0
con memoria		р	rs	rt	inmediato	
salto condicional	6	bits	5 bits	5 bits	16 bits	

- Código de operación: "010001"
- Modificar el programa dado para que un operando se lea del SW superior y el otro del SW de la placa extendida
- Probar en FPGA que el resultado mostrado por los displays es correcto para los valores introducidos