

Instituto Tecnológico de Costa Rica

Escuela de Ingeniería Electrónica



---

## Cuestionario Previo 1

---

Taller de diseño digital

Integrantes:

Arias Ortiz Kendy Raquel

Chacón Pérez Jean Carlos

Salazar Martinez Katherine Daniela

Viquez Castro Priscilla María

Profesor:

Dr.-Ing. Jorge Castro-Godínez

29 de febrero de 2024

## Laboratorio 1: Introducción al diseño digital con HDL y herramientas EDA de síntesis

### Preguntas

1. Investigue las características de las familias TTL bajo las series 74\*xx, en particular las diferencias entre las variantes  $*$   $\in \{L, LS \text{ y } HC\}$ .

El TTL (transistor-transistor logic), es una tecnología de construcción de circuitos electrónicos digitales. Los dispositivos creados con esta tecnología tienen elementos de entrada y salida formados por transistores bipolares. Normalmente se prefijan con el 74 seguidos con un código de una o varias cifras, que representa una familia específica. Según la referencia sobre la tecnología TTL [1], esta es una de las tecnologías más antiguas utilizadas en la construcción de circuitos digitales.

Las variantes y características de familia específicas L, LS y HC son las siguientes:

TTL-L (74Lxx): El TTL-L, conocido como TTL de baja potencia, es una familia/serie creada para disminuir el consumo de energía en comparación con la serie estándar. Los dispositivos que pertenecen a esta familia, operan a tensiones de alimentación más bajas y consumen menos corriente. El costo de esa eficiencia energética es la velocidad de conmutación y el ruido que pueden verse ligeramente comprometidos.

TTL-LS (74LSxx): Los dispositivos bajo esta familia, combinan la tecnología estándar con la tecnología Schottky, esta última utilizada en las etapas de entrada para mejorar la velocidad de conmutación y reducir la potencia consumida. En comparación a la serie estándar, los TTL-LS, mejoran la velocidad de operación, consumen menos energía y tienen mejor inmunidad al ruido.

TTL-HC (74HCxx): Esta familia utiliza transistores CMOS (Complementary Metal-Oxide-Semiconductor), para reducir el consumo de energía y proporcionar mayor inmunidad al ruido. Operan a mucho mayores frecuencias que las series anteriores y con una gran velocidad de conmutación, además tienen buena compatibilidad en la integración con otros dispositivos lógicos ya que usan niveles parecidos de señal.

2. Investigue las características de la familia CMOS 4000.

Según el artículo [2] la familia CMOS 4000 es una familia de la industria de circuitos integrados digitales que utiliza la tecnología CMOS (Complementary Metal-Oxide-Semiconductor), realizan diversas funciones lógicas y son utilizados en muchas aplicaciones electrónicas. Sus principales características son: baja po-

tencia y alta intensidad de integración propia de los CMOS, amplio rango de voltajes de operación (desde 3V a 15V o más), alta inmunidad al ruido, compatibilidad con los TTL etc.

3. Investigue qué cuidados deben tenerse al manipular las tecnologías CMOS.

Según las precauciones proporcionadas por Texas Instruments [3], al manipular tecnologías CMOS, se debe tener varios aspectos en cuenta para evitar daños en el equipo:

Descarga electroestática (ESD): cualquier descarga electroestática no deseada puede causar daños irreversibles en un dispositivo de tecnología CMOS, para evitar eso, se debe descargar cualquier electricidad estática antes de tocarlos, ya sea con el uso de pulseras antiestática o estaciones de descarga con placas metálicas que conectan directamente a tierra.

Voltajes de alimentación incorrectos: Es crucial verificar las especificaciones de el CMOS que se está utilizando y aplicar únicamente voltajes de alimentación que entren en el rango seguro y evitar quemar algún componente.

Polaridad inversa: al igual que el item anterior, una polarización inversa puede dañar el dispositivo, antes de conectar cualquier terminal al dispositivo se debe verificar que la polaridad sea la correcta.

Soldadura adecuada: Es necesario tener mucho cuidado al soldar estos dispositivos para evitar daños por calor.

Humedad: Es necesario que los dispositivos sean almacenados en lugares poco húmedos y además sean encapsulados o conectados a aparatos aptos para ellos, la humedad va a crear cortocircuitos y corrosión que si no dañan los componentes harán que funcionen de manera incorrecta e indeseada.

Manipulación cuidadosa: Aunque parece algo obvio, se debe tener mucho cuidado al manipular estos dispositivos, evitar golpes, caídas, cortes en partes y todo aquello que afecte su integridad.

4. Investigue el significado de los parámetros VIL, VIH, VOL, VOH, IIK, IOK.

Según la información proporcionada por Electronics-Tutorials [4], los parámetros VIL, VIH, VOL, VOH, IIK, IOK, son parámetros e información básica presente en cualquier hoja de datos de un dispositivo electrónico y significan:

VIL: (Low-level Input Voltage): Este parámetro especifica el voltaje máximo que se considera como un nivel lógico bajo (0 o falso) en la entrada de un dispositivo.

VIH: Es el voltaje mínimo que se considera como un nivel lógico alto (1 o verdadero) en la entrada de un dispositivo.

VOL: Es el voltaje máximo que puede tener la salida de un dispositivo cuando está en estado lógico bajo.

VOH: Es el voltaje mínimo que puede tener la salida de un dispositivo cuando está en estado lógico alto.

IIK: Es la corriente máxima que puede fluir a través de una entrada cuando se aplica un voltaje fuera de los rangos VIL y VIH.

IOK: Es la corriente máxima que puede fluir a través de una salida cuando se aplica un voltaje fuera de los rangos VOL y VOH.

5. Investigue qué son los tiempos de propagación  $t_{PD}$ ,  $t_{PLH}$ ,  $t_{PHL}$  y los tiempos de transición  $t_t$ ,  $t_r$  y  $t_f$ .

$t_{PD}$ : Corresponde al tiempo de propagación (propagation delay), entendiéndose como el tiempo que tarda una señal en propagarse a través de un circuito. O, dicho de otra manera, el tiempo máximo desde que una señal de entrada genera una señal de salida con su valor final [5].

$t_{PLH}$ : Hace referencia al tiempo de propagación de bajo a alto (propagation delay low-to-high-level output), véase como el tiempo que tarda la señal en cambiar del estado bajo a alto [6].

$t_{PHL}$ : De manera complementaria, el  $t_{PHL}$  (propagation delay high-to-low-level output) es el intervalo tiempo de propagación correspondiente al cambio de una señal en alto a bajo [7].

$t_t$ : El tiempo de transición (transition time) es el periodo requerido para que una señal digital cambie de un estado lógico a otro[8].

$t_r$ : El tiempo de subida (rise time) se define como el tiempo que tarda una señal en pasar de un valor bajo especificado a un valor alto especificado. En electrónica analógica y digital, los valores bajos y altos especificados son del 10 % y el 90 % del valor final o estado estacionario. Por lo tanto, el tiempo de subida se define típicamente como el tiempo que tarda una señal en ir del 10 % al 90 % de su valor final [9].

$t_f$ : Es el tiempo que tarda una señal digital en cambiar desde un valor lógico alto (1) hasta un valor lógico bajo (0) (fall time). Similar al "tr", se expresa generalmente como el tiempo necesario para que la señal pase del 90 % al 10 % de su valor máximo [10].

6. Investigue qué significa el término fan-out y cuáles valores típicos se encuentran en las familias TTL y CMOS.

Fan-out es un término utilizado para describir la capacidad de una salida de un dispositivo para indicar cuántas entradas puede manejar eficazmente una salida sin perder la integridad de la señal. En TTL, el fan-out es generalmente menor que en CMOS debido a la estructura interna del circuito TTL, que consume más corriente. Los valores típicos pueden estar en el rango de 10 a 20 entradas. Sin embargo, esto puede variar dependiendo del dispositivo específico y las condiciones de funcionamiento. En CMOS, el fan-out suele ser mucho mayor en comparación con TTL debido a su diseño de baja potencia y alta impedancia de salida. el fan-out típico puede estar en el rango de 50 a 100 entradas, o incluso varios centenares más en algunos casos [11].

7. Para cada una de las variantes TTL y CMOS, especifique en una tabla:

- Rango de tensión eléctrica de alimentación  $V_{CC}$  o  $V_{DD}$ ,  $V_{SS}$ .
- Rango de tensiones de entrada y salida.
- Tiempos de propagación y transición.

Respecto a los rangos de tensión y tiempo solicitados, se resumen en la siguientes tablas los valores de interés [12], [13], [14], [15], [16], [17], [18], [19].

Variante	Tensión de alimentación (V)	Tensión de entrada (V)	Tensión salida (V)
74*00	$V_{CC} = 5$	[0.8, 2]	[0.35, 3.4]
74*02	$V_{CC} = 5$	[0.8, 2]	[0.35, 3.4]
74*04	$V_{CC} = 5$	[0.8, 2]	[0.35, 3.4]
74*14	$V_{CC} = 5$	[0.8, 2]	[0.4, 3.4]
4001	$V_{DD} = [5, 15]$	[2, 9]	[0,15]
4011	$V_{DD} = [5, 15]$	[2, 9]	[0,15]
4069	$V_{DD} = [3, 18]$	[1, 12.5]	[0,15]
40106	$V_{DD} = [3, 18]$	[0, 15]	[0,15]

Variante	T. transición (ns)	T. propagación (ns)
74*00	[3, 10]*	[6, 20]
74*02	[10,13]*	[20, 26]
74*04	[3, 10]*	[6, 20]
74*14	[15, 22]*	[30, 44]
4001	[40, 90]	[35, 120]
4011	[40, 90]	[35, 120]
4069	[40, 100]	[25,55]
40106	[40, 100]	[60, 140]

8. Revise la hoja de datos de los circuitos integrados 74\*00, 74\*02, 74\*04, 74\*14, 4001, 4011, 4069 y 40106. Resuma para qué sirve cada uno.

74\*00: Este integrado corresponde a una compuerta lógica tipo NAND [12].

74\*02: La función de este circuito es ser una compuerta lógica NOR [13].

74\*04: Esta compuerta es inversora [14].

74\*14: Inversor tipo Schmitt Trigger, esta entrada lógica proporcionar dos niveles de umbral [15].

4001: Compuerta NOR de tecnología CMOS [16].

4011: Compuerta NAND de tecnología CMOS [17].

4069: Esta compuerta CMOS corresponde a una inversora [18].

40106: Finalmente, esta compuerta es una inversora tipo Schmitt Trigger [19].

9. Revise la estructura básica, a nivel de transistores, de una compuerta NAND en circuitos integrados CMOS.

La estructura básica, a partir de transistores CMOS, de una compuerta lógica NAND se observa en la siguiente figura.




Figura 1: Compuerta NAND a partir de transistores CMOS [20].

Donde los transistores Q1 y Q3 son controlados por la misma señal de entrada

input A. El transistor superior se apaga y el inferior se enciende cuando la entrada está alta (1), y viceversa. Asimismo, los transistores Q2 y Q4 son controlados de manera similar por la misma señal de entrada input B, y también exhibirán el mismo comportamiento de encendido/apagado para los mismos niveles lógicos de entrada. Esto significa que la salida se volverá alta (1) si alguno de los transistores superiores satura, y solo se volverá baja (0) si ambos transistores inferiores saturan [20].

10. Investigue sobre el concepto y el uso de los circuitos pull-up y pull-down en electrónica digital.

Un circuito pull-up se emplea para asegurar que una señal permanezca en un nivel alto cuando no está siendo controlada por ningún otro dispositivo. Este circuito actúa como una resistencia conectada entre la señal y la fuente de alimentación ( $V_{cc}$ ), manteniendo la señal en estado alto cuando no hay otra fuente que la lleve a un nivel bajo. La resistencia pull-up se configura conectada entre la señal y  $V_{cc}$ , estableciendo un nivel de voltaje adicional sobre los componentes críticos para definir el voltaje incluso cuando el interruptor está abierto [21].

Por otra parte, los circuitos pull-down se utilizan para garantizar que una señal permanezca en un nivel bajo cuando ningún otro dispositivo la está controlando. Este circuito actúa como una resistencia conectada entre la señal y tierra (GND), manteniendo la señal en estado bajo cuando no hay otra fuente que la lleve a un nivel alto. La resistencia pull-down se configura conectada entre la señal y tierra para asegurar que las entradas a los sistemas lógicos se estabilicen en los niveles lógicos esperados cuando dispositivos externos están desconectados o tienen una alta impedancia. Así, la resistencia pull-down mantiene la señal lógica cerca de 0V cuando no hay otro dispositivo conectado, evitando un estado indefinido en la entrada [21].

11. Investigue qué es un circuito disparador Schmitt (Schmitt trigger). Revise las características técnicas del circuito 74\*14.

El Schmitt Trigger es un circuito electrónico que se utiliza para convertir señales analógicas en señales digitales. Este circuito es muy útil en la electrónica digital, ya que permite mejorar la calidad de las señales de entrada y reducir el ruido y las interferencias.

Características técnicas típicas del circuito 7414:

Alimentación:

El 7414 es un dispositivo de tecnología TTL (Transistor-Transistor Logic), y su rango de voltaje de alimentación típico es de 4.75V a 5.25V.

### Entradas y Salidas:

Cada compuerta Schmitt trigger dentro del 7414 tiene dos entradas (A y B) y una salida (Y).

Las compuertas NAND Schmitt trigger implementan la lógica NAND, y la salida es activa en bajo.

### Histéresis:

La característica principal de las compuertas Schmitt trigger es la histéresis. La histéresis es la diferencia de voltaje entre los puntos de umbral superior e inferior. Esto ayuda a prevenir cambios rápidos y no deseados en la salida debido a ruido o fluctuaciones menores en la entrada.

### Velocidad de Operación:

La velocidad de operación del 7414 está determinada por su tecnología TTL y es relativamente rápida.

### Corriente de Consumo:

La corriente de consumo típica es del orden de varios mA (miliamperios).

El 7414 y otros dispositivos similares son comúnmente utilizados en aplicaciones donde la estabilidad de la señal y la inmunidad al ruido son críticas, como en la generación de pulsos de reloj, eliminación de rebotes en interruptores, y en general, en situaciones donde se necesitan transiciones de señal controladas y definidas.

12. Investigue qué es el efecto de rebote y típicos circuitos anti-rebote (debouncing circuits).

El efecto rebote ocurre por una fluctuación del contacto mecánico en el momento de presionar o soltar un botón. En ese intervalo de tiempo, que abarca varios milisegundos, se generan mediciones falsas, dando la impresión de una nueva pulsación [22].

Algunos de los circuitos antirebote que se suelen emplear se muestran en las Figs. 2, 3 y 4.






Figura 2: SR debouncer




Figura 3: RC debouncer




Figura 4: IC debouncer

13. Explique qué es el modelado de comportamiento y de estructura en diseño digital. Brinde un ejemplo de cada uno.

El modelo de comportamiento es una forma de describir la función de un diseño como un conjunto de algoritmos, por lo general se emplean diagramas de secuencia y máquinas de estados. Como su nombre lo indica, se encarga de establecer cómo se comporta el sistema, cómo interactúa consigo mismo y con otras entidades (usuarios, otros sistemas), cómo se mueve la información a través del sistema, cómo se comunican los objetos, cómo el tiempo afecta al sistema y qué eventos causan cambios en los estados internos del sistema [23].

Por otro lado, el modelado estructural es una forma de describir funciones definidas utilizando componentes como inversores, multiplexores, sumadores, decodificadores y compuertas lógicas básicas [24].

### Verilog Structural vs Behavioral Example




Figura 5: Ejemplo de diagramas estructurales y de comportamiento en verilog [25]

14. Explique el proceso de síntesis lógica en el diseño de circuitos digitales, tanto para el desarrollo de un ASIC como para una FPGA.

En el ámbito de la ingeniería informática, la síntesis lógica es el proceso mediante el cual una descripción abstracta del comportamiento deseado de un circuito, generalmente en el nivel de transferencia de registros (RTL), se transforma en una implementación de diseño que utiliza puertas lógicas. Este proceso se realiza típicamente a través de una herramienta de síntesis, un programa informático. Se ejemplifica con la síntesis de diseños especificados en lenguajes de descripción de hardware como VHDL y Verilog. Algunas herramientas de síntesis generan flujos de bits destinados a dispositivos lógicos programables como PAL o FPGA, mientras que otras se centran en la creación de ASIC. La síntesis lógica representa un paso crucial en el diseño de circuitos dentro de la automatización del diseño electrónico.

Un ASIC es un circuito integrado diseñado para una aplicación específica, lo que elimina la posibilidad de reconfiguración o reprogramación. Su síntesis lógica se basa en el uso de celdas estándar, que constituyen una amplia colección de construcciones de nivel inferior. En [26] se hace referencia a estas celdas como parte de una biblioteca pre-caracterizada de puertas lógicas con funciones relacionadas.

Por otro lado, las FPGA utilizan una síntesis lógica que puede ser configurada por el usuario para una función específica. A diferencia de los ASIC, las FPGA pueden ser reprogramadas para adaptarse a funciones en sistemas completamente diferentes al anteriormente configurado.

15. Investigue sobre la tecnología de FPGAs. Describa el funcionamiento de la lógica programable en general, así como los componentes básicos de una.

Las matrices de puertas programables en campo (FPGA) son circuitos integrados con un tejido de hardware programable. El circuito dentro de una FPGA está diseñado para implementar una amplia variedad de funciones diferentes y puede programarse para realizar estas funciones según sea necesario [26]. Los componentes lógicos programables pueden replicar funciones básicas como AND, OR, XOR, NOT, o funciones más complejas como decodificadores. Los FPGA también suelen incluir elementos de memoria, como flip-flops o bloques de memoria más complejos [27].

El proceso de operación de la lógica programable de una FPGA se puede resumir en los siguientes pasos [28]:

- a) Diseñar el sistema y generar los archivos HDL, incluyendo restricciones de implementación.
- b) Desarrollar el Testbench en HDL y realizar la simulación RTL para verificar la sintaxis y confirmar que la descripción HDL cumple con las especificaciones.
- c) Realizar la síntesis lógica, donde el software transforma las construcciones HDL en compuertas lógicas simples y Flip-Flops.
- d) Llevar a cabo la implementación, que incluye los subprocesos de traducción, asignación de tecnología y colocación y enrutamiento para determinar la disposición física dentro del chip FPGA.
- e) Examinar el informe de temporización mediante análisis estático al final de los procesos de síntesis e implementación.
- f) Generar y descargar el archivo de programación, creando un archivo de bits según la lista final de conexiones para configurar las celdas lógicas e inte-

ruptores programables en la FPGA

Los componentes básicos de una FPGA se muestran a continuación:




Figura 6: [29]

Callout	Component Description	Callout	Component Description
1	Power good LED	9	FPGA configuration reset button
2	Pmod port(s)	10	Programming mode jumper
3	Analog signal Pmod port (XADC)	11	USB host connector
4	Four digit 7-segment display	12	VGA connector
5	Slide switches (16)	13	Shared UART/ JTAG USB port
6	LEDs (16)	14	External power connector
7	Pushbuttons (5)	15	Power Switch
8	FPGA programming done LED	16	Power Select Jumper

Figura 7: Descripción de los componentes de la FPGA [29]

Callout	Component Description	Callout	Component Description
1	Power good LED	9	FPGA configuration reset button
2	Pmod port(s)	10	Programming mode jumper
3	Analog signal Pmod port (XADC)	11	USB host connector
4	Four digit 7-segment display	12	VGA connector
5	Slide switches (16)	13	Shared UART/ JTAG USB port
6	LEDs (16)	14	External power connector
7	Pushbuttons (5)	15	Power Switch
8	FPGA programming done LED	16	Power Select Jumper

Figura 8: Schmitt Trigger: ¿Qué es y cómo funciona? [30]

Callout	Component Description	Callout	Component Description
1	Power good LED	9	FPGA configuration reset button
2	Pmod port(s)	10	Programming mode jumper
3	Analog signal Pmod port (XADC)	11	USB host connector
4	Four digit 7-segment display	12	VGA connector
5	Slide switches (16)	13	Shared UART/ JTAG USB port
6	LEDs (16)	14	External power connector
7	Pushbuttons (5)	15	Power Switch
8	FPGA programming done LED	16	Power Select Jumper

Figura 9: SNx4HC14 Hex Inverters with Schmitt-Trigger Inputs [31]

## Referencias

- [1] Wikipedia contributors. (11 August 2023) Tecnología ttl. [Online]. Available: [https://es.wikipedia.org/wiki/Tecnolog%C3%ADa\\_TTL](https://es.wikipedia.org/wiki/Tecnolog%C3%ADa_TTL)
- [2] ——. (22 January 2024) Serie 4000. [Online]. Available: [https://es.wikipedia.org/wiki/Serie\\_4000](https://es.wikipedia.org/wiki/Serie_4000)
- [3] Texas Instruments. (2019) Cmos handling precautions. [Online]. Available: <https://www.ti.com/lit/an/szza009/szza009.pdf>
- [4] Electronics-Tutorials. (2019) Digital logic ics: Ttl, cmos, ecl. [Online]. Available: [https://www.electronics-tutorials.ws/logic/logic\\_1.html](https://www.electronics-tutorials.ws/logic/logic_1.html)
- [5] D. Harris and S. Harris, *Digital Design and Computer Architecture*. Morgan Kaufmann, 2022.
- [6] J.-G. S. for the Microelectronics Industry. (no date) Propagation (delay) time, low-to-high-level output (tplh). [Online]. Available: <https://www.jedec.org/standards-documents/dictionary/terms/propagation-delay-time-low-high-level-output-tplh>
- [7] J. G. S. for the Microelectronics Industry. (no date) propagation (delay) time, high-to-low-level output (tphl). [Online]. Available: <https://www.jedec.org/standards-documents/dictionary/terms/propagation-delay-time-high-low-level-output-tphl>
- [8] Electrical4U. (2021) Rise time: What is it? (equation and how to calculate it). [Online]. Available: <https://www.electrical4u.com/rise-time/>
- [9] P. Electronics. (no date) Rise time. [Online]. Available: <https://www.pearsonelectronics.com/support/application-notes/rise-time>
- [10] W. contributors. (2021) Fall time. [Online]. Available: [https://en.wikipedia.org/wiki/Fall\\_time](https://en.wikipedia.org/wiki/Fall_time)
- [11] Wikipedia. (2022) Fan-out. [Online]. Available: <https://en.wikipedia.org/wiki/Fan-out>
- [12] F. SEMICONDUCTOR. (1986) Dm74ls00 quad 2-input nand gate. [Online]. Available: <https://www.futurlec.com/74LS/74LS00.shtml>
- [13] ——. (1986) Dm74ls02 quad 2-input nor gate. [Online]. Available: <https://www.futurlec.com/74LS/74LS02.shtml>
- [14] ——. (1986) Dm74ls04 hex inverting gates. [Online]. Available: <https://www.futurlec.com/74LS/74LS04.shtml>

- [15] ——. (1986) Dm74ls14 hex inverter schmitt trigger gates. [Online]. Available: <https://www.futurlec.com/74/IC7414.shtml>
- [16] ——. (1987) Quad 2-input nor buffered b series gate. [Online]. Available: <https://www.electroschematics.com/wp-content/uploads/2013/08/CD4001-datasheet.pdf>
- [17] ——. (1987) Quad 2-input nand buffered b series gate. [Online]. Available: <https://www.electroschematics.com/wp-content/uploads/2013/08/CD4001-datasheet.pdf>
- [18] T. Instruments. (1998) Cd4069ub cmos hex inverter. [Online]. Available: [https://www.ti.com/lit/ds/symlink/cd4069ub.pdf?ts=1709084915991&ref\\_url=https%253A%252F%252Fwww.mouser.com%252F](https://www.ti.com/lit/ds/symlink/cd4069ub.pdf?ts=1709084915991&ref_url=https%253A%252F%252Fwww.mouser.com%252F)
- [19] ——. (1998) Cd40106b cmos hex schmitt-trigger inverters. [Online]. Available: [https://www.ti.com/lit/ds/symlink/cd40106b.pdf?ts=1709022708296&ref\\_url=https%253A%252F%252Fwww.mouser.cn%252F](https://www.ti.com/lit/ds/symlink/cd40106b.pdf?ts=1709022708296&ref_url=https%253A%252F%252Fwww.mouser.cn%252F)
- [20] A. A. Circuits. (no date) Cmos gate circuitry. [Online]. Available: <https://www.allaboutcircuits.com/textbook/digital/chpt-3/cmos-gate-circuitry/>
- [21] Feb 2021. [Online]. Available: <https://robu.in/what-are-pull-up-and-pull-down-resistors/>
- [22] Federico, “Las entradas digitales y el efecto rebote,” Oct 2020. [Online]. Available: <https://aulaglaia.es/las-entradas-digitales-y-el-efecto-rebote/>
- [23] V. Paradigm. (Year) Uml - behavioral diagram vs structural diagram. Accessed: 29 de febrero de 2024. [Online]. Available: <https://www.visual-paradigm.com/guide/uml-unified-modeling-language/behavior-vs-structural-diagram/>
- [24] Lithmee, “What is the difference between behavioral and structural model in verilog,” Jun 2019. [Online]. Available: <https://pediaa.com/what-is-the-difference-between-behavioral-and-structural-model-in-verilog/>
- [25] R. Ravi, “Verilog for computer design,” Feb 2012. [Online]. Available: <https://www.slideserve.com/china/verilog-for-computer-design>
- [26] Intel, “Asic estructurado o fpga: ¿cuál es el adecuado para usted?” [Online]. Available: <https://www.intel.la/content/www/xl/es/products/programmable/fpga-vs-structured-asic.html>
- [27] J. M. Marín. [Online]. Available: <https://biblus.us.es/bibing/proyectos/abreproy/11375/fichero/MEMORIA/FPGAs.pdf>

- [28] P. P. Chu, 2008. [Online]. Available: <https://faculty.kfupm.edu.sa/COE/aimane/coe405/FPGAPrototypingwithVerilogexamples.pdf>
- [29] [Online]. Available: <https://www.digikey.com.br/htmldatasheets/production/1630027/0/0/1/410-183.html>
- [30] J. C. Berríos, “schmitt trigger: ¿qué es y cómo funciona? (diagramas de circuito inversor y no inversor): Telecom® 2024,” Sep 2023. [Online]. Available: <https://telcomplus.org/resistencia-de-alambre/>
- [31] T. Instruments, 2021. [Online]. Available: [https://www.ti.com/lit/ds/symlink/sn74hc14.pdf?ts=1708494479811&ref\\_url=https%253A%252F%252Fwww.google.com%252F](https://www.ti.com/lit/ds/symlink/sn74hc14.pdf?ts=1708494479811&ref_url=https%253A%252F%252Fwww.google.com%252F)