

DOI:10.13232/j.cnki.jnju.2021.03.015

基于 CORDIC 的低功耗复合计算架构

李欣桐, 张 为*

(天津大学微电子学院, 天津, 300072)

摘 要:在大数据量计算的雷达成像系统研究中,降低匹配函数的资源占用与功耗是重要的研究课题,而除法与平方根是匹配函数中计算的核心.提出一种在坐标旋转数字计算机(Coordinate Rotation Digital Computer, CORDIC)中利用附加函数计算平方根和除法的无乘法器且可靠的设计架构,消除了在不同硬件上计算平方根与除法的限制.在保证计算速度与精度的前提下,低资源占用与低功耗是该架构的显著特征.在 Xilinx Virtex-6(XC6vlx240t)上完成 16 bit 精度电路的硬件仿真实验,该结构的最大时钟频率为 201 MHz,实例电路在 UMC 90 nm 技术节点下以 1 MHz 的频率在 ASIC 上实现.与以往的类似工作相比,该结构减少了 84.23% 的 Slice LUTs,节省 77.02% 的功耗,并在最大时钟频率上有所提升.同时,对提出的架构进行了误差分析,16 bit 精度电路在平方根与除法计算中的平均绝对误差(Mean Absolute Error, MAE)分别为 1.8×10^{-4} 和 2.7×10^{-4} .为进一步可视化误差,还进行了比特位误差(Bit Position Error)实验.

关键词:CORDIC,平方根,除法,平行CORDIC,反余弦

中图分类号:TN47

文献标志码:A

CORDIC-based low-power composite computing architecture

Li Xintong, Zhang Wei*

(School of Microelectronics, Tianjin University, Tianjin, 300072, China)

Abstract: In the research of radar imaging system with large amounts of data computing, reducing the resource occupation and power consumption of matching functions is an important research topic. Division and square root are the core of the calculation in the matching functions. In this paper, a multiplier-free and reliable design architecture to compute square root and division using computation of additional functions in coordinate rotation digital computer (CORDIC) is proposed. The designed architecture eliminates the requirement of a separate hardware for square root and division computation. On the premise of ensuring the computing speed and accuracy, low resource occupation and low power consumption are the significant features of the architecture. Hardware experiment with 16 bit circuits was done on Xilinx Virtex-6 (XC6vlx240t). The max clock frequency of the proposed architecture is 201 MHz. The example circuits are implemented under UMC 90 nm technology node with 1 MHz on ASIC. Compared with the state of the art, it reduced 84.23% Slice LUTs and saved 77.02% power consumption. Besides, the max clock frequency increased. At the same time, this paper analyzes the error of the proposed architecture. The mean absolute error (MAE) of 16 bit precision circuits for square root and division are 1.8×10^{-4} and 2.7×10^{-4} respectively. In order to further visualize the error, the bit position error experiment was performed.

Key words: CORDIC, square root, division, parallel-CORDIC, arccos

调频连续波合成孔径雷达(Frequency Modulation Continuous Wave Synthetic Aperture Radar,

FMCW SAR)是一种可全天时全天候工作的高分辨率雷达,具有体积小、成本低、峰值功率低等

基金项目:光电信息控制和安全技术重点实验室资助项目(JCKY2019210C053)

收稿日期:2020-09-16

* 通讯联系人, E-mail: tjuzhangwei@tju.edu.cn

优点,被广泛应用于无人机、精确制导武器等微小平台.对于大数据量计算的雷达成像系统,如何降低成像处理中匹配函数的资源占用与功耗是必要的研究课题,其中除法与平方根是计算的核心.通常情况下,两个运算模块是相互独立的.通过坐标旋转数字计算机(Coordinate Rotation Digital Computer, CORDIC)的附加函数运算,可将两种计算结合于同一硬件架构,能有效地提高系统的性能. CORDIC是一种通过迭代逼近函数真值的算法^[1],在迭代过程中仅需要加法和移位操作.凭借迭代体系结构的灵活性,CORDIC派生了许多附加功能,所以不仅在三角函数、双曲函数和对数函数的计算中有广泛的应用^[2-5],还在实数乘法、复数乘法、解线性系统、奇异值分解、正交三角因式分解等许多工作中发挥着重要的作用^[6-7].在信号处理和矩阵运算中,各种基于CORDIC的处理方式层出不穷^[8-10].

尽管平方根和除法在硬件上有许多实现方式^[11-17],但仍缺少一种将二者结合于同一硬件并具有低资源占用和低功耗特性的方法.在这种前提下,本文提出一种无乘法器的可靠架构,将基于CORDIC的arccos架构与平行CORDIC(parallel-CORDIC, para-CORDIC)结合,实现在同一电路中对除法与平方根的函数运算.这种方法有效地降低了资源占用和功耗,同时保证SAR成像处理的精度和计算速度,对进一步优化FMCW SAR成像系统有重要意义.

1 理论背景

1.1 圆坐标CORDIC 根据决策算子的判断条件,圆坐标CORDIC可以分为旋转模式和向量模式.向量模式下的圆坐标CORDIC通常用于计算反正切函数.迭代公式如式(1)所示:

$$\begin{aligned} x_{i+1} &= k_i(x_i - \sigma_i 2^{-i} y_i) \\ y_{i+1} &= k_i(y_i + \sigma_i 2^{-i} x_i) \\ z_{i+1} &= z_i - \sigma_i \alpha_i \end{aligned} \quad (1)$$

其中, i 是从0开始的整数;决策算子 $\sigma_i \in \{-1, 1\}$,初次旋转时决策算子固定为1,后续的旋转方向与 y_{i+1} 的符号有关; $\alpha_i = \arctan(2^{-i})$ 是微旋转角度; $k_i = 1/\sqrt{1+2^{-2i}}$ 代表逐步放缩

因子,在 n 次迭代后总放缩因子 K 可以表示为 $K = \prod_{i=0}^{n-1} k_i$.圆坐标模型中,假设每次旋转的方向是相同的,当旋转次数趋于无穷时可以得到角度的最大范围 $[-99.8^\circ, 99.8^\circ]$.在计算数值 L 的反正切时按如下方式初始化输入: $x_0=1, y_0=L, z_0=0$,则当 y_n 迭代至值为0时,

$$[x_n, y_n, z_n] = [K\sqrt{1+L^2}, 0, \arctan(L)]$$

1.2 基于CORDIC的arccos计算 圆坐标CORDIC在向量模式下通过改变决策算子 σ_i 的判断条件可以计算arccos值.判断条件如式(2)所示:

$$\sigma_i = \begin{cases} 1, & \text{if } x_i \geq X_{\text{ref}} \geq 0 \\ -1, & \text{otherwise} \end{cases} \quad (2)$$

其中, X_{ref} 是目标值,在迭代完成后 x_n 将趋近 X_{ref} ,而不是传统CORDIC在向量模式中令 y_n 趋近0.为了使算法收敛,Lang and Antelo^[18]给出三种方法来解决放缩问题:

(1) 初始化输入为 $[x_0, y_0, z_0] = [1, 0, 0]$.在迭代过程中通过比较 x_i 和 $k_i X_{\text{ref}}$ 来确定旋转方向,其中 k_i 是前文提到的逐步放缩因子.

(2) 初始化输入为 $[x_0, y_0, z_0] = [1, 0, 0]$.在迭代过程中通过比较 $k_i x_i$ 和 X_{ref} 来确定旋转方向.

(3) 初始化输入为 $[x_0, y_0, z_0] = [K, 0, 0]$.在迭代过程中通过比较 x_i 和 X_{ref} 来确定旋转方向,其中 K 是 n 次迭代后总的放缩因子.这种方法对式(2)的判断式,是一种不依赖乘法器的方法.

1.3 parallel CORDIC 圆坐标CORDIC的旋转模式通常被用作计算cos和sin.为了消除对 z 数据路径的内在依赖性以提高经典CORDIC旋转模式下的速度,Juang et al^[19]提出一种利用二进制转双极的再编码方法(Binary-to-Bipolar Recoding, BBR),将输入角度按位分解.输入角分低部 θ^L 和高部 θ^H 两部分,如式(3)所示:

$$\begin{aligned} \theta &= \underbrace{\left(-b_0 + \sum_{j=1}^{m-1} b_j 2^{-j}\right)}_{\theta^L} + \underbrace{\sum_{j=m}^B b_j 2^{-j}}_{\theta^H} \\ m &= \frac{B - \log_2 3}{3} \end{aligned} \quad (3)$$

式中, B 是十进制数字精度, b_0 表示小数点前的一位数字.对输入角的低部进行BBR, θ^L 可表示为:

$$\begin{aligned}\theta^L &= \sum_{i=1}^m r_i 2^{-i} - 2^{-m} \\ r_i &= \begin{cases} 1 - 2b_0, & i = 1 \\ 2b_{i-1} - 1, & i = 2, 3, \dots, m \end{cases}\end{aligned}\quad (4)$$

对低部再编码之后,需要先对高部进行校正:

$$\begin{aligned}\hat{\theta}^H &= \theta^H + \sum_{i=1}^{m-1} r_i e_i - 2^{-m} \\ e_i &= 2^{-i} - \tan(2^{-i})\end{aligned}\quad (5)$$

校正后再对高部进行 BBR, $\hat{\theta}^H$ 可以表示为:

$$\begin{aligned}\hat{\theta}^H &= \sum_{i=m}^{B+1} \hat{r}_i 2^{-i} - 2^{-B-1} \\ \hat{r}_i &= \begin{cases} 1 - 2\hat{b}_{i-1}, & i = m \\ 2\hat{b}_{i-1} - 1, & i = m+1, \dots, B+1 \end{cases}\end{aligned}\quad (6)$$

式(4)和式(6)中, r_i 和 \hat{r}_i 代表计算过程中的

微旋转方向,然后使用微旋转角度再编码(Micro-rotation Angle Recoding, MAR)分解微旋转角,整个迭代过程都根据得到的微旋转方向完成. 总放缩因子如式(7)所示:

$$K' = \left[\prod_{i=1}^{m-1} \left(\prod_{j=1}^{n(i)} (1 + 2^{-2^j})^{-\frac{1}{2}} \right) \right] \times (1 + 2^{-2m})^{-1} \times \prod_{i=m+1}^{B+1} (1 + 2^{-2i})^{-\frac{1}{2}} \quad (7)$$

para-CORDIC 的结构如图 1 所示, $S(i)$ 代表微旋转小模块, $R(i)$ 内部包含多个共享同一决策算子的微旋转小模块. 该结构的优点是通过提前预测旋转方向,可以有效地缩短关键路径上的延迟,取消了 CORDIC 算法对 z 路径的固有依赖.




图 1 (a) para-CORDIC 结构; (b) $R(i)$ 结构

Fig. 1 Architecture of para-CORDIC (a) and $R(i)$ (b)

2 复合架构及硬件结构

2.1 平方根与除法复合架构 将基于 CORDIC 的 arccos 计算模块和 para-CORDIC 模块结合,并

根据三角函数半角公式 $\cos \frac{\theta}{2} = \sqrt{\frac{1 + \cos \theta}{2}}$ 阐述

计算平方根和除法的基本思路.

在平方根计算中, 设 $X = \frac{1 + \cos \theta}{2}$, 则有 $\cos \theta = 2X - 1$. 使用 arccos 模块求出 $2X - 1$ 的反余弦值, 可以得到角度值 θ . 将获得的角值 θ 右移 1 bit, 即得到 $\frac{\theta}{2}$. 通过 para-CORDIC 模块计算

$\cos \frac{\theta}{2}$, 即可得到 \sqrt{X} .

在除法计算中, 如图2所示, 将输入矢量的模长设为 Div . 在 n 次迭代后, 令 x_n 趋近于 $Divd$. 此

时矢量与 x 轴的夹角 β 满足 $\cos \beta = \frac{Divd}{Div}$. \arccos 模块计算目标角度 β 后, 在 para-CORDIC 模块计算 $\cos \beta$ 得到 $\frac{Divd}{Div}$.




图2 本文算法的几何表示

Fig. 2 Geometrical representation of proposed algorithm

值得注意的是, 两个模块都对输入数据的定义域有要求, \arccos 模块需要令输入数据在 $(0, 1)$, para-CORDIC 则需要令输入角度在 $(0, \pi/4)$. 所以在计算前对输入数据进行预先的放缩, 在计算过程中对中间角度进行简单的三角变换, 在计算完成后对输出结果进行与输入时对应的放缩即可获得最终的结果值.

平方根计算中, 正实数 X 要满足 $0 < 2X - 1 < 1$, 即 $0.5 < X < 1$. 在电路中通过移位进行放缩, 令移位后的 X 处于定义域中. 当 $X > 1$ 时, 令正整数 i 满足 $2^{i-2} < X < 2^i$, 且 i 是 2 的倍数. 在计算完成后, 将结果左移 $\frac{i}{2}$ 位即可得到真值 \sqrt{X} .

在完成对 X 的放缩后, 需要将 \arccos 模块的输入初始化为 $[x_0, y_0, z_0] = [K, 0, 0]$ 并给出目标值 $X_{ref} = 2X - 1$. 如图2所示, T_v 表示当 x_i 达到目标值 X_{ref} 后的目标矢量模长. x_0 和 T_v 满足 $x_0 = T_v \times K$, 平方根计算中 $T_v = 1$.

除法计算中, 除数 Div 和被除数 $Divd$ 应满足

定义域 $0 < \frac{Divd}{Div} < 1$. 当 $Divd < Div$ 时两数需同时

移位相同的位数以满足 $0 < Divd < Div < \frac{1}{K}$, 具体的 bit 数由总放缩因子 K 决定. 当 $Div < Divd$ 时, $Divd$ 和 Div 需要分别右移 m 和 n 个 bit 位, 令移位后的 Div' 和 $Divd'$ 满足 $0 < Divd' < Div' < \frac{1}{K}$, 这里

m 和 n 为整数并满足 $m > n$. 在 para-CORDIC 模块计算完成后, 真实值通过对计算结果左移 $(m - n)$ 个 bit 位得到. 在完成对 Div 和 $Divd$ 的放缩后, \arccos 模块输入初始化为 $[x_0, y_0, z_0] = [K \times Div, 0, 0]$.

2.2 硬件结构 图3给出了本工作提出的架构. sqrt/div 是模式选择控制端. 当 $\text{sqrt}/\text{div} = 1$ 时, 系统进行平方根操作. 在这种情况下, \arccos 模块的输入向量 $[x_0, y_0] = [K, 0]$, 该模块会将输入向量的 x 轴分量 x_n 迭代为 X_{ref} . 通过右移 1 bit 将 \arccos 部分的输出角度由 θ 转化为 $\frac{\theta}{2}$, 转换好的角度




图 3 除法与根号计算架构

Fig. 3 Architecture for division and square root

$\frac{\theta}{2}$ 会作为输入给到 para-CORDIC 模块. 该部分的输入向量为 $[x_0, y_0] = [K', 0]$, 迭代完成后得到输出 $x_n = \cos \theta = \sqrt{X}$. 当 $\text{sqrt}/\text{div} = 0$ 时, 经预处理后将满足约束条件 $0 < \text{Divd} < \text{Div} < \frac{1}{K}$ 的 Div 和 Divd 输入 arccos 部分. 输入向量为 $[x_0, y_0] = [K \times \text{Div}, 0]$, 目标值 $X_{\text{ref}} = \text{Divd}$. 将输出角度 β 作为 para-CORDIC 部分的角度输入. 此时 para-CORDIC 部分的输入向量仍是 $[x_0, y_0] = [K', 0]$. 迭代完成后得到输出 $x_n = \cos \beta = \frac{\text{Divd}}{\text{Div}}$. 可以明确的是, 整个结构只有在计算除法时需要在预处理中将除数 Div 和总放缩因子相乘, 其余部分均不涉及乘法器的使用.

3 实验结果与讨论

使用 Verilog HDL 语言分别在 16 bit 和 24 bit 的有效字长下实现前文提出的架构. 在有效字长为 16 bit 的设计中, 使用 18 bit 字长进行计算. 18 bit 中包括一位符号位、一位进位预留位和 16 bit 的有效数据位. 在有效字长为 24 bit 的设计中也采用了类似的思路, 使用 26 bit 字长进行计算, 同样包括一位符号位、一位进位预留位和 24 bit 的有效数据位. 示例电路的综合在 Xilinx Virtex-6 (XC6vlx240t) 上完成. 在 Synopsys Design Compiler (DC) 平台上, 使用 UMC 90 nm 技术节点对提出的体系结构进行 ASIC 实现. 表 1 给出了 FPGA 的综合结果和 ASIC 的报告. 还列出了其他对比文献的数据. 与 Mopuri et al^[17] 相比, 提出的架构节省 84.23% 的 Slice LUTs 的使用; 与

表 1 架构性能对比

Table 1 Performance of the proposed architecture and other architectures in references

Design	FPGA Technology	Word Length (bit)	Slice LUTs	Register	Max Clock Frequency (MHz)	ASIC Technology	Power Consumption (mW)
Proposed ($\text{Sqrt} + \text{Div}$)	Virtex-6	16	882	687	201	UMC 90 nm	0.1194
Mopuri et al ^[17]	Virtex-6	16	5592	—	157	UMC 90 nm	0.51968
Mopuri and Acharyya ^[11]	Virtex-6	16	5592	1612	157	UMC 180 nm	0.7453
Yang et al ^[15]	—	16	6774	1949	141	—	—
Hsiao et al ^[16]	—	32	—	—	—	UMC 90 nm	19.1
Proposed ($\text{Sqrt} + \text{Div}$)	Virtex-6	24	1848	1636	210	UMC 90 nm	0.9298

“—”表示文献中未提及该数据

Mopuri and Acharyya^[11]相比,节约57.38%的寄存器.所提出的架构在16 bit和24 bit数据输入电路中的最大时钟频率分别为201 MHz和210 MHz.为了更好地与最新成果文献进行对比,在ASIC中使用相同的仿真频率1 MHz,本文提出的架构节约了77.02%的功耗.

为了测试提出架构的准确性,联合FPGA和MATLAB进行测试.在MATLAB平台生成2048个随机数作为平方根计算的输入 X ,并生成2048对随机数作为除法计算的输入 Div 和 $Divd$.将MATLAB平台自带函数的计算结果作为真实值,FPGA平台的计算结果作为测试值.在MATLAB上对比真实值和测试值并计算平均绝对误差(Mean Absolute Error, MAE).有效字长为16 bit时的MAE在平方根和除法模式下分别为 1.8×10^{-4} 和 2.7×10^{-4} ;有效字长为24 bit时的MAE在平方根和除法模式下分别为 1.6×10^{-4} 和 2.2×10^{-4} .二进制中,12位小数位数表示的最小数为 $2^{-12} = 2.44 \times 10^{-4}$,13位小数位数可以表示的最小数为 $2^{-13} = 1.2207 \times 10^{-4}$.这个表示范围基本涵盖了本设计的MAE范围,这意味着增加更多的位数不能提高计算精度,MAE的结果也对应了这个结论.为了使计算精度可视化,还计算了比特位误差(Bit Position Error)^[20],即计算每个比特位的错误概率.比特位误差的结果如图4所示.图中红柱代表平方根的按位误差,蓝柱代表除法的按位误差.显然,三个最低有效位的位误差接近0.5,这意味着这些位是不准确的.就错误概率而言,该架构对于平方根的处理优于对于除

法的处理;在整体趋势上,除法的位误差比平方根的位误差要高,这也解释了MAE的大小关系.

4 结 论

针对雷达成像处理中匹配函数的资源占用与功耗的优化问题,提出一种基于CORDIC的复合架构,在同一电路中计算平方根和除法.架构中将计算反余弦的CORDIC和para-CORDIC结合起来,消除了两种计算的硬件独立性.综合仿真实验结果表明,这种架构与其他计算平方根和除法的架构相比,在不影响计算速度和精度的前提下,显著地降低了功耗与资源占用.并且,根据MAE和按位误差分析出16 bit位宽是本架构合理的计算位宽,增加更多的bit位获得的精度收益并不明显.本工作为低功耗实时大数据处理系统的设计提供了一种思路.

参考文献

- [1] Volder J E. The CORDIC trigonometric computing technique. IRE Transactions on Electronic Computers, 1959, EC-8(3): 330—334.
- [2] Mishra A, Sivanantham S, Sivasankaran K. Sine and cosine generator using CORDIC algorithm implemented in ASIC//2015 Online International Conference on Green Engineering and Technologies. Coimbatore, India: IEEE, 2015.
- [3] Zhu B Z, Lei Y W, Peng Y X, et al. Low latency and low error floating-point sine/cosine function based TCORDIC algorithm. IEEE Transactions on Circuits and Systems I: Regular Papers, 2017, 64(4): 892—905.
- [4] Aggarwal S, Meher P K, Khare K. Scale-free hyperbolic CORDIC processor and its application to waveform generation. IEEE Transactions on Circuits and Systems I: Regular Papers, 2013, 60(2): 314—326.
- [5] Luo Y Y, Wang Y X, Ha Y J, et al. Generalized hyperbolic CORDIC and its logarithmic and exponential computation with arbitrary fixed base. IEEE Transactions on Very Large Scale Integration Systems, 2019, 27(9): 2156—2169.
- [6] Meher P K, Valls J, Juang T B, et al. 50 years of CORDIC: Algorithms, architectures and applications.




图4 设计架构的比特位误差

Fig. 4 Bit position error of the proposed architecture

- IEEE Transactions on Circuits and Systems I: Regular Papers, 2009, 56(9): 1893–1907.
- [7] Lin J S, Hwang Y T, Fang S H, et al. Low-complexity high-throughput QR decomposition design for MIMO systems. IEEE Transactions on Very Large Scale Integration Systems, 2015, 23(10): 2342–2346.
- [8] Manupotisreenivasulu, Meenpal T. Efficient MUX based CORDIC on FPGA for signal processing application//2019 IEEE International Conference on Electrical, Computer and Communication Technologies. Coimbatore, India: IEEE, 2019.
- [9] Borole Y D, Dethe C G. Mixed radix CORDIC FFT algorithm for OFDM WPAN applications//2017 International Conference on Energy, Communication, Data Analytics and Soft Computing. Chennai, India: IEEE, 2017: 2975–2979.
- [10] Tang A M, Yu L, Han F J, et al. CORDIC-based FFT real-time processing design and FPGA implementation//2016 IEEE 12th International Colloquium on Signal Processing & Its Applications. Malacca City, Malaysia: IEEE, 2016: 233–236.
- [11] Mopuri S, Acharyya A. Low-complexity methodology for complex square-root computation. IEEE Transactions on Very Large Scale Integration Systems, 2017, 25(11): 3355–3359.
- [12] Bhoyar R, Palsodkar P, Kakde S. Design and implementation of goldschmidts algorithm for floating point division and square root//2015 International Conference on Communications and Signal Processing. Melmaruvathur, India: IEEE, 2015: 1588–1592.
- [13] Ferguson W E, Bingham J, Erkök L, et al. Digit serial methods with applications to division and square root. IEEE Transactions on Computers, 2018, 67(3): 449–456.
- [14] Li B Y, Fang L L, Xie Y Z, et al. A unified reconfigurable floating-point arithmetic architecture based on CORDIC algorithm//2017 International Conference on Field Programmable Technology (ICFPT). Melbourne, Australia: IEEE, 2017: 301–302.
- [15] Yang B H, Wang D, Liu L B. Complex division and square-root using CORDIC//2012 2nd International Conference on Consumer Electronics, Communications and Networks. Yichang, China: IEEE, 2012: 2464–2468.
- [16] Hsiao S F, Wen C S, Tsai M Y. Low-cost design of reciprocal function units using shared multipliers and adders for polynomial approximation and Newton Raphson interpolation//2010 International Symposium on Next Generation Electronics. Kaohsiung, China: IEEE, 2010: 40–43.
- [17] Mopuri S, Bhardwaj S, Acharyya A. Coordinate rotation-based design methodology for square root and division computation. IEEE Transactions on Circuits and Systems II: Express Briefs, 2019, 66(7): 1227–1231.
- [18] Lang T, Antelo E. CORDIC-based computation of ArcCos and ArcSin//Proceedings IEEE International Conference on Application-Specific Systems, Architectures and Processors. Zurich, Switzerland: IEEE, 1997: 132–143.
- [19] Juang T B, Hsiao S F, Tsai M Y. Para-CORDIC: parallel CORDIC rotation algorithm. IEEE Transactions on Circuits and Systems I: Regular Papers, 2004, 51(8): 1515–1524.
- [20] Acharyya A, Maharatna K, Al-Hashimi B M, et al. Memory reduction methodology for distributed-arithmetic-based DWT/IDWT exploiting data symmetry. IEEE Transactions on Circuits and Systems II: Express Briefs, 2009, 56(4): 285–289.

(责任编辑 杨可盛)