



Exercício Prático 01 Prof. Romanelli


A)











Somador completo - Tinkercad

C)

- 1 Se qualquer entrada estiver em ponto flutuante, ou seja não conectado em 0 ou 1 no logisim a saida deverá ser um E vermelho de erro.
- 10. O somador 4 bits funciona utilizando dois 1/2 somadores de forma que, o primeiro somador tem as entradas A e B e a entrada Ci ou Carryin que traz consigo 1 unidade a mais para somar ou não. A primeira saída do primeiro somador confere se têm um O e um 1, já a segunda saída garante que se as entradas A e B forem 1s o Co ou Carryout vai ser 1. As entradas do segundo somador vão ser a primeira saída e o Ci que vão ser convertidas em um S positivo se apenas um dos sinais estiver ativo. Caso os dois sinais estiverem ativos, o Co vai estar ativo mesmo se a segunda saída do primeiro 1/2 somador for 0.
- 2 O maior problema do somador de 4 bits é o alto custo de tempo, já que pensando em um atraso de 10ns por porta, o pior caso de execução vão ser 30ns e em alta escala esse tempo se multiplica, tornando inviável a utilização desse método.
- 3 O tempo para a realização da computação de cada somador completo é de 30ns, então o primeiro vai demorar 30ns, os outros somadores vão ter realizado a soma junto do primeiro, mas para realizar o vai um e a segunda meia soma teremos mais 20ns de espera para cada porta até a última, logo, teremos a realização de um somador 4 bits em 90ns.

4 - Para um somador 32 bits vão ser necessárias 32 ULAs de 1 bit.

5 - Considerando o tempo para computação de 30ns para a primeira ULA mais 20ns para continuar o processo até completar os 32 bits, vai ser feito

$$30ns + 31 * 20ns = 650ns$$
.

F = 1/650 * 10^-9

 $F = 1/65 *10^{-8}$

 $F = 1*10^8/65$

F = 1.53 Mhz

6 - Uma maneira de tornar esses circuitos mais eficientes é a utilização do CarryLookAhead ou CLA, que permite essas somas serem feitas em apenas 20ns não impotando a quantidade de entradas por meio da utilização de várias portas and e or em sequência, sendo as and os geradores e as or os propagadores.