# UE VLSI cours 7: Machines à état, détail de DECOD

Jean-Lou Desbarbieux UPMC 2017

# Sommaire


Machines à état

2 Étage DECOD

## Principe d'une machine à état


#### Une machine à état c'est :

- états : souvenir du passé.
- transitions : comment passer d'un état à un autre.
- entrées
- sorties



#### Machine de Moore


Les sorties ne dépendent que de l'état, mieux pour le contrôle des temps de propagation !



Desbarbieux UE VLSI: cours 7 4 / 19


## Machine de Mealy

Les sorties dépendent de l'état et des entrées.



#### Exemple

On veut concevoir une machine à état qui détecte un front montant sur son entrée et génère un créneau sur sa sortie.



## Description VHDL d'une machine à état

```
Définition du type des états et déclaration des signaux :
type state_type is (Etat0, Etat1);
signal cur_state , next_state : state_type;
Description du registre d'état :
process (ck)
begin
if (rising_edge(ck)) then
   if (reset_n = '0') then
       cur_state <= Etat0:
   else
       cur_state <= next_state;
   end if:
end if:
end process;
```

# Description VHDL d'une machine à état (2)

```
Définition de la fonction de transition :
process (entree)
begin
   case cur_state is
   when Etat0 =>
       if entree = '1' then
           next_state <= Etat1;</pre>
       else
           next_state <= Etat0:
       end if:
   when Etat1 =>
       if entree = '0' then
           next_state <= Etat0:</pre>
       else
           next_state <= Etat1;</pre>
       end if:
   end case:
end process:
```

# Description VHDL d'une machine à état (3)

La génération des sorties, peut être dans le même process que la transition. Cas d'une machine de Moore :

```
case cur_state is
when Etat0 =>
   sortie <= '0';
   if entree = '1' then
      next_state <= Etat1;
else
      next_state <= Etat0;
end if;</pre>
```

. . .

# Description VHDL d'une machine à état (4)

```
Cas d'une machine de Mealy :
   case cur_state is
   when Etat0 =>
       if entree = '1' then
           next_state <= Etat1;</pre>
           sortie \ll '1';
       else
           next_state <= Etat0:</pre>
           sortie \ll '0':
       end if;
```

#### Fonctionalités de DECOD

En plus d'héberger le banc de registre, le bloc/étage DECOD doit assurer deux principales fonctionalités :

- Décoder les instructions pour permettre leur exécution par les étages EXEC et MEM.
- Assurer le séquencement du pipeline, gestion des aléas et traitement des instructions multi cycles.

#### Décodage des instructions

L'instruction reçue de la mémoire est codée de façon compacte (32 bits), il va faloir la traduire en un mot très large (127 bits) qui va être interprété par EXEC et/ou MEM. Beaucoup de signaux de DECOD vont être utiles :

```
signal cond : Std_Logic;
signal condv : Std_Logic;
signal operv : Std_Logic;
signal regop_t : Std_Logic;
signal mult_t : Std_Logic;
signal swap_t : Std_Logic;
signal trans_t : Std_Logic;
signal mtrans_t : Std_Logic;
signal branch_t : Std_Logic;
```

Desbarbieux UE VLSI: cours 7 12 / 19

## Décodage des instructions(2) regop

```
signal
       and_i
              : Std_Logic;
                Std_Logic;
signal eor_i
signal sub_i
              : Std_Logic;
signal rsb_i
                Std_Logic;
              : Std_Logic;
signal
       add₋i
signal adc_i
                Std_Logic;
                Std_Logic;
signal sbc_i
                Std_Logic;
signal rsc_i
                Std_Logic;
signal tst_i
                Std_Logic;
signal teq_i
signal
                Std_Logic;
       cmp_i
                Std_Logic;
signal
       cmn_i
                Std_Logic;
signal
       orr_i
signal
       mov_i
              : Std_Logic;
       bic_i
                Std_Logic;
signal
                Std_Logic:
signal
       mvn_i
```

Desbarbieux

# Décodage des instructions(3)

```
- trans instruction
signal ldr_i : Std_Logic;
signal str_i : Std_Logic;
signal ldrb_i : Std_Logic;
signal strb_i : Std_Logic;
— mtrans instruction
signal Idm_i : Std_Logic;
signal stm_i : Std_Logic;
- branch instruction
signal b_i : Std_Logic;
signal bl_i : Std_Logic;
```

Desbarbieux UE VLSI: cours 7 14 / 19

#### Commande de EXEC

```
— Exec operands
signal op1
                 : Std_Logic_Vector(31 downto (
                 : Std_Logic_Vector(31 downto (
signal op2
signal alu_dest : Std_Logic_Vector(3 downto 0)
signal alu_wb : Std_Logic;
signal flag_wb : Std_Logic;
```

UE VLSI: cours 7 15 / 19

# Commande de EXEC(2)

```
— Shifter command
signal shift_lsl : Std_Logic;
signal shift_lsr : Std_Logic;
signal shift_asr : Std_Logic;
signal shift_ror : Std_Logic;
signal shift_rrx : Std_Logic;
signal shift_val : Std_Logic_Vector(4 downto 0)
signal cv
                 : Std_Logic:
— Alu operand selection
signal comp_op1 : Std_Logic;
signal comp_op2 : Std_Logic;
signal alu_cy : Std_Logic;
-- Alu command
                 : Std_Logic_Vector(1 downto 0)
signal alu_cmd
```

Desbarbieux UE VLSI: cours 7 16 / 19

#### Commande de MEM

```
— Decod to mem via exec
signal mem_data : Std_Logic_Vector(31 downto 0);
signal ld_dest : Std_Logic_Vector(3 downto 0);
signal pre_inde : Std_logic;
signal mem_lw : Std_Logic;
signal mem_lb : Std_Logic;
signal mem_sw : Std_Logic;
signal mem_sw : Std_Logic;
signal mem_sb : Std_Logic;
```


Desbarbieux UE VLSI: cours 7 17 / 19

## Séquencement/contrôle du pipeline

```
signal dec2if_push : Std_Logic;
signal dec2exe_push : Std_Logic;
signal if2dec_pop : Std_Logic;
```

Desbarbieux UE VLSI: cours 7 18 / 19

# Une machine à état pour DECOD



Desbarbieux

UE VLSI: cours 7