

Modélisation et simulation VHDL semaine 4

Objectif(s)

- * Un premier objectif est de décrire (en VHDL) et simuler un petit circuit dont le schéma est fourni
- ★ Dans un second temps, vous allez décrire et simuler deux blocks : l'ALU et le décaleur qui seront utilisés dans

Pour simuler vos circuits, vous allez utiliser l'outil ghdl et le visualiseur de chronogrames gtkwave. Ces deux outils ont sous licence GPL et peuvent donc être utilisés librement par vous.

Exercice(s)

Exercice 1 - Additionneur 4 bits

Nous vous demandons de décrire en VHDL un petit circuit réalisant l'addition de ses deux entrées chacune codée sur 4 bits. le résultat produit sera également codé sur 4 bits.

Errivez le fichier . vhdl correspondant à ce circuit en partant des informations fournies en cours. Cette description doit être de type "zéro-délai" (pas de "clause After").

Vous allez pouvoir vérifier la syntaxe et analyser votre fichier grâce à la commande suivante :

Si l'analyse de votre circuit a réussi vous devez avoir obtenu un fichier adder . o correspondant au résultat de la

Question 2

Une fois la description comportementale compilée avec succès (sans aucune erreur), pour valider votre description One tots ta description componementate compilee avec succest (sans adultie erretur), pour variete votre description vous devez écrire un autre fichier VHDL pour tester votre circuit. Dans ce fichier que l'on appelle courament test bench, vous allez d'une part instancier votre votre circuit à tester et d'autre part écrire un process dont le rôle va être de fournir des valeurs pour les entrées du circuit à tester et éventuellement vérifier la valeur des sorties.

Compilez votre fichier test bench comme vous l'avez déjà fait avec votre circuit adder, vhd1 puis réalisez l'élaboration de votre projet.

Commencez par quelques test simples de votre circuit

```
ghdl -a -v adder_tb.vhdl
ghdl -e -v adder_tb
```

Simulez votre circuit.

ghdl -r adder tb --vcd=adder.vcd

Visualisez avec gtkwave le résultat de votre simulation.

UE VLSI

vhdl 4 - page 2/3

Question 3 Modifiez votre fichier test bench pour effectuer un test exhaustif de votre circuit, rendez-le auto-testant (ne plus visualiser les résultats avec qui kwave

Exercice 2 - ALU pour l'ARM

is allez le voir dans les semaines à venir on peut simplifier cette ALU en restreignant ses fonctionnalités à

4 opérations de base : ADD avec retenue, AND, OR et XOR.

Cette ALU recoit ses deux opérandes codés sur 32 bits et fournit un résultat sur 32 bits. Elle reçoit également en entrée une retenue (cin) et fournit en sortie les 4 flags : Z, N, V et Cout. Cette ALU est exclusivement combinatoire, voici son interface

```
entity Alu is
                        : in Std_Logic_Vector(31 downto 0);
    port ( op1 op2
                        : in Std_Logic_Vector(31 downto 0);
: in Std_Logic;
            cin
                        : in Std_Logic_Vector(1 downto 0);
                       : out Std Logic Vector(31 downto 0):
                       : out Std_Logic;
: out Std_Logic;
                        : out Std_Logic;
                        : out Std_Logic;
            vdd
end Alu;
```

Les entrées cmd_ permettent de spécifier l'opération à effectuer, une seule d'entre elles ne doit être égale à 1, les autres doivent être égales à 0.

Question 1

Ecrivez le modèle . vhdl de l'Alu

Ouestion 2

crivez un test bench permetant de tester cette Alu. Voux pourrez utiliser un générateur pseudo-aléatoire pour générer des valeurs quelconques sur 32 bits

Exercice 3 - Shifter pour l'ARM

Pour notre processeur ARM nous allons avoir besoin d'un composant dédié à la réalisation des décalages et rotations. Ce Shifter est exclusivement combinatoire, voici son interface :

entity Shifter is

```
port shift_lsl
        shift_lsl : in Std_Logic;
shift_lsr : in Std_Logic;
shift_asr : in Std_Logic;
shift_ror : in Std_Logic;
shift_rrx : in Std_Logic;
          shift_val : in Std_Logic_Vector(4 downto 0);
                              : in Std_Logic_Vector(31 downto 0);
                              : in Std_Logic;
```

©2006/2007 (by UPMC/LMD/VLSI)

9 octobre 2017

UE VLSI vhdl 4 – page 3/3

```
dout : in Std_Logic_Vector(31 downto 0);
    cout : in Std_Logic;

-- global interface
    vdd : in bit;
    vss : in bit);
end Shifter;
```

Question 1

Écrivez son modèle en . vhdl et le test bench permettant de le tester.