### 實驗二

組合邏輯的設計方法與步驟

### 實驗目的

• 藉由實驗的過程了解一般組合電路的設計方法與步驟

### 實驗項目


- BCD碼偵錯電路
- 二的補數產生器

#### 五、實習項目

- A. BCD碼偵錯示範電路。
- B. 超三碼偵錯示範電路。
- C. 平方產生器示範電路。
- D. 二的補數產生器示範電路。

#### A、BCD 碼值錯示範電路

1. 週輯圖如圖 3 - 6(a) 所示,示範電路則如圖 3 - 6(b)所示。74LS 08及74LS 32的 1C 接脚圖如圖 3 - 7(a)及圖 3 - 7(b)所示。







圖 3 - 6(b) BCD 偵錯示範電路


### 3-22 數位邏輯實習


- D、二的補數產生器示範電路
  - 1. 二的補數產生器邏輯圖如圖 3 12 (a),示範電路如圖 3 12 (b)所示 74LS08、74LS32、74LS04、74LS86及74LS21的 IC接 請參考圖 3 7、圖 3 9、圖 3 11及圖 3 13。




INPUTS				OUTPUT
A	В	C	D	Y
Н	H	Н	Н	Has
L	X	X	X	L
X	L	X	X	and L
X	X	L	X	L
X	X	X	L	o the

### 二的補數產生器






## 74LS04 (NOT Gate)



## 74LS08 (AND Gate)



# 74LS32 (OR Gate)

