

2026 Digital IC Design Homework 4

NAME	黃楷生		
Student ID	P76144867		
FIFO_sync Simulation Result			
Functional simulation	Pass	Pre-Layout simulation	Pass
<pre># ===== # == Congratulations !! == # == Case 3 Simulation PASS !! == # ===== # # (_./) # (o I o) Congratulations !! # o-()-o Simulation PASS !! # '' '' # ===== # ** Note: \$finish : C:/Users/kai/kai/gradaute/class/IC # Time: 2220 ns Iteration: 1 Instance: /testfixture</pre>		<pre># ===== # == Congratulations !! == # == Case 3 Simulation PASS !! == # ===== # # (_./) # (o I o) Congratulations !! # o-()-o Simulation PASS !! # '' '' # ===== # ** Note: \$finish : C:/Users/kai/kai/gradaute/class/IC # Time: 2220 ns Iteration: 1 Instance: /testfixture</pre>	
FourBankFIFO Simulation Result			
Functional simulation	Pass	Pre-Layout simulation (optional)	Pass
<pre># ===== # == Congratulations !! == # == Simulation PASS !! == # ===== # # (_./) # (o I o) Congratulations !! # o-()-o Simulation PASS !! # '' '' # ===== # ** Note: \$finish : C:/Users/kai/kai/gradaute/class/IC/hw4/i # Time: 100210 ns Iteration: 1 Instance: /testfixture_bank</pre>		<pre># ===== # == Congratulations !! == # == Simulation PASS !! == # ===== # # (_./) # (o I o) Congratulations !! # o-()-o Simulation PASS !! # '' '' # ===== # ** Note: \$finish : C:/Users/kai/kai/gradaute/class/IC/hw4/i # Time: 240504 ns Iteration: 1 Instance: /testfixture_bank</pre>	
FIFO_sync Synthesis Result			
Total logic elements	67 / 55,856 (< 1 %)		
Total memory bits	256 / 2,396,160 (< 1 %)		
Total registers	54		
Embedded multiplier 9-bit elements	0 / 308 (0 %)		

Flow Status Successful - Sat Dec 06 16:09:24 2025 Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition Revision Name FIFO_sync Top-level Entity Name FIFO_sync Family Cyclone IV E Device EP4CE55F23A7 Timing Models Final Total logic elements 67 / 55,856 (< 1 %) Total registers 54 Total pins 22 / 325 (7 %) Total virtual pins 0 Total memory bits 256 / 2,396,160 (< 1 %) Embedded Multiplier 9-bit elements 0 / 308 (0 %) Total PLLs 0 / 4 (0 %)	
FourBankFIFO Synthesis Result (optional)	
Total logic elements	352 / 55,856 (< 1 %)
Total memory bits	1,024 / 2,396,160 (< 1 %)
Total registers	225
Embedded multiplier 9-bit elements	0 / 308 (0 %)
Flow Status Successful - Sat Dec 06 15:36:58 2025 Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition Revision Name FourBankFIFO Top-level Entity Name FourBankFIFO Family Cyclone IV E Device EP4CE55F23A7 Timing Models Final Total logic elements 352 / 55,856 (< 1 %) Total registers 225 Total pins 44 / 325 (14 %) Total virtual pins 0 Total memory bits 1,024 / 2,396,160 (< 1 %) Embedded Multiplier 9-bit elements 0 / 308 (0 %) Total PLLs 0 / 4 (0 %)	
Description of your design	
FIFO_sync: Reset 時，所有除了 empty 的輸出設為 0，reg 也都設成 0，empty 設成 1 代表一開始為空。 Right 代表目前要寫的位置，left 代表目前要讀的位置，count 計算目前有多少資料了。 如果 wr_en 且沒有滿，將 data_in 存到 register 裡，empty 設為 0，count 如果等於 31 代表這是最後一次寫入，要將 full 拉起。 如果 rd_en 且不為空，將 register[left]拉到 data_out，full 設為 0，count 如果等於 1 代表這是最後一次讀取，要將 empty 拉起。 如果這次同時需要讀和寫，並且都有成功(不為 full 和 empty)，將 count 拉回原本的 count(不須改變)。 如果 empty 拉起，代表已經滿了，須將 data_out 重制回 0。	

FourBankFIFO.v:

因為需要在一個 clock 內反應，所以所以輸入都須為 combinational。

First always:

先處理要給 M0 或是 M1，如果同時要求，去看上次誰成功存取，讓另一個可以存取。Grant_M0 或是 Grant_M1 代表誰可以存取。

Second always:

處理下一個 clk 的 RR 和 LRU，last_served_M0 為 1 代表上一次給 M0，wr_bank_ptr 代表這次要寫哪個 bank。這次 grant_M0 為 1 則設 last_served_M0 為 1，反之，則設為 0。如果這次有成功寫入 bank，將 wr_bank_ptr+1，0,1,2,3,0...輪流。

Third always:

處理 wr_en 和 rd_en，如果要給 M0，並且要寫入則將 wr_en[wr_bank_ptr]設為 1，要寫入將 rd_en[rd_id_M0]設為 1，代表可以寫或可以讀了。

Fourth always:

紀錄這次有沒有成功讀取，才可以下一個 posedge 給訊號，紀錄這次要讀的 id 是哪個，下一個 posedge 才能選擇要從哪個 bank 接訊號。

Fifth always:

如果 valid，將訊號接到對的 bank 上。

最後將所有的 FIFO 接好線。