# 实验操作手册

## 安全说明:

- 1、所有的连接线严禁在设备上电的状态下进行拔出插操作。
- 2、光纤头或激光器头不要对着人的眼睛,以免发生危险。
- 3、光纤通信模块的 TE1 至 TE6 为数字信号输出、输入端口,最高电平不能大于 3.3V,最低电平不能小于 0V。

# 其它说明:


- 1、FPGA 开发的工程所在的路径必须为全英文的路径,工程所在的文件夹里面新建的文件夹及文件名也必须是全英文的(如里需要被 Quartus 调用),即不能有中文字符。
- 2、程序代码中的字符必须是全英文的,即不能有中文字符。 //后面的注释内容可以是中文的,如下图。


always @ (posedge clkin\_7p68m\_pin90\_z) //数据放到CH1和CH2上输出,可用示波器时行观测begin

# Quartus\_11 操作方法

## 一、新建工程


1、FPGA的工程建立过程





第一行,选译项目用的文件夹(可以在电脑中先建立一个文件夹,如 "E3C25\_TEST")。注:整个文件夹路径不能有中文字符,文件名或工程名也不能 有中文字符。

下图为在电脑中建立的文件夹 "E3C25 TEST"



第二行给项目工程叫一个名字(直接在框中输入名字),上图为工程名为


"E3C25 TEST PRJ"

**NEXT:** 


le name:						<u>A</u> dd
ile Name	Туре	Library	Design Entry/Synthesis Tool	HDL Version		Add All
						<u>R</u> emove
					-	<u>U</u> p
					-	Down
					-	Down
					_	Propertie

这里不加文件,直接 NEXT。

选择器件, NEXT: EP3C25E144C8




下面,直接 NEXT



**NEXT:** 


roject directory:	D:/work/444/xd_opt/E3C25_TEST
Project name:	E3C25_TEST_PRJ
Гор-level design entity:	E3C25_TEST_PRJ
Number of files added:	0
Number of user libraries added:	0
Device assignments:	
Family name:	Cyclone III
Device:	EP3C25E144C8
EDA tools:	
Design entry/synthesis:	<none> (<none>)</none></none>
Simulation:	<none> (<none>)</none></none>
Timing analysis:	<none> (<none>)</none></none>
Operating conditions:	
VCCINT voltage:	1.2V
Junction temperature range:	0-85 °C

直接 finish。可以看到,如下图:





# 二、设计顶层文件

# 1、新建一个文件



新建一个文件,有原理图(Block Diagram/Schematic File)或语言(Verilog HDL File)






## 2、编写代码


```
编写代码,如下:
//`timescale 1ns / 1ps
module test_top(
//input
   input
                            sys_clk_in,
//output
   output
                        sig_out1,
   output
                        sig out2,
   output
                        sig_out3
);
//将信号输出到脚上
assign
      sig_out1
                            = count[3];
                            = count[4];
assign
      sig_out2
                            = count[5];
assign sig_out3
[7:0] count;
reg
```

```
always@(posedge sys_clk_in) begin //
    count <= count + 1'b1;
end
endmodule</pre>
```

#### 3、保存这个文件




下图中的保存文件的路径一定是你工程所在的路径,文件名与上图中文件中的 module 后面的 "test\_top"一致。



```
test top(
⊟modul€
                                                      ← 🗈 💣 📰 ▼
 //input
                                                           修改日期
        input
                                 sys clk in,
                                                           2018/2/5 9:45
                                                           2018/2/5 9:45
 //output
                                    sig_out1, sig_out2,
        output
                      req
        output
                      reg
        output
                                    sig out3
                      req
 );
```

#### 4、编译代码


编译一下当前代码有没有语法错误,如果有错,则需要根据提示进行修改。




#### 5、将文件加入到本工程中


加该文件到工程中:

Quartus II - D:/work/444/xd\_opt/E3C25\_IES1/E3C25\_IES1\_PRJ - E3C25





如下图,点"Add"




再点"Apply"后,最后点"OK",如下图:



## 6、将该文件设置为本工程顶层文件

将该文件设置成顶层文件







将上图中 Top - level entity: 后面的"\*\*\*"文字删除。

General
You can change the top-level entity for the design; however, it is recommended that you create a n for each entity in order to maintain settings information.
Top-level entity:
Recently selected top-level entities: test_top

直接 Top – level entity: 后输入新的顶层文件名"test\_top"。



再点 "Apply" 后,最后点 "OK"。




## 7、编译工程

如果有错误,根据提示进行修改。

## 三、管脚定义

#### FPGA 的外部结构:




**注意:** GPIO上的信号是3.3V电平的,所以如果用其它模块产生的信号输入到FPGA的 GPIO 脚上,请确认输入信号的电平是否相配置(高电平不能高于3.3V)


		缺口标记		
GND	保留	PIN_100	PIN_98	保留
5V	保留	PIN_103	PIN_99	保留

缺口管脚为 98,99,100,103。这 4 个管脚是板子设计时留下的专门为用户开发使用的管脚。所以在下载程序到硬件时,我们可以在这 4 个管脚中任选使用。如果在前面设置的时候未选定硬件,可以重新进行选定,进而重新设置引脚。选择硬件:菜单 Assignments 下选择 Devise。

# 11 版本: Cyclone III - EP3C25E144C8



#### 9版本: Cyclone III - EP3C25E144C8





## 二次开发管脚:

选择时:点击 I/O Bank,然后再左边的下拉列表中选择可选的管脚。

## 1、方法 A

直接修改"\*.qsf"文件,打开





## 在该文件最后进行增加信号与管脚的对应关系:

```
set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id Top
set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -se
set_global_assignment -name PARTITION_COLOR 16764057 -section_id Top
set_global_assignment -name VERILOG_FILE test_top.v
set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -section_id Top
```

在上图的下面空白处,增加以下代码:

set\_location\_assignment PIN\_98 -to sig\_out1
set\_location\_assignment PIN\_99 -to sig\_out2
set\_location\_assignment PIN\_100 -to sig\_out3
set\_location\_assignment PIN\_89 -to sys\_clk\_in

```
set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEM set_global_assignment -name PARTITION_COLOR 16764057 -section_id Top set_global_assignment -name VERILOG_FILE test_top.v

set_location_assignment PIN_98 -to sig_out1 set_location_assignment PIN_99 -to sig_out2 set_location_assignment PIN_100 -to sig_out3 #set_location_assignment PIN_103 -to sys_clk_in set_location_assignment PIN_89 -to sys_clk_in
```

(注: #表示注释掉,这行无效)

sig\_out1、sig\_out2、sig\_out3、sys\_clk\_in 这是信号的名称,名字随便取,<mark>要与"test\_top"程序中定义的输入、输出信号的名字一样即可(</mark>如下图是 test\_top中的输入和输出)。


PIN\_90、PIN\_98......这些才是对应 FPGA 的管脚。

```
⊟module test top(
5
6
7
     //input
8
                                      sys_clk_in,
                                                            //pin103 te6
            input
9
0 1
11
     //output
                                                            //pin98_te3
//pin99_te4
                                      sig_out1,
sig_out2,
12
            output
L3
            output
                                                             //pin100 te5
L 4
            output
                                      sig out3
15
    );
16
```

修改完成后,保存 E3C25\_TEST\_PRJ.qsf 文件。

#### 2、方法 B


管脚定义也可以通过" Assignments-Pin Planner"进行配置:下图为(11版本)图。



Node Name 是信号名称,Location 对应的管脚

×	Named: * ▼ 🔻	Edit: × ✓						
	Node Name	Direction	Location	I/O Bank	VREF Group	[/O Standard	Reserved	ırrent 9
	sig_out1	Output	PIN_98	6	B6_N0	3.3-V LVTTL		8mA (.
	sig_out2	Output	PIN_99	6	B6_N0	3.3-V LVTTL		8mA (.
	sig_out3	Output	PIN_100	6	B6_N0	3.3-V LVTTL		8mA (.
	■ sys_clk_in	Input	PIN_89	5	B5_N0	3.3-V LVTTL		8mA (.
	< <new node="">&gt;</new>							

9 版本: Assignments 菜单-Pins



注意: 在这里我们只对我们要求的管脚进行设置;

- (1)系统时钟 20Mhz-90 管脚;
- (2)编码译码管脚在 98, 99, 100, 103 这几个管脚中任选, 但要记住自己所选的管脚, 下载到硬件中测试使用。


选择时:点击 I/O Bank,然后再左边的下拉列表中选择可选的管脚。

以上 2 种方式修改管脚定义后,都会在另一种方式进行了更新,就是用任何 一种方法定义或修改就可以了。

# 四、整个工程编译

再次编译一次工程。

注意:选择设定管脚以后要再次进行编译,生存新的 sof 文件。否则设置不成功。




如果有错就根据提供修改。


编译成功后,系统会在工程所在文件夹中生成 E3C25\_TEST\_PRJ.sof 供下载器下载到 FPGA 的硬件中。

## 五、modelsim 仿真


第五节可以不做,如果不做可直接到第六节。

## 1、配置 modelsim







不开仿真功能:




## 开仿真功能:




## 以下是开仿真的配置:




## 2、关联 test bench files





如: posedge\_detection\_tb、或 fpga\_sim 等任意名字。也就是后面要加的 test bench files 中的文件名。



"test\_top"是要仿真的模块名称,这例子中是工程顶层文件(模块)。 "1000"us 是仿真时间长度。

在 test bench files 中,加入仿真文件:


Test bench fil	es		
<u>F</u> ile name:			
File Name	Library	HDL Version	<u>R</u> emove
			<u>U</u> p
			<u>D</u> own
			Properties

本例中是将 fpga\_sim.v 文件下在工程所在的文件夹下,又增加了一层文件夹 "test\_top\_sim",将 fpga\_sim.v 文件放在其中,新建文件夹的目的是将文件分类, 这样就比较好找文件,用户也可以将 fpga\_sim.v 直接放在工程所在的文件夹下大, 这都是可以的。

Look in: D:\work\444\xd_opTES	T\test_top_sim ▼ ③
My Computer manage fpga_sim.v	
Test bench files	
File name: test_top_sim/fpga_sim.v	<u>A</u> dd
File Name   Library   HDL Vo	ersion <u>R</u> emove
	<u>U</u> p

点"Add"

File name:			<u>A</u> dd
File Name	Library	HDL Version	Remove
test_top_si		Default	Kemove
			<u>U</u> p
			<u>D</u> own
			Properties



点"OK"

More EDA Netlist Writer Settings
NativeLink settings
<sup>C</sup> N <u>o</u> ne
© Compile test bench: fpga_sim   Test Benches  Test Benches
Use script to set up simulation:
C Script to compile test <u>b</u> ench:
More <u>N</u> ativeLink Settings <u>R</u> eset
OK Cancel Apply Help

再点 "Apply" 后,最后点 "OK"。

## 3、设计 test bench files

编写 fpga sim.V 代码(这一步可以放在前面做,先生成 fpga sim.v)

从本项目可以看出,这个 test top 的模块,有 1 个输入, 3 个输出。如下图:

- 1个输入为工作时钟信号。
- 3个输出分别是不同分频信号。

# 设计 fpga\_sim.v 文件

先打开这个文件,可以看出里面的结构,主要是生成 sys\_clk 和 reset\_n 这 2 个信号(其中 reset\_n 未使用,可以去掉)。

```
`timescale 10ns/10ps
module fpga_sim;
    reg
                                  sys_clk;
                             reset n;
                                         //未使用
    reg
    wire
                             test_s1;
    wire
                             test_s2;
    wire
                             test_s3;
test_top
           test_top (
    //input
    .sys_clk_in
                                  (sys_clk),
   //output
   .sig_out1
                             (test_s1),
   .sig_out2
                             (test_s2),
   .sig_out3
                             (test_s3)
);
parameter clkper = 100;
initial begin
   sys\_clk = \frac{1'b0;}{}
    #0;
    reset_n = 1'b1;
    #100;
    reset_n = 1'b0;
    #150;
    reset n = 1'b1;
```

#### end

编定完代码后保存文件。

注:关于仿真时钟的频率

以下中代码中的重要参数

`timescale 10ns/10ps

parameter clkper = 100;

always begin

#(clkper / 2) sys  $clk = \sim sys$  clk;

End

`timescale 10ns/10ps


表示时延单位为 10ns, 时延精度为 10ps。

Clkper = 100, 表示 sys\_clk 信号周期为 100 \* 10ns = 1000ns, 即速率为 1MHz 的速率。

clkper / 2 表示每 500 ns, sys clk 翻转一次。


#### 4、编译测试文件

编译当前的 fpga sim.v 文件,如果有错语法就需要根据提示修改。




## 5、编译整个工程

编译整个工程。




可以看出,各信号的波形了。




## 5、关闭仿真

如果在后面的设计工作中,不需要仿真,可以关闭仿真功能,即如下图,将 Tool name:<NOne>即可。



不开仿真功能:




# 六、程序下载

准备工作: FPGA 编程时, FPGA 下载器的 USB 端接电脑的 USB 接口,另一端的 10pin 的连接线接 XSRP 后面的 "FPGA JTAG" ("FPGA JTAG" 对应设备内部的 EP3C25E144 的 FPGA 芯片)。




光通信模块的排线接口"J3"与 XSRP 前面板的"GPIO"接口用 10pin 的排线连接。







线缆连接完成这后,再给 XSRP 上电。

## 1、点下载程序




## 2、查找下载器





上图中要出现 USB 仿真器,并选中。


## 3、加入要下载的文件



如下图,找到当前工程生成的\*.sof文件




如下图, 找钩。




## 4、下载

点"Start"就可以点了。程序就会下载



下载过程中,下图会显示进度条,直到100%完成。



下载: (一定要在 11 版本中进行下载, 否则不能生成最新的 sof 文件)

Tools-Programmer o

选择最新生成的 sof 文件,若有其他文件,可以右击文件-Delete,选择删除。


#### 5、观察波形

利用示波器,观察波形输出。

# 七、更换顶层文件


如果用户编写了另一个\*.v文件(如 fenping\_2.v),想把这个文件当顶层文件。

如:原来的顶层文件为 test top.v。




## 1、先把 fenping\_2.v 编写好。


如下图:



## 2、将文件加入到本工程中


加该文件到工程中:






你可以根据需要求, 原文件可以删除或保留在该项目中。


下张图是将文件从项目中移出(删除):



然后点 "Apply", 再点 "OK"



## 3、更换顶层文件操作




删除 Top – level entity: 后面的"tesp\_top"文字


General	
You can change the top-level entity for each entity in order to maintain	for the design; however, it is recommended that you create settings information.
Top-level entity:	
Top-level entity.	
Recently selected top-level entities:	test_top
Description:	

里面再输入: "fenping 2"

然后点 "Apply", 再点 "OK"




这时顶层文件已改为"fenping 2"了。




附 1、安装 quartus\_11

见相关文档,这里不详细描述。

## 附 2、安装 modelsim






Allow Altera Software Installer to report statistics to Altera to impro


Destination Directory:			
c:\altera\11.0		Bı	
Available Space:		33 G	
Program Folder			
Specify the Program Folder:			
Altera			
Existing Folders:			
7-Zip Accessibility Accessories Administrative Tools Altera Altera 14.0.0.200 Altium Designer Winter 09 ARM DS-5			
	< <u>B</u> ack	Next >	
Components	Install Size		
ModelSim-Altera Starter Edition (Free)			2.7 G
Description —			
Altera Software Installer 11.0	<u> </u>		
Space Required: 2.7 G Space Available: 33 G		Select/Des	elect All
	< <u>B</u> ack	Next >	Cancel


安装之中。。。。。



# 附 3、Modelsim 关联配置

主要目的是让 Quartus 能调用 ModelSim





## 选中 modelsim 的位置:



#### 附 4、EP3c25e144C8 管脚连接说明

FPGA PIN\_98 说明: PIN\_98 与光通信模块的 TE3 测试孔连接。

FPGA PIN 100 说明: PIN 100 与光通信模块的 TE5 测试孔连接。

FPGA PIN 87 说明: PIN 87 与内部的 12MHz 晶振连接,只能做信号输入。

FPGA PIN 88 说明: PIN 88 与内部的 12MHz 晶振连接,只能做信号输入。

FPGA PIN\_89 说明: PIN\_89 与内部的 7.68MHz 晶振连接,只能做信号输入。

FPGA PIN 132 说明: PIN 132 与内部的 7.68MHz 晶振连接, 只能做信号输入。

#### 附 5、其它说明

做二次开发时,光纤通信模块的 TE1,有 7.68MHz 时钟输出,TE1 内部也是连接 7.68MHz 时钟,用户可以使用这一时钟信号。

## 附 6、内、外部时钟选择

```
set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -section_id
set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEM
set_global_assignment -name PARTITION_COLOR 16764057 -section_id Top
set_global_assignment -name VERILOG_FILE test_top.v

set_location_assignment PIN_98 -to sig_out1
set_location_assignment PIN_99 -to sig_out2
set_location_assignment PIN_100 -to sig_out3
#set_location_assignment PIN_103 -to sys_clk_in
set_location_assignment PIN_89 -to sys_clk_in
```

#### 1、内部时钟:

set\_location\_assignment PIN\_89 -to sys\_clk\_in sys\_clk\_in 这个时钟信号从 XSRP 内部 89 脚入。

2、外部时钟:

将这行代码 sys clk in 对应的管脚改为 PIN 103,如下:

set\_location\_assignment PIN\_103 -to sys\_clk\_in

sys\_clk\_in 这个时钟信号从光通信模块的 TE6 测试孔输入。

3、验证外部时钟:

为了验证外部输入时钟是否可以工作,利用"附 5"的说明,可将 TE1 测试孔与 TE6 测试孔用香蕉插头连接线连接,程序下载后,利用示波器进行波形测试。