6. 地址范围

 $A_{19}A_{18}A_{17}A_{16}A_{15}A_{14}=$

1x00 CBA0 0000 0000 0000B

1x00 CBA1 1111 1111 1111B

Y0 所决定的地址范围:

X=0 时,

1000 0000 0000 0000 0000B

1000 0001 1111 1111 1111B

=80000H—81FFFH

X=1 时,

1100 0000 0000 0000 0000B

1100 0001 1111 1111 1111B

=C0000H—C1FFFH

Y4 所决定的地址范围:

X=0 时,

1000 1000 0000 0000 0000B

1000 1001 1111 1111 1111B

=88000H—89FFFH

X=1 时,

1100 1000 0000 0000 0000B

1100 1001 1111 1111 1111B

=C8000H—C9FFFH

Y6 所决定的地址范围:

X=0 时,

1000 1100 0000 0000 0000B

1000 1101 1111 1111 1111B

=8C000H—8DFFFH

X=1 时,

1100 1100 0000 0000 0000B

1100 1101 1111 1111 1111B

=CC000H—CDFFFH

Y7 所决定的地址范围:

X=0 时,

1000 1110 0000 0000 0000B

1000 1111 1111 1111 1111B

=8E000H—8FFFFH


X=1 时,


1100 1110 0000 0000 0000B

1100 1111 1111 1111 1111B

=CE000H—CFFFFH

7.





16.

地址范围:

1111 110x xxxx xxxx xxxx

1111 1100 0000 0000 0000B

1111 1101 1111 1111 1111B

FC000H—FDFFFH

22.

高速缓存 cache 与主存间采用组相联地址映射方式

1MB/1KB=1024 块, 1024/4=256 组

主存区号

区内组号

组内块号

块内地址

变换后的地址:

27.

cache 容量为 100 字,并以 50 字分块,起始为空,CPU 从主存单元 0,1,2