FH-OÖ Hagenberg/ESD

Metrikorientierter Hardwareentwurf, WS 2015

Rainer Findenig, Markus Lindorfer, Markus Schutti © 2008 (R 2341)



	2. 1	Übung:	Scan	Chain	Insertio	n
--	------	--------	------	-------	----------	---

Name(n):	Punkte:
(11)	

1 Manueller Einbau einer Scan-Kette

Typischerweise werden in ASICs Teststrukturen zur Überprüfung des Produktionsprozesses eingebaut. Dabei werden Scan-Ketten in den Entwurf eingefügt, um die Beobachtbarkeit und Steuerbarkeit einer komplexen digitalen Schaltung zu erhöhen bzw. zu gewährleisten. Die Testmustererstellung (ATPG: *Automatic Test Pattern Generation*) kann dadurch automatisiert werden. Diese Teststrukturen und -muster werden zur Überprüfung der Korrektheit simuliert (*Pattern Resimulation*).

Es sei der folgende Code gegeben:

```
library ieee;
 use ieee.std_logic_1164.all;
 entity scan_test is
   port (
      clk i
                     : in std_ulogic; -- clock
                     : in std_ulogic; -- reset
      res i
      --test_mode_i : in std_ulogic; -- bypass scan test design rule
10
11
                                        -- violations
      scan_enable_i : in std_ulogic; -- shift mode
12
13
                     : in std_ulogic; -- primary input a
14
                     : in std_ulogic; -- primary input b
      b_i
15
                     : out std_ulogic -- primary output
16
      z_0
17
    );
18
19 end scan_test;
20
 architecture rtl of scan_test is
21
22
23
    signal n, m, p, q : std_ulogic;
24
25 begin
26
    process (clk_i, res_i)
27
   begin
28
      if res_i = '0' then
29
```

```
n \le '0'; m \le '0'; p \le '0'; q \le '0';
30
      elsif clk_i'event and clk_i = '1' then
31
32
         n <= a_i xor b_i;
        m <= n and b_i;
33
        p <= m or not n;
34
35
         q <= not p;
36
      end if;
    end process;
37
38
39
    z_0 \ll q;
 end rtl;
```

Der auskommentierte Port test_mode_i ist normalerweise während des gesamten Tests auf logisch '1' und wird zur Umgehung von DfT-Verletzungen verwendet. Da es sich beim gegebenen Code um einen vollsynchronen Entwurf ohne solche Verletzungen handelt, ist dieser Eingang hier nicht nötig.

Der Einbau der Scan-Ketten und die Generierung der Testmuster erfolgt in der Industrie automatisiert. In dieser Übung sollen die Schritte jedoch zum besseren Verständnis manuell nachvollzogen werden. Gehen Sie dabei folgendermaßen vor:

- 1. Synthetisiern Sie die Schaltung und erstellen Sie eine Gatternetzliste. Der RTL-Code liegt in \$MHE3_HOME/templates/vhdl bereit.
- 2. Tauschen Sie die Flipflops in der Netzliste gegen scan-fähige Flipflops aus (Tipp: amsdoc). Welche Flipflops wählen Sie dafür?
- 3. Fädeln Sie die Flipflops in einer Scan-Kette, beginnend vom Eingang a_i bis zum Ausgang z_o, auf. Verwenden Sie dabei bevorzugt jenen Ausgang des Flipflops, der noch keine anderen Gatter treibt. Begründen Sie zusätzlich, warum es sinnvoll ist, nicht belegte Ausgänge der Flipflops zu verwenden!
- 4. Verbinden Sie scan_enable_i mit den dafür vorgesehenen Eingängen der Flipflops.

1.1 Erstellen des Testmusters

Erstellen Sie nun ein Testmuster, mit dem ein Stuck-at-1-Fehler am Eingang des Flipflops p erkannt werden kann. Die Register m und n müssen also mit geeigneten Werten geladen werden, sodass im *Mission Mode* (also scan_enable_i = '0') am D-Eingang des Flipflops p eine '0' anliegt.

Geben Sie zusätzlich mindestens zwei weitere, zu dem berechneten Fehler äquivalente, Stuck-at-Fehler an und begründen Sie, warum diese Fehler äquivalent sind!

1.2 Pattern Resimulation

Schreiben Sie eine Testbench, die einen Scan-Test simuliert:

- 1. Zuerst sollen über die Scan-Kette in die Register n und m die passenden Werte geschoben werden.
- 2. Betreiben Sie dann die Schaltung für einen Taktzyklus lang im Mission Mode.
- 3. Lesen Sie über die Scan-Kette den Wert des Registers p aus und prüfen Sie, ob der erwartete Wert berechnet wurde.

1.3 Simulation eines Produktionsfehlers

Erstellen Sie eine Kopie der Netzliste mit Scan-Kette, in der Sie den Produktionsfehler durch eine Zuweisung eines festen Werts simulieren. Überprüfen Sie, ob Ihr Scan-Test den Fehler erkennt, und dokumentieren Sie dies entsprechend. Führen Sie eine ähnliche Simulation auch für einen äquivalenten Stuck-at-Fehler durch, und dokumentieren Sie auch dieses Ergebnis!

2 DfT-Verletzungen

Fassen Sie die in der Vorlesung besprochenen DfT-Verletzungen zusammen und erklären Sie für jede, warum sie im Zusammenhang mit DfT ein Problem darstellt!

Scan Chain Insertion Übungsprotokoll zur Übung 2 Metrikorientierter Hardwareentwurf Bernhard Selymes, Reinhard Penn, Robert Zeugswetter 24.11.2015

Manueller Einbau einer Scan-Kette 1

Als Flipflops werden DFSC1 und DFSC3 verwendet, da diese die Pendants zu DFC1 und DFC3

Es ist sinnvoll nicht belegte Ausgänge der Flipflops zu verwenden, da sich dadurch die Treiberstärke aufteilt.

Erstellen des Testmusters 1.1

```
a)
n m p q
1 0 0 0
b)
q = 0
p = !q
1 = !0
b_i = 1
p = ((a_i xor b_i) and b_i) or !(a_i xor b_i)
bei a_i = 0
((0 \text{ xor } 1) \text{ and } 1) \text{ or } !(0 \text{ xor } 1) = 1 \text{ or } !0 = 1
bei a i = 1
((1 \text{ xor } 1) \text{ and } 1) \text{ or } !(1 \text{ xor } 1) = 0 \text{ or } !0 = 1
```

Source Code 2

component DFSC1

32

2.1 Manuelle ScanChain

```
../../syn/netlist/scan_test_mod.vhd
port( D, C, RN, SD, SE : in std_ulogic; Q, QN : out std_ulogic);
```

```
33
34
      end component;
35
36
      component DFSC3
37
         port( D, C, RN, SD, SE : in std_ulogic; Q, QN : out std_ulogic);
38
      end component;
39
40
      signal N0, N2, n1, n2_port, n5, n6, n7, n9, n10, n11, n12 : std_ulogic;
41
42 begin
43
```

```
44
       n_reg : DFSC1 port map( D => N0, C => clk_i, RN => res_i, SD => a_i, SE
           \Rightarrow scan_enable_i, Q \Rightarrow n9, QN \Rightarrow n11)
45
       m_reg : DFSC3 port map(D => n5, C => clk_i, RN => res_i, SD => n9, SE
46
           \Rightarrow scan_enable_i, Q \Rightarrow n10, QN \Rightarrow n6)
47
48
       p_reg : DFSC3 port map( D => N2, C => clk_i, RN => res_i, SD => n10, SE
           => scan enable i, Q => n2 port, QN =>
49
                                    n7);
50
       q_reg : DFSC1 port map( D => n7, C => clk_i, RN => res_i, SD => n2_port,
            SE \Rightarrow scan_enable_i, Q \Rightarrow z_o, QN \Rightarrow n1)
51
52
       U7 : NOR20 port map( A => n11, B => n12, Q => n5);
       U8 : NAND20 port map( A \Rightarrow n6, B \Rightarrow n9, Q \Rightarrow N2);
53
54
       U9 : XNR20 port map( A => n12, B => a_i, Q => N0);
55
       U10 : CLKINO port map( A => b_i, Q => n12);
```

2.2 Manuelle ScanChain mit Fehler

../../syn/netlist/scan_test_mod_fail.vhd

```
32
       component DFSC1
33
          port( D, C, RN, SD, SE : in std_ulogic; Q, QN : out std_ulogic);
34
       end component;
35
36
       component DFSC3
37
          port( D, C, RN, SD, SE : in std_ulogic; Q, QN : out std_ulogic);
38
       end component;
39
40
       signal N0, N2, n1, n2_port, n5, n6, n7, n9, n10, n11, n12 : std_ulogic;
41
42 begin
43
       n_reg : DFSC1 port map( D => N0, C => clk_i, RN => res_i, SD => a_i, SE
44
          \Rightarrow scan_enable_i, Q \Rightarrow n9, QN \Rightarrow n11)
45
46
      m_reg : DFSC3 port map(D => n5, C => clk_i, RN => res_i, SD => n9, SE
          => scan_enable_i, Q => n10, QN => n6)
47
48
      p_reg : DFSC3 port map( D => N2, C => clk_i, RN => res_i, SD => n10, SE
          => scan_enable_i, Q => n2_port, QN =>
49
                                 n7);
50
       q_req : DFSC1 port map( D => n7, C => clk_i, RN => res_i, SD => n2_port,
           SE \Rightarrow scan_enable_i, Q \Rightarrow z_o, QN \Rightarrow n1)
51
52
      U7 : NOR20 port map( A => n11, B => n12, Q => n5);
53
       U8 : NAND20 port map ( A \Rightarrow n6, B \Rightarrow n9, Q \Rightarrow open);
54
       U9 : XNR20 port map( A => n12, B => a_i, Q => N0);
55
       U10 : CLKINO port map( A => b_i, Q => n12);
56
57
      N2 <= '1';
```

2.3 Testbench

../../src/scan test tb.vhd

```
37
                       '1' after 120 ns;
       a <= '0' after 0 ns,
38
            '0' after 20 ns,
39
40
       '0' after 40 ns,
41
            '0' after 60 ns,
            '1' after 80 ns,
42
             '0' after 100 ns;
43
44
      b <= '0';
45
46
47
       wait for 120 ns;
48
       assert z = '1' report "q wrong" severity error;
49
       wait for 20 ns;
50
       assert z = '0' report "p wrong" severity error;
       wait for 20 ns;
51
52
       assert z = '0' report "m wrong" severity error;
53
       wait for 20 ns;
54
       assert z = '0' report "n wrong" severity error;
55
56
       wait;
57
   end process;
```

3 Simulation




Figure 1: Waveform von Simulation ohne Fehler.




Figure 2: Waveform von Simulation mit Produktionsfehler. Assertion löst aus.

4 DfT-Verletzungen

- 4.1 No asynchronous design style
- 4.2 No on-chip generation of clock signals
- 4.3 Special attention when more clock domains
- 4.4 No gating of clock signals
- 4.5 No combinatorial feedback loops
- 4.6 No one-shot delays
- 4.7 No on-chip generation of asynchronous control signals
- 4.8 Avoid tristate signals, check for bus contention