Laborversuch 2


VHDL-Strukturbeschreibungen / Logiksynthese

<u>Vorbereitungsaufgaben :</u>

VHDL-Quellcode der Datei dec7seg c.vhd

```
entity dec7seg_c is
Port ( data •
 456789
                           ( data : in std_logic_vector (3 downto 0);
  seg_a : out std_logic;
  seg_b : out std_logic;
                              seg_c : out std_logic;
seg_d : out std_logic;
seg_e : out std_logic;
10
                              seg_f : out std_logic;
seg_g : out std_logic);
11
nd dec7seg_c;
          p architecture Behavioral of dec7seg_c is
          p begin
          ф
                    process(data)
                       variable seg7 : std_logic_vector(6 downto 0);
                             se data
                               when "0000" => seg7 := "0000001";
                               when "0001" => seg7 := "1001111";
when "0010" => seg7 := "0010010";
                                       "0011" => seg7 := "0000110";
                                       "0100" => seg7 := "1001100";
                                       "0101" => seg7 := "0100100";
                                        "0110" => seg7 := "0100000
                                       "0111" => seg7 := "0001111";
                                       "1000" => seg7 := "00000000"
                                       "1001" => seg7 := "0000100"
                                       "1010" => seg7 := "0001000
                                       "1010" => seg7 := "0001000";
"1011" => seg7 := "1100000";
                               when "1100" => seg7 := "1110010";
when "1101" => seg7 := "1000010";
when "1110" => seg7 := "0110000";
when "1111" => seg7 := "0111000";
                                                                                    --old value : 0110001
                                when others => seg7 := "0000001";
                          seg_a <= seg7(6);
                         seg_b <= seg7(5);
seg_c <= seg7(4);
seg_d <= seg7(3);</pre>
                         seg_e <= seg7(2);
seg_f <= seg7(1);
seg_g <= seg7(0);
             end Behavioral;
```

• <u>Struktur-Blockschaltbild der Gesamtschaltung aus 4-Bit-Zähler, Siebensegment-Dekoder und Gray-Kodierer:</u>



1-bis-6-Zähler


Spezifikation

Reset	cnt _t (2:0) Binärcode, 1-aktiv	cnt_{t+1} (2:0) Zustandswechsel mit steigender Taktflanke
1	001	Nicht definiert
0	cnt_t	If $cnt_t = 110_2$ then 001_2 else $cnt_t + 1$ (von 1 bis 6 zählen)

o Testplan

Testumfang	count1to6 Zähler		
Eingangssignale	Reset	- Der Resetsignal ist 1-aktiv, asynchron und setzt den Zähler auf 1 zurück	
	clk	- Systemtakt , 100 MHz - Zählerstand ändert sich mit der steigenden Taktflanke	
Ausgangssignale	cnt(2:0)	- Zählerstand , binär - Kleinste Wert $:001_2$ - Größter Wert $:110_2$	
Testsequenz / Testdauer	1. Reset	1 Taktzykus	
	Durchlaufen aller Zustandsübergänge	6 Taktzyklen	

o Screenshot der Signalverläufe in der Simulation



Constrains-Datei constr.xdc

Ouroperantalisans controprotagiani votagiani _ab_2020_00461115552abon1114400004inter_1_to_0004inter_1_to_0.

```
Set property PACKAGE PIN U16 [get_ports {count[0]}]

set_property PACKAGE PIN E19 [get_ports {count[1]}]

set_property PACKAGE PIN U19 [get_ports {count[2]}]

set_property PACKAGE PIN U19 [get_ports clk]

set_property PACKAGE PIN U18 [get_ports reset]

set_property PACKAGE PIN U18 [get_ports reset]

set_property IOSTANDARD LVCMOS33 [get_ports {count[2]}]

set_property IOSTANDARD LVCMOS33 [get_ports {count[1]}]

set_property IOSTANDARD LVCMOS33 [get_ports {count[0]}]

set_property IOSTANDARD LVCMOS33 [get_ports clk]

set_property IOSTANDARD LVCMOS33 [get_ports reset]

create_clock -period 10.000 -name clk -waveform {0.000 5.000} [get_ports clk]
```

Screenshot des Fensters Project Summary

