

**S-Edit v13.0**

## **チュートリアル**

Tanner EDA Division  
Tanner Research, Inc.  
825 South Myrtle Avenue  
Monrovia, CA 91016-3424  
Tel: (626) 471-9700

タナーリサーチ ジャパン (株)  
〒102-0083 東京都千代田区麹町 3-5-2  
BUREX 麹町6階  
Tel: 03-3239-2853 Web: [www.tanner.jp](http://www.tanner.jp)

---

---

# 目次

1.	はじめに .....	4
1.1.	表記規則 .....	5
2.	チュートリアル of インストール .....	6
3.	S-EDIT を使用する .....	7
3.1.	デザインの表示 .....	8
3.2.	デザイン階層の移動 .....	9
3.3.	シンボル ビュー of エレメント .....	11
3.4.	回路図ビュー of エレメント .....	15
4.	求められたプロパティ .....	19
4.1.	アノテート ポート プロパティ .....	21
5.	コールバック .....	23
6.	デザインの保存 .....	25
7.	新しいセル of 作成 .....	26
7.1.	新しい回路図 of 作成 .....	26
7.1.1.	インスタンス of 配置 .....	26
7.1.2.	接続 .....	28
7.1.3.	入力ポートと出力ポート of 配置 .....	31
7.1.4.	ラバーバンドを使用したインスタンス of 移動 .....	33
7.2.	新しいシンボル of 作成 .....	34
7.2.1.	自動シンボル生成と更新 .....	34
7.2.2.	シンボル of 編集 .....	34
8.	回路図 of チェック .....	36
9.	ネット of ハイライト表示 .....	38
10.	デザインのシミュレーション .....	40
10.1.	シミュレーション of 実行 .....	41
10.2.	電圧、電流、電荷 of プロービング .....	42
11.	回路図上 of 電圧、電流、充電 of 表示 .....	46
12.	バスと配列 .....	47
13.	セットアップ of カスタマイズ .....	49

---

# RINGVCO チュートリアル

---

## 1. はじめに

S-Edit は回路設計エンジニア向けの回路図キャプチャ ツールです。このチュートリアルでは、次の内容を学習します。

- デザインを開く
- デザインの表示、デザイン階層の移動
- シンボルのエレメント
- 回路図のエレメント
- デザインの保存
- 回路図とシンボルの作成
- デザインのシミュレーション、結果の検証
- ネットのハイライト表示

---

## 1.1. 表記規則

このセクションでは、本書で使用されている表記体規則について説明します。

**太字**            S-Edit のコンポーネントを示しています  
                  (例：ツールバー、メニュー、ボタン)。


**Courier**        このチュートリアルで使用するデザインのエレメントを示しています  
                  (例：セル名、インスタンス名、プロパティ)。

### <インターフェース言語の変更>

S-Edit のメニュー、ダイアログ、エラーメッセージなどを含むインターフェースの言語を変更できます。V12.6 で選択できる言語は、英語・日本語・中国語です。S-Edit メニューの **Setup > Preferences > General** で **Language** を **Japanese** に変更すると、新しい言語がすぐに反映されます。インターフェースが日本語の場合、「ヘルプ」メニューから日本語のリリースノート、チュートリアル、事例ガイド、チュートリアルが立ち上がります。

## 2. チュートリアルインストール


インストール後に初めて S-Edit を起動すると、サンプルとチュートリアルをセットアップするかどうかをたずねる次のダイアログが表示されます。




S-Edit の初回インストール時に[Setup] ボタンをクリックしてチュートリアルをインストールした場合には、指定した場所にチュートリアルが保存されます。デフォルトでは、**MyDocuments¥Tanner EDA¥Tanner Tools v12.6¥S-Edit¥Tutorial** です。


チュートリアル ファイルとサンプル ファイルのインストールは、S-Edit から [Help] > [Setup Examples and Tutorial] を選択するか、Windows の [スタート] メニューから [すべてのプログラム] > [S-Edit] > [Setup Examples and Tutorial] を起動することで、いつでも実行できます。

チュートリアルの利用後に、変更したファイルを元のチュートリアル ファイルと置き換えたい場合は、[Help] > [Setup Examples and Tutorial] を選択し、[Modify]、[Repair]、[Remove] の中から [Repair] を選択します。




### 3. S-Edit を使用する

1. まずはじめに、チュートリアルデザインのデータベースを開く必要があります。**[File] > [Open] > 「Open Design...」** を順に選択します。表示される **[Open Design]** ダイアログ内で参照ボタン (  ) をクリックし、チュートリアル フォルダの **「Ringvco」** フォルダ内にある **「Ringvco.tanner」** ファイルを検索します。チュートリアル デフォルトの保存場所は **MyDocuments¥Tanner EDA¥Tanner Tools v12.6¥S-Edit¥Tutorial** ですが、任意の場所にインストールすることもできます。**[Open Design]** ダイアログ内の **[OK]** をクリックします。



2. RingVCO チュートリアルデザインが S-Edit にロードされ、次のような画面が表示されます。アプリケーション ウィンドウの左側に **Library** ブラウザ、最下部に **Command/Log** ウィンドウ、右側に **Properties** ブラウザがそれぞれ表示されます。中央にはデザインの最上層の回路図が表示されます。



3. このプロジェクトでは、Ringvco というデザインを使用します。このデザインは、Devices, Misc, SPICE\_Commands, と SPICE\_Elements ライブラリを参照しています。**Library** ブラウザ内のライブラリ リストに、デザインは黒で表示され、ライブラリは青色で表示されます。

---

### 3.1. デザインの表示

4. アプリケーション ウィンドウの左側にある **Library** ブラウザを使用してみましょう。

- デザイン、または上枠内のライブラリの 1 つを選択すると、そのライブラリに含まれているセルのリストが表示されます。上枠内で複数のライブラリを選択すると、選択されたライブラリ内のすべてのセルが表示されます。**[Shift]** キーまたは **[Ctrl]** キーを押しながらクリックすることで複数のライブラリを選択できます。
- 上枠内でデザイン内のすべてのライブラリを選択します。セル リストに表示されるセルは、**[Filter]** フィールドに文字列の一部を入力することでフィルタリングできます。**[Filter]** フィールドに「MOS」と入力すると、セル リストに「MOS」という文字を含んだセルのみが表示されます。
- **Library** ブラウザ内の **[Filter]** ドロップダウン リストをクリックして **Top-level** に変更します。フィルタを **Top-level** に設定すると、デザイン内にインスタンスが存在しないセルのみが表示されます。**[Filter]** フィールドに文字列の一部を入力して、フィルタ結果をさらに絞り込むこともできます。
- **[Filter]** ドロップダウン リストをクリックして、**Leaves** を選択します。**Leaves** は、回路図内にインスタンスが存在しないセルです。ここでも **[Filter]** フィールドに文字列の一部を入力して、フィルタ結果をさらに絞り込むことができます。**[Filter]** ドロップダウン リストの項目を **Filter** に戻し、入力した文字を消去します。
- セル リストから別のセルを選択すると、セル リストの下にある **Preview** 枠に、選択したセルに使用されるシンボルのプレビューが表示されます。
- **Library** ブラウザ内の任意の場所で右クリックすると、**Preview** 枠の表示/非表示を切り替えることができます。

5. デザインをズームイン/ズームアウトしてみましょう。

- デザインのズームイン/ズームアウトには、**+/-** キーを使用します。
- マウスホイールで、カーソルを中心にデザインをズームイン/ズームアウトできます。


上下左右へのパンには矢印キーを使用します。

- **Z** キーを押しながらマウスボタンで任意の領域をドラッグすると、その領域がズームインされます。
- **[Home]** キーを押すと、ウィンドウの大きさに合わせて表示されます。




### 3.2. デザイン階層の移動

6. デザイン階層を移動してみましょう。回路図またはセルのシンボル ビューを開くにはいくつかの方法があります。
7. VCO という名前のシンボルをダブルクリックすると、RingVCO の回路図が開きます。
  - DiffCell シンボルの 1 つをダブルクリックすると、その回路図が表示されます。
  - **Library** ブラウザに表示されるセル リストから目的のセルを右クリックし、**Open View** から表示させたいビューを選択して、シンボルまたは回路図のビューを開くこともできます。最初にビューのタイプ、次にビューの名前が表示されます。ビューの名前が同じタイプでマルチビューがある場合のみ表示されます。この方法で、4 端子の NMOS セルのシンボル ビューを開きます。セル リストに NMOS が表示されない場合は、ライブラリ リストから **Devices** ライブラリを選択する必要があります。あるいは、ライブラリ リスト内で全てのライブラリを選択すると、すべてのセルを見ることができます。




- セル リスト内の任意のセルをダブルクリックしてビューを開くこともできます。この場合、最後に開いたビューと同じタイプ（シンボル、インターフェイス、回路図のいずれか）のビューが表示されます。セル リスト内のセル NMOS をダブルクリックして、NMOS のシンボル ビューを開きます。。もしマルチビューがあれば、希望のビューを選択するために リストが表示されます。
- 任意のセルを選択し、**Library** ブラウザ内の **[Open]** ボタンをクリックしてセルを開くこともできます。結果はダブルクリックした場合と同じです。セル リストからセル DiffCell を選択して **[Open]** ボタンをクリックすると、そのシンボル ビューが開きます。
- **[Open]** ボタンの隣にある矢印をクリックして表示されるドロップダウン リストから、表示させたいビューを選択することができます。この方法で、control セルの回路図ビューを開きます。
- 最後に、**[Cell] > [Open View]** コマンドを使用してビューを開くこともできます。RingVCO\_TestBench セルの回路図ビューをこの方法で開いてみます。



- **[Ctrl]** キーを押しながら新しいビューを開くと、そのビューを新しいウィンドウで開くことができます。
- ツールバーにある **View Symbol** (🔍) ボタンと **View Schematic** (🔍) ボタンを使用して、現在のアクティブ ウィンドウに対応するシンボルまたは回路図のビューを開くことができます。すべてのウィンドウを閉じて、DiffCell の回路図ビューを開きます。**View Symbol** ボタンをクリックして、DiffCell のシンボルを表示させます。「?」キーを押すと、セルのビューをシンボルまたは回路図に切り替えることができます。開いているすべてのビューを閉じます。
- 標準ツールバー上にある **Back** ボタンと **Forward** ボタン (⬅️ ➡️) を使用して、前のビューまたは次のビューに移動することができます。**Forward** ボタンは、**Back** ボタンを使用して前に戻った場合にのみ使用できます。RingVCO\_TestBench. の回路図ビューを開きます。RingVCO のシンボルをダブルクリックし、RingVCO の回路図を開きます。次に、DiffCell のシンボルの 1 つをダブルクリックし、その回路図を開きます。ここで **Back** ボタンと **Forward** ボタンを使用して、前のビューと次のビューに移動します。すべてのビューを閉じます。

### 3.3. シンボル ビューの要素

8. 次にシンボルを見ていきましょう。前述のいずれかの方法で、PMOS トランジスタを表す PMOS セルのシンボル ビューを開きます。



□ シンボル ビューは次の要素で構成されています。


- **シンボル図**：シンボル図は、シンボルのグラフィック イメージです。シンボルのインスタンスが生成されるときに表示されます。シンボル図は、四角形、多角形、線形、円形で、上図のように緑色で表示されます。
- **ラベル**：シンボルに付けられるテキスト ラベルです。シンボルのインスタンスが生成されたときに表示されます。
- **ポート**：シンボルのインスタンスが生成されたときに、そのシンボルに追加できる接続ポイントを定義します。上図では、紫で表示された S、D、G、B がポートを示しています。インスタンスが生成されてもポートに文字は表示されませんが、配線の「ホット スポット」を示す円が表示されます。
- **プロパティ**：名前と値の対で表示され、一般にトランジスタの長さ、幅、ソース/ドメイン領域、周辺長などのデバイスの特性を表すために使用されます。プロパティは、デバイスに記述される spice 文の制御など、他の目的にも使用できます。シンボルのプロパティには、シンボルのインスタンス生成時にデフォルト値が設定されますが、インスタンスごとにオーバーライドできます。

□ シンボル オブジェクトの作成に使用されるツールバーは次のとおりです。


以下は、シンボル図およびラベルの作成に使用される描画ツールバーです。



- 以下は、ポートおよびプロパティの作成に使用される電気部品ツールバーです。ポートのタイプには、「入力」、「出力」、「入力/出力」、「その他」、「グローバル」があります。



9. シンボルのプロパティをさらに詳しくみてみましょう。




---

シンボルのプロパティは、シンボルのインスタンス生成時に使用されるデフォルトのプロパティです。

- シンボルのプロパティは、シンボル上で、または **Properties** ブラウザ内で確認できます。ドレイン領域 (AD)、ソース領域 (AS)、長さ (L) などのユーザプロパティは、**Properties** ブラウザのユーザ領域に表示されます。シンボルに関連するデザイン / ライブラリやセル名などのシステム プロパティは、**Properties** ブラウザのシステム領域に表示されます。
- プロパティの値は、プロパティ グリッド内の値にカーソルを置き、新しい値を入力することで簡単に変更できます。ツールバー上の **Add** ボタンを使用してプロパティを追加し、**[Delete]** ボタンを使用して削除することもできます。
- プロパティには、明示的な値または式を設定できます。また、他の値を参照することもできます。たとえば上の表では、L の値に 0.25u が、W の値に 2.50u が設定されています。PMOS の合計幅, TW, は多様性 M と 幅 W の値を「\$」を参照する式です。PMOS をインスタンスすると TW の値は  $TW = M * W$  という表現になります。もし、T と W の値はインスタンスの上でローカル的にオーバーライド（回路図上でインスタンスのプロパティの元の値を変更すること）されない場合、 $TW = 1 * 2.50u = 2.5u$  が求められます。（中括弧 { } は中にスペースが入っていないプロパティ名の場合、使用しなくてもいいです。つまりこの場合は、 $\{W\}$  と \$W は同じです。）
- AD、AS、PD、PS プロパティの値は、"if (c,a,b)", "fmod(x,y)", "floor(x)" 関数（詳細は T-Spice ユーザガイドの Chapter 4: Input Conventions の Expressions を参照ください）を利用して、ソースとドレインの面積と周囲を「L」、「W」、「M」と GatePerimeterFactor プロパティを参照して計算されています。Calc.Odd と Calc.OuterArea は Calc プロパティのサブプロパティです。サブプロパティはレベルの間に点「.」を入れて参照できます。
- シンボルのプロパティの表示/非表示は切り替えることができます。シンボルのインスタンス生成時には値のみを表示させることができます。AD の隣にある (+) をクリックして、**Display** の値に **Hidden** が設定されていることを確認してください。**Hidden** が設定されているグリッドをクリックし、ドロップダウン リストをクリックすると、**Hidden**、**Visible**、**ValueOnly** という選択可能なオプションが表示されます。AD の隣にある (+) をクリックして AD のプロパティを閉じ、L の **Display** プロパティが **Visible** になっていることを確認します。表示/非表示を区別できるように、**Hidden** と **Visible/ValueOnly** のプロパティは若干異なる色で表示されます。**Display** プロパティは「求められたプロパティの表示」モードのときプロパティの表示し方を指定します。**Display.WhenNotEvaluated** サブプロパティを使って「求められたプロパティの表示」モードではないときプロパティの表示 (**Hidden**, **Visible**, **ValueOnly**) を指定します。
- PMOS のシンボルのプロパティを確認すると、W と L と M の **Display** プロパティは **Visible** に、**ANNOTATE.Drain**, **ANNOTATE.Gate**, **ANNOTATE.Source** の **Display** プロパティは **ValueOnly** に、その他すべてのプロパティは **Hidden**

に設定されていることが分かります。(TW の Display プロパティは Visible ですが、Display.WhenNotEvaluated プロパティは Hidden ですので、「求められたプロパティの表示」モードではないときは非表示になります。)


- プロパティは、プロパティ グリッドを使用せずにその場で編集することもできます。プロパティ **W** をダブルクリックすると次のダイアログが表示され、ここで値を編集できます。[Cancel] をクリックしてダイアログを閉じてください。



- プロパティは別の場所に移動させることもできます。任意のプロパティを 右クリックで選択し、マウスの中央ボタンで移動先にドラッグします。

### 3.4. 回路図ビューのエLEMENT

10. ここでは回路図を見ていきます。セル **DiffCell** の回路図ビューを開きます。



回路図ビューは次のELEMENTで構成されています。

- **シンボルのインスタンス**：シンボルのインスタンスは、セル内の特定のシンボルを参照します。回路図には同一シンボルの、あるいは異なるシンボルの複数のインスタンスを含めることができます。インスタンスには、シンボルを図示するグラフィックと、ネットの接続ポイントを示すポートがあります。シンボルに使用されるポートはポート名で表示されますが、インスタンスに使用されるポートにはポート名が表示されず、単にネットを接続する「ホットスポット」として表示されます。
- **ネット**：ネットはインスタンスの2つ以上のポート間の配線を表します。ネットは1本の配線であることもあれば、複数の配線を束ねたバスまたはバンドルの場合もあります。
- **プロパティ**：名前と値の対で表示され、一般にトランジスタの長さ、幅、ソース/ドメイン領域、周辺長などのデバイスの特性を表すために使用されます。インスタンスにプロパティを設定してシンボルの値をオーバーライドしたり、インスタンスに新しいプロパティを設定することができます。

- 
- **ポート**：回路図上のポートは、シンボル上のポートに対応しています。回路図上のポートによって、シンボルのインスタンスに使用されるポートと、そのシンボルの回路図上にあるネットとの接続方法が定義されます。
  - **注釈グラフィック**：注釈グラフィックは、コメントや図を回路図に追加するために使用される、四角形、多角形、パス、ラベルなどの非電気オブジェクトです。


11. 次に **DiffCell** の内容を見てみましょう。

- **Library** ブラウザ内のセル リストに表示される大括弧内の注釈から、回路図に使用されているセルと、各セルのインスタンスの数を確認できます。ライブラリリスト内で **Ringvco** と **Devices** の両方が選択されていることを確認してください。DiffCell には、Gnd の 1 つのインスタンス、NMOS の 2 つのインスタンス、PMOS の 4 つのインスタンス、Vdd の 1 つのインスタンスが含まれています。

12. いくつかのインスタンスのプロパティを詳しく見てみましょう。

- 回路図の下部にある、セル NMOS のインスタンス **N1** を選択します。N1 のすべてのプロパティが **Properties** ブラウザに表示されます。





- シンボル NMOS で **Visible** または **ValueOnly** に設定されたプロパティのみが、回路図ウィンドウ内のインスタンス N1 で表示されます。
- 値はインスタンスごとにオーバーライドできます。インスタンスのみに使用され、シンボルに使用されていないプロパティの値、あるいはシンボルの値をオーバーライドするプロパティの値は、**Properties** ブラウザ内に黒で表示されます。また、継承されているプロパティの値は青で表示されます。例えば、インスタンス N1 の L プロパティの値は 2.00u であり、黒で表示されているので、シンボルから継承される 0.25u の値をオーバーライドしているとわかります。
- オーバーライドされたプロパティの値を元のシンボルの値に戻すには、目的のプロパティを選択して、**Properties** ブラウザ内の **Reset** ボタン（青色の上向き矢印 ↑）をクリックします。**Properties** ブラウザ内で、インスタンス N1 のプロパティ L を選択し、Reset ボタンをクリックしてください。2.00u (ロ

---

ーカルでのオーバーライドを意味する黒色) から 0.25u (継承を意味する青色) に値が変更されたことを確認します。Ctrl-Z を押して変更を元に戻してください。




- 複数のインスタンスの値を一度に変更することができます。回路図内下位で NMOS の 2 つのインスタンス N1 および N2 を選択します。Properties ブラウザに、選択されたインスタンスのすべてに共通する値が表示され、選択されたインスタンスごとに異なるプロパティの値は空欄になります。L の 値を 10u に変更してください。各インスタンスを個別に選択し、それぞれに新しい値が設定されていることを確認します。それぞれの値を 2.00u に戻してください。
- Library ブラウザを使用すれば、シンボルのすべてのインスタンスを選択して、そのすべてのプロパティを簡単に変更できます。回路図内でインスタンスを選択します。Library ブラウザ内のセル リストでハイライトされているセルが、選択したシンボルに応じて更新されていることを確認してください。回路図上でセル PMOS のインスタンスどれかを選択してください。または、何も選択されていない状態で、セル リストから直接 PMOS を選択します。Find ボタンをクリックすると、セル PMOS のすべてのインスタンスが回路図内で選択されます。これで、選択されたすべてのシンボルに対して、プロパティの変更や他の処理を行うことができます。
- プロパティは、プロパティ グリッドを使用せずにその場で編集することもできます。回路図ビューで、Ctrl キーを押しながら任意のプロパティをダブルクリックするとプロパティを編集できる「ユーザプロパティ値の編集」ダイアログが表示され、ここで値を編集できます。[Cancel] をクリックしてダイアログを閉じてください。
- 回路図ビューで、プロパティは別の場所に移動させることもできます。任意のプロパティを Ctrl キーを押しながら右クリックで選択し、マウスの中央ボタンで移動先にドラッグします。(シンボルビューで Ctrl キーを押さなくてもいいです)
- すべてのビューを閉じ、RingVCO\_TestBench の回路図ビューを開きます。

---

## 4. 求められたプロパティ

13. 「3.3 シンボルビューの要素」で、プロパティには明示的な値または式を設定できることを見てきました。ここでは、求められたプロパティの機能について詳しく見ていきます。式には、 $-$ 、 $*$ 、 $/$ 、 $**$ などの標準的な算術演算子のほか、 $\sin()$ 、 $\cos()$ などの標準関数を使用できます。また、次の接頭演算子を使用して、式から他のプロパティの値を参照することもできます。

- $\%T$  (または  $\%\{T\}$ )は、端子  $T$  で接続されるノードの名前を参照します。「コンテキスト」でセルを表示する場合 (「10.2 電圧、電流、電荷のプロービング」を参照)、この名前はネットの階層名となります。
  - $\$P$  は、同一インスタンスの別のプロパティに明示的に対応しているか、シンボルビューではそのシンボルの別のプロパティを参照します。たとえば、 $TW=\$W*\$M$  は、同一デバイスの幅と多様性を参照しています。このオプションは、Cadence  $iPar()$  関数に対応しています。
  - $?P$  は親セルのプロパティを参照しますが、参照されるのは 1 レベル上だけです。親のインスタンスでオーバーライドされているプロパティは、そのシンボルのデフォルト値よりも優先されます。このオプションは、Cadence  $pPar()$  関数に対応しています。
  - プロパティ値に含まれる  $@P$  (または  $@\{P\}$ )は、 $P$  の最上位の定義を参照します。セル TOP にインスタンス MID が含まれ、MID にはインスタンス BOT が含まれている場合、BOT 内のプロパティ  $P$  の優先順位は、高いものから順に、グローバル、 $MID_{INST.P}$ 、 $MID_{SYM.P}$ 、 $BOT_{INST.P}$ 、 $BOT_{SYM.P}$  となります。
- すでに 4 端子 PMOS モデルのシンボルビューで見てきたとおり、 $TW=\$W*\$M$  のように、プロパティ  $TW$  の値の計算には接頭辞  $\$$  が使用されます。
- DiffCell の回路図ビューを開き、P4 (一番右のインスタンス) を選択すると、Properties ブラウザには  $W$  の値に  $?W$  が設定されていることが分かります。この  $?W$  の値を探すには 1 レベル上を見ます。つまり、DiffCell のインスタンスで  $W$  の値を探します。DiffCell のすべてのインスタンスの  $W$  に  $?WP$  という同じ値が設定されていることが分かります。RingVCO のインスタンスで 1 レベル上を見ると、プロパティ  $WP$  に  $5.00u$  が設定されていることがわかります。したがって、P4 の  $W$  の値は  $5.00u$  となります。
- 求められたプロパティの値を参照するには、親回路図から目的の階層に移動する必要があります。親回路図から目的の階層に移動して (コンテキスト内で) 回路図を表示すると、その回路図の特定の階層パスが表示されます。求められたプロパティは階層パス上の他のプロパティを参照するため、プロパティを求めるには階層パスが必要となります。

- コンテキスト内で階層を移動するには、まずインスタンスを選択して、次にツールバー上の **Push into context** ボタン () をクリックします。階層を元にポップアップするには、**Pop context** ボタン () をクリックします。セル RingVCO\_TestBench の回路図ビューを開き、VCO のシンボルを選択し、**Push into context** ボタンを押して、一階層下 (vco) に移動します。カーソルは選択モード時、インスタンスをダブルクリックして一階層下 (vco) に移動することもできます。VCO 回路図の中で、左から 3 番目の DiffCell のインスタンス Xa3 に一階層下に移動してください。
- コンテキストで一階層下に移動すると、回路図ウィンドウのタイトルバーに階層パスが表示されます。このサンプルでは、セル RingVCO\_TestBench から始め、RingVCO セルのインスタンス x1 に移動し、次に DiffCell セルの Xa3 インスタンスに移動したため、回路図のタイトルバーには **RingVCO\_TestBench/X1/Xa3** と表示されます。
- 求められたプロパティの値を表示させるには、**Display Evaluated Properties** ボタン ( ) をクリックします。回路図上の P4 の W の求められた値が 5u になっていることを確認できます。また、Properties ブラウザ内のプロパティには、求められた値が表示されます。Properties ブラウザでは、求められた値であることを示す緑色で値が表示されます。
- 次に P1 (最上位 PMOS セルのインスタンス) を選択して、AD、AS、PD、PS の求められた値が表示されます。
- 階層パスが存在しないまま Display Evaluated Properties をオンにすると、プロパティ値の欄には <property is not evaluated> と表示されます。

---


#### 4.1. アノテートポートプロパティ

14. 求められたプロパティを使用して、インスタンスのポートの値を表示することができます。これらの値には次のようなものがあります。


- ポート名
- ネット名
- DC 電圧
- DC 電流
- DC 充電

最初の 2 つの値は常に表示できます。残り 3 つの値は、DC シミュレーションの実行で使用される値によって異なります。


- 3 端子及び 4 端子の PMOS のシンボル ビューでは、次の 特別なプロパティがありました。
  - ANNOTATE.Source = [annotate port S]
  - ANNOTATE.Drain = [annotate port D]
  - ANNOTATE.Gate = [annotate port G]
  - ANNOTATE.Bulk = [annotate port B] (4 端子の PMOS の場合)
- これらのプロパティで注意することは、i) プロパティ値のみが重要であり、プロパティ名は任意であることと、ii) プロパティ値には、大括弧で囲まれた文字列 (スクリプト) **annotate port** が含まれていることです。ポート名は、そのシンボルのポートの名前を示します。4 端子の PMOS のシンボルビューを開き、これらのプロパティを確認してください。
- これらの **annotate** プロパティがシンボル (または個々のインスタンス) に設定されている場合は、ポート名、ネット名、DC 電圧、DC 電流、DC 充電を表示できます。すべてを非表示にすることもできます。どの値を表示するかは、**Display Evaluated Properties** ボタンと、シミュレーション ツールバー上のドロップダウンで選択できます。
- RingVCO\_TestBench を開いて、Tools > Design Checks を実行してください。これは接続性を抽出するために必要です。これについて後で説明します。コンテキスト内で VCO を開き (VCO のシンボルをダブルクリックして一階層下へ移動し)、次に DiffCell セルの Xa3 インスタンスをコンテキスト内で開きます。ここで **Display Evaluated Properties** (求められたプロパティ) ボタンをクリックします (ドロップダウンフィールドは Name のままにしておきます)。ANNOTATE プロパティが S,G,D ポート名として表示されることを確認します。(B が見えない理由は、その Display プロパティは Hidden になっているからです。)



- 次に、**Display Evaluated Properties** ドロップダウンで **Net** を選択し、annotate プロパティに階層ネット名を表示させます：Vdd, X1/Vb1, X1/Vb2, X1/Xa3/N\_1, and X1/Xa3/N\_20 等。




- アノテート ポートプロパティに何も表示させたくない場合は **None** を選択します。



## 5. コールバック

15. コールバックは、プロパティ値を変えると特定の tcl コマンドを実行する機能を提供します。通常は、コールバックで実行される tcl コマンドがユーザによって書かれるファンクションです。コールバックの典型的な使用は、入力の妥当性確認を行なうことや、特定のプロパティが変更されたときに変更されるべき他のプロパティもそれに基づいて変更されるようにして、一貫性を維持します。

- 4 端子の PMOS のシンボルビューを開いてください。そしてプロパティウィンドウで、プロパティ「L」を展開し、CheckSpecificDimension という名前のコールバックファンクションを持っているのを確認してください。このファンクションは、ユーザが入力した値は、このファンクションの中で指定された範囲に入っているか、そしてグリッドにスナップしているかをチェックし、もし条件が満たされなければエラーメッセージが表示されます。
- セル DiffCell の回路図のビューを開き、P1（回路図先頭近付にある）を選択してください。L = 0.25u です。L の値を 0.25 に変更（u を削除）してみてください。次のメッセージが表示されます。



- このメッセージはコールバック ファンクションから来ています。

ファンクション CheckSpecificDimension は、ユーザ定義のファンクションです。詳細は、下記のコードをご参照ください。

```
proc CheckSpecificDimension { sDimensionName sPropertyName
nMinMaxBoth sMinimumDimension sMaximumDimension
{ sProcName " " } {
    global dMfgGrid
    global gdTOLERANCE
    set dMinimumDimension [ stod $sMinimumDimension ]
    set dMaximumDimension [ stod $sMaximumDimension ]
    set dDimension [ stod [ property get $sPropertyName ] ]

    set dSnappedDimension [ gNearestMultiple $dDimension
$dMfgGrid ]
    if { [expr abs($dDimension-$dSnappedDimension) ] >
$gdTOLERANCE } {
        set sMsg "$sDimensionName is not on the
manufacturing grid. $sDimensionName has been
snapped to [dtos $dSnappedDimension]"
        tk_messageBox -message $sMsg -type ok -icon error

        property set $sPropertyName -value [dtos
```

```

        $dSnappedDimension ]
        set dDimension $dSnappedDimension
    }

    set sMsg ""
    if { ($nMinMaxBoth == 0) && ($dDimension <
$dMinimumDimension) } {
        set sMsg "$sDimensionName is too small. [dtos
$dMinimumDimension] <= $sDimensionName"
    } elseif { ($nMinMaxBoth == 1) && ($dDimension >
$dMaximumDimension) } {
        set sMsg "$sDimensionName is too big.
$sDimensionName <= [dtos $dMaximumDimension]"
    } elseif { ($nMinMaxBoth == 2) && (($dDimension <
$dMinimumDimension) || ($dDimension >
$dMaximumDimension)) } {
        set sMsg "$sDimensionName is out of range.
[dtos $dMinimumDimension] <= $sDimensionName
<= [dtos $dMaximumDimension]"
    }
    if { $sMsg != "" } {
        tk_messageBox -message $sMsg -type ok -icon error
        return $sMsg
    }

    if { $sProcName != "" } {
        eval $sProcName
    }
}

```

- コールバックファンクションが呼ばれる前に、S-Edit で定義されなくてはなりません。これは、コマンドウインドウの中にコールバックを含んでいるファイルをドラッグすることによって、あるいは、tcl ファイルをスクリプトが自動的にロードされるフォルダの場所に置くことによって可能になります。
- デザインが開かれるとき、デザインフォルダの `scripts\open.design` に置かれたスクリプトが自動的にロードされます。ファイル `GeneralCallbacks.tcl` は Devices ライブラリの `\scripts\open.design\` フォルダに置かれています。

スクリプトが自動的にロードされる他の場所が次のとおりです：


デザインが開かれるときにロードしたい場合	C:\Documents and Settings\<username>\Application Data\Tanner EDA\scripts\open.design
S-Edit が起動する際にロードしたい場合	C:\Documents and Settings\<username>\Application Data\Tanner EDA\scripts\startup
S-Edit が閉じる際にロードしたい場合	C:\Documents and Settings\<username>\Application Data\Tanner EDA\scripts\shutdown



---

## 6. デザインの保存

16. チュートリアルを先に進む前に、デザインの保存方法を学習しましょう。この方法を知っておくことで、次のセクションで行う変更を保存しておくことができます。下図は **[File] > [Save]** メニューを示しています。



ファイルの保存方法には次の 4 つの方法があります。

- **[File] > [Save] > [Save Design *DesignName*]** を選択すると、デザインに加えた変更は保存されますが、ライブラリの変更は保存されません。
- **[File] > [Save] > [Save Design *DesignName* and Its Libraries]** を選択すると、デザインとすべてのライブラリが保存されます。
- **[File] > [Save] > [Save # Selected Design/Libraries]** を選択すると、Library ブラウザ内のライブラリ リストで選択されたデザイン / ライブラリが保存されます。
- **[Save Copy of ...]** コマンドを使用すると、Library ブラウザ内で選択したデザインとライブラリのコピーを、ディスク上の別の場所に保存できます。[Save Copy of ...] コマンドは [Save As] コマンドとは異なり、このコマンドが発行された後もアプリケーションは新たに保存されたデザインではなく、元のデザインを編集します。

## 7. 新しいセルの作成

### 7.1. 新しい回路図の作成

17. 次に、回路図の作成方法を学習しましょう。インバータ セルの作成手順をスキップしたい場合に備え、inverter\_finished という名前の完全なセルが提供されています。

- まず、Inverter という名前で新しいセルを作成します。**[Cell] > [New View]**を選択します。ここでは、デザイン Ringvco の中で新しいセルを作成するため、**[New View]** ダイアログには次のように入力します。

<b>Design:</b>	Ringvco
<b>Cell:</b>	Inverter
<b>View type:</b>	schematic
<b>View name:</b>	view_1
<b>Interface name:</b>	view_1




- **[OK]** をクリックすると、新しい回路図ビューを描画するための空白の領域が表示されます。

#### 7.1.1. インスタンスの配置


- **Devices** ライブラリから、セル リスト内で **PMOS** を選択し、セル リストの下にある **[Instance]** ボタンをクリックします。下図に示す **[Instance Cell]** ダイアログが表示されます。インスタンスを配置する前に、+/- キーまたはマウスホイールを使用してズームイン/ズームアウトするか、矢印キーを使用して上下左右にパンできます。
- **[Instance Cell]** ダイアログで、インスタンスを生成するセルのインスタンス名 (Instance Name) 又はプロパティを変更できます。プロパティを変更するとシンボルのデフォルト値がオーバーライドされます。インスタンス名を **P1** に変更します。インターフェイスとシンボルビュー名は **PMOS4** (4 端子 PMOS) になっていることを確認してください。
- 回路図描画ウィンドウの上をクリックして、**PMOS** のインスタンスを配置します。カーソルを (0.000, 0.000) の近くに置き、インスタンスを配置します。

インスタンスをマウスでドラッグし、配置する位置でクリックします。

[Instance Cell] ダイアログを使用して、インスタンスを配置する前にプロパティを変更します。



- PMOS の別のインスタンスは、目的の位置でマウスをクリックしていくことで配置できます。インスタンスを配置する前に、「H」キーまたは「V」キーをクリックして水平または垂直に反転させたり、「R」キーをクリックして回転させることができます。各インスタンスのプロパティは、配置前に [Instance Cell] ダイアログで変更できます。インターバの回路図では 1 つの PMOS しか必要としないため、インスタンスを生成するセルの変更に進みます。
- [Instance Cell] ダイアログ内で、**Instance Name** を変更して、インスタンスされるセルのインスタンス名をデフォルト値から変更できます。インスタンスが生成されるセルを、[Instance Cell] ダイアログ内で、**Design** 及び **Cell name** のリストから選択することで変更できます。




インスタンス名を変更できます


インスタンスが生成されるセルを選択できます。

- [Instance Cell] ダイアログ内で NMOS を選択します。インスタンス名を N1 に変更します。インターフェイスとシンボルビューは NMOS4 になっていることを確認します。回路図上で、PMOS よりもグリッドが 1 つか 2 つ下の位置をクリックし、そこに NMOS を配置します。
- NMOS の下（ソース）に接続するように Gnd セルのインスタンスを配置し、PMOS の上（ドレイン）に Vdd のインスタンスを配置します。Gnd と Vdd インスタンスは Misc ライブラリに含まれています。
- シンボルのポートは接続されていないとき、空白の赤いボックスとして表示されています。他のシンボルに又はワイヤに接続されたとき、塗りつぶされた赤いボックスになり、接続されたことを示します。
- マウスの右ボタンを押すか、[ESC] キーを押すか、あるいは [Instance Cell] ダイアログ内の [Done] ボタンをクリックして、インスタンスモードを終了します。

配置されたインスタンスは次のように表示されます。




### 7.1.2. 接続


- 2 つの MOSFET のゲート (G) ポートを、一方から他方への配線を描画して接続します。配線を描画するには、ツールバー上の Wire 描画ボタン (  ) を選択し、マウスの左ボタンをクリックして最初の頂点を配置した後、続いて左ボタンをクリックしながら他の頂点を配置していきます。マウスの右ボタン

をクリックすると、頂点を描かずに終了します。マウスの左ボタンをダブルクリックすると、その位置に頂点を配置して配線を終了します。[ESC] キーを押すと、配線全体が破棄されます。


- 未接続のシンボルポートと配線端は、円で表示されます。配線端がシンボルポートに正しく接続されると、この円が消えます。互いに直接接続されている2つのポートまたは配線についても同様です。
- では、2つのゲートポートを接続してみましょう。シンボル PMOS のゲートポートを示す円の上でマウスボタンをクリックし、マウスをドラッグして配線を描画し、シンボル NMOS の円の上でマウスボタンをクリックして、最後にマウスの右ボタンをクリックして配線を終了します。




- 次に、2つのドレインを接続します。




- 次に、PMOS のソースおよびバルク ポートを Vdd に接続し、NMOS のソースおよびバルク ポートを Gnd に接続します。




### 7.1.3. 入力ポートと出力ポートの配置

- インバータに入力ポートと出力ポートを配置してみましょう。ポートのタイプには、「入力」、「出力」、「入力/出力」、「その他」、「グローバル」があります。入力ポートを配置するには、電気部品ツールバー上の **In Port** ボタン (  ) をクリックして、回路図上でマウスをドラッグし、目的の位置で左ボタンをクリックしてポートを配置します。入力ポートを回路図の左側、中央付近に配置してください。




- ポートを配置する位置でマウスの左ボタンをクリックすると、ポート名、サイズ、両端揃えのパラメータを設定するためのダイアログが表示されます。ポート名を「A」、Orientation を「West」に設定し、[OK] をクリックします。





- **Enable Auto-repeat** を選択することで、複数のポートを連続して配置できます。この機能により、続けてクリックしながらポートを配置していくことができます。[Confirm text of each object] がオンになっていると、クリックするごとにダイアログが表示され、そこでポート名を変更することができます。

[Confirm text of each object] がオフになっている場合は、クリックごとにダイアログが表示されないため、好きな数だけポートを配置することができます。ポート配置モードを終了するには、マウスの右ボタンをクリックするか、[ESC] キーを押します。ポート名が数字で終わっている場合に、複数のポートが連続して配置されると、ダイアログ内の **Auto-repeat** に設定された値ずつ数字がインクリメントされます。

- ポート A を、ゲートを接続する配線に接続します。



- 下図に示すように、出力タイプの「Y」という名前のポートを配置し、2つのドレインをつなぐ配線にこれを接続します。出力ポート ボタン (  ) を使用して開始します。出力ポートのアライメントは「Right」に設定します。






#### 7.1.4. ラバーバンドを使用したインスタンスの移動

18. インスタンスを移動するときに配線をインスタンスに接続したまま移動できる、S-Edit のラバーバンド機能を見てみましょう。

- 下図に示すように、選択ボックスを描画して、回路図の上部にある PMOS および vdd のインスタンスと、これらに接続されている配線を選択します。まず、ツールバー上の **Select** ボタン (I) をクリックして選択モードに切り替え、マウスの左ボタンを押したままドラッグして図のような矩形を描き、最後にマウスボタンを放します。



- 中央マウスボタンを押したままマウスを上下に動かし、接続を切り離すことなく 2 つのインスタンスを移動させます。
- 移動操作を行う前に **[Draw] > [Force Move]** ([ALT] キー+ M ショートカットキー) を選択することで、インスタンスを配線から切り離して移動させることができます。**[Force Move]** を選択し、PMOS インスタンスを右クリックで選択して、中央マウスボタンを押したままドラッグしてインスタンスを移動します。インスタンスが接続から切り離された状態で移動することを確認してください。**[Edit] > [Undo]** (Ctrl+Z) を選択して、インスタンスを元の位置に戻します。

## 7.2. 新しいシンボルの作成

19. インバータの新しいシンボルを作成してみましょう。


- **[Cell] > [New View]** を選択し、デザインには Ringvco を、セルには Inverter を、ビュータイプには Symbol をそれぞれ選択します。**[View name]** フィールドと **[Interface name]** フィールドに「view\_1」と入力します。



- **[OK]** をクリックすると、新しいシンボルビューを描画する空白の領域が表示されます。

### 7.2.1. 自動シンボル生成と更新



- S-Edit では、回路図上のポートからシンボルを自動生成できます。**[Cell] > [Update Symbol]** を選択すると、S-Edit によって下図のようなシンボルが生成されます。




- シンボル ビューが空の場合は、**[Update Symbol]** を選択することで簡単なグラフィックが作成され、回路図上のポートに対応するポートが配置されます。また、各ポートに対応するテキストラベルも配置されます。すでにグラフィックまたはポートが設定されているシンボルが存在する場合は、**[Update Symbol]** を選択することで、回路図からシンボル ビューに新しいポートが追加されますが、グラフィックが修正されたり既存のポートが削除されることはありません。


### 7.2.2. シンボルの編集

- このシンボルを修正して、インバータにより適したシンボルを簡単に作成することができます。パス描画ツールを使用して、シンボルに使用する三角形

を描画します。パスを描画するには、ツールバー上の **Path** 描画ボタン (  ) と、セグメント ツールバー上の **All Angle** ボタン (  ) を順に選択し、マウスの左ボタンをクリックして最初の頂点を配置した後、続いて左ボタンをクリックしながら他の頂点を配置していきます。マウスの右ボタンをクリックすると、頂点を描かずにパスの描画を終了します。マウスの左ボタンをダブルクリックすると、その位置に頂点を配置してパスを終了します。

- ツールバー上の円描画ボタンを押しながら、三角形の右頂点で円を描きます。円を描きたい範囲の中央部分でマウスの左ボタンを押し、そのままドラッグして円を描きます。
- **[Update Symbol]** で配置されたボックスを削除します。ツールバー上の **Select** ボタン (  ) をクリックし、ボックスをクリックして選択し (選択されると強調表示されます)、**[Delete]** キーを押してボックスを削除します。
- 下図のように、描画した新しいグラフィックにポートとラベルを移動させます。選択モードでは、任意の範囲をマウスでドラッグし、その範囲内のすべてのオブジェクトを選択できます。その後、中央マウスボタンを押したままマウスを動かすことで、オブジェクトを移動できます。また、**Properties** ブラウザを使用して、ポートとラベルのテキスト サイズを変更することもできます。

完成したシンボルは下図のようになります。



## 8. 回路図のチェック


20. S-Edit のデザイン チェックツールを使用して、回路図作成プロセスで犯しがちなミスがないかどうかをチェックすることができます。これらのミスは、正常な接続を妨げる「エラー」と、接続を妨げることはなくてもユーザの意図しないミスである可能性を指摘する「警告」に分類されます。デザインチェッカーがチェックする一般的な項目には次のようなものがあります。

- 端が接続されていない配線
- 接続されていないインスタンスのポート
- 名前が付いていない、あるいは固有の名前でないインスタンス
- 接続されている出力ポートの参照が1つしかないネット
- 同一名で同一タイプのポート


21. RingVCO\_TestBench にインバータを配置して、エラーがないかチェックしてみましょう。インバータの描画プロセスをスキップした場合は、提供されている `inverter_finished` セルを使用できます。


- RingVCO\_TestBench の回路図を開き、回路図の右側に Inverter のインスタンスを配置します。

inverter のインスタンスを配置



- 配線を描いて、ネット Out を Inverter の入力に接続します。このとき、デザインチェッカーに後でエラーを検出させるため、意図的に接続に隙間を空けておきます。PrintVoltage のインスタンスを配置して、下図のようにインバータの出力に接続します。次に、Inverter の出力から PrintVoltage へのネット上に、Buffered というネット ラベルを配置します。ただし、意図的にラベルをネットから若干離して配置しておきます。




- [Tools] > [Design Checks] を選択するか、Design Checks ボタン (  ) をクリックして、回路図チェックを実行します。端が接続されていない配線、シンボル ポート、ネット ラベルに対しては、デザインチェッカーによって警告が通知されます。ログ ウィンドウに次のような警告が表示されます。  
 # CHK ワーニング: セル: RingVCO\_TestBench 、ポート "A" (インスタンス "Buf" # CHK ワーニング: セル: RingVCO\_TestBench 、ポート "Y" (インスタンス "Buf" の)は浮いています。  
 # CHK ワーニング: セル: RingVCO\_TestBench 、配線 Outは浮いています。  
 # CHK ワーニング: セル: RingVCO\_TestBench 、ネットラベルBufferedは浮いています。  
 # CHK ワーニング: セル: RingVCO\_TestBench 、ネット名: "Buffered" 回路図: はどのポートにも接続されていません。  
 # SED デザインチェック完了。デザイン: Ringvco and 0 libraries, 1セル, 2ビュー がチェックされました。0 エラーと5 ワーニングが見つかりました。
- リンク "[A](#)" をクリックして、インバータ上の未接続ポートに回路図をパン/ズームします。
- ネット Out から inverter への接続を修正し、ネット ラベル「Buffered」をインバータから PrintVoltage インスタンスへのネット上に移動させます。
- デザインチェッカーは、アクティブな回路図ビューと、その階層内にあるすべての回路図ビューにあるエラーと警告を検出します。


## 9. ネットのハイライト表示

22. ネットの一部をハイライト表示してみましょう。


- すべてのウィンドウを選択し、セル RingVCO\_TestBench の回路図ビューを開きます。VCO の入力に繋がっているどれかのオブジェクトを選択してください。例えば、ネットラベル“In”を選択します。



- VCO をダブルクリックして一階層下に移動すると、上の階層で選択したネットがハイライトされていることを確認します。



- 一番右に配置されている DiffCell のインスタンス Xa9 をダブルクリックすると、階層の中で移動してもネットがハイライトされていることを確認します。




- 次は、DiffCell の中で、ポート Outp を選択し、階層を上げるボタン (↑) をクリックして一階層上に移動してください。階層の中で上へ向かって下へ向かってネットをトレースできることを確認します。
- RingVCO 回路図の最右部にあるポート Outm を選択し、[Tools] > [Highlight Net] を選択するか、ツールバー上の **Highlight Net** ボタン (🔍) をクリックします。選択されネットがハイライト表示されます。ネットの上にあるどのオブジェクトを選択しても [Highlight Net] を呼び出すこともできます。
- 名前を使用してネットをハイライト表示することもできます。[Command] ウィンドウで find net Vtune と入力すると、ネット **Vtune** がハイライト表示されます。

## 10. デザインのシミュレーション


23. T-Spice エンジンを使用して、Spice シミュレーションを実行します。まずシミュレーションの設定手順を見ていきましょう。

- すべてのウィンドウを閉じ、RingVCO\_TestBench の回路図ビューを開きます。
- RingVCO\_TestBench の回路図ビューには、回路への入力として、DC 電圧ソースと AC 電圧ソースが設定されています。入力ネットと、インバータの前後にあるネットには、Print コマンドが設定されています。このコマンドにより、波形ビュー内にシミュレーション中の電圧値を表示するネットが指定されます。
- ツールバー上の **Simulation Setup** ボタンをクリックし、[Simulation Setup] ダイアログを開きます。ここでは、「DC Operating Point Analysis」と「Transient Analysis」の実行が選択されています。



- 各タイプのシミュレーションに使用される引数は、リスト内でそのシミュレーションのタイプを選択することで設定できます。異なるタイプをクリックして、それぞれのパラメータを確認してください。Transient Analysis では、Stop Time に 100n、Step Time に 100p が設定されています（Start Time は 0s）。また、Powerup には Startup モードを設定しています。







- [Simulation Setup] ダイアログ内の [OK] をクリックします。


## 10.1. シミュレーションの実行

- Simulate ボタン (▶) をクリックして、シミュレーションを実行します。結果が W-Edit に表示されます。ここでは、PrintVoltage シンボルに含まれているコマンドで示したノードの電圧波形が表示されます。




## 10.2. 電圧、電流、電荷のプロービング

- 回路内の任意のネット上の電圧を検証するには、**Probe Voltage** ボタン (  ) を選択して、検証するノードの上でクリックします。検証対象ノードの電圧が W-Edit 内に表示されます。(プローブに必要なデータは、\*.dat ファイルに保存されています。)
- **Probe Voltage** ツールを選択し、RingVCO\_TestBench の回路図内にあるネット OutP を検証します。OutP の電圧波形が、下図のように W-Edit 内に表示されます。




- 階層を下って結果を検証することもできます。Voltage Probe ツールを使用して、VCO シンボル (x1 という名前のインスタンス) をダブルクリックし、一階層下に移動します。




- 一番下のネット (Outp) の電圧をプローブするためにそれを電圧 Probe ツールでクリックします。

ネット Outp  
の検証





- 再び Probe ツールを使用して、DiffCell の左から 3 番目のインスタンス (Xa3) の階層に降ります。インスタンスの階層に降りるには、Probe ツールでインスタンスを選択して、ツールバー上の **Push into context** ボタン (📌) をクリックします。階層を元に上げるには、**Pop context** ボタン (📌) をクリックします。


ネットの上でクリ  
ックし、電圧を  
検証




- 上図のように内部ノード上で電圧を検証します。結果が W-Edit 内に表示されます（前のプローブのトレースを消してもいいです）。




- **Probe Current** ボタン, (  ) を使って、希望のシンボルのポートに入っている電流をプローブすることができます。
- 下に表示されているように、インスタンス N1 のゲートの接続を意味する赤いボックスをクリックし、ゲートに入っている電流をプローブします。



- プローブされたポートの電流は W-Edit で表示されます。




- もしシミュレーションは、電荷もプローブできるように設定されたら、**Probe Charge** ボタン、 で希望のターミナルをクリックしたら、電荷をプローブできます。このチュートリアルでは、シミュレーションは電荷のプローブのために設定されていません。
- プリミティブ デバイスを検証することで、そのデバイスの詳しいシグナルパラメータを表示させることもできます。PMOS の最上位インスタンスをダブルクリックし、詳しいシグナル パラメータを確認します。

**Small-signal Parameters**

Device Name: \MP1

Name	Value
MODEL	PMOS.1
TYPE	pmos
REGION	Saturation
vbs	-4.64e-005
vds	1.09
vdsat	0.608
vgs	1.2
vth	0.492
ib	1.67e-015
id	-0.000234
ids	0.000234
ig	0
is	0.000234
beta	0.00111
ceqbd	1.67e-015
ceqbs	7.13e-020
cgbo	2.86e-020
cgdo	1.74e-015
cgso	1.9e-015
gbd	1.54e-015
gbs	1.54e-015
gds	3.59e-005
gm	0.000534
gmbs	0.000126
rd	0.198
rs	0.198

OK

- コンテキスト内の階層を移動して、別のノードを検証してみてください。
- 現在アクティブな回路図ビューの **Spice** ネット リストを **T-Spice** にエクスポートして、**T-Spice** 内に別のシミュレーションコマンドを追加することもできます。RingVCO\_TestBench の回路図ビューを開き、ツールバー上の **T-Spice** ボタン () をクリックします。


## 11.回路図上の電圧、電流、充電の表示

24. このセクションの前に RingVCO\_TestBench の回路図ビューを開き、シミュレーションを実行しておきます。VCO と、DiffCell の左から 3 番目のインスタンス Xa3 へのコンテキストを検証します。


DC の動作電圧、動作電流、充電は、**アノテート ポートプロパティ**を使用して、プリミティブ エレメントのポートで表示することができます (セクション **アノテート ポートプロパティ**

を参照)。

**Display Evaluated Properties** を有効にして、ドロップダウンから **Voltage** を選択すると、対応するポート位置の DC 動作電圧が アノテート プロパティに表示されます。



- **Display Evaluated Properties** を有効にして、ドロップダウンから **Current** を選択すると、対応するポート位置の DC 動作電流が アノテートプロパティに表示されます。



---

## 12.バスと配列

25. S-Edit では、配列、バス、ネットバンドルがサポートされています。最初にネット、バス、バンドル、配列を説明してから、いくつかのサンプルを紹介します。ネットは、接続の基本単位です。バスは、数値 ID とインクリメント値が設定された、同一名の接続の集まりです。バンドルは、ネットとバスの集まりです。

配列は、インスタンスに配列構文を含むインスタンス名を指定することで作成されます。

- インスタンスに `array_name<n1:n2:step>` という名前を付けると、`array_name<n>` という名前のインスタンスの配列が作成されます。`n` は `n1` で始まって `n2` で終わり、`step` ごとにインクリメントされます。`Step` にはデフォルトで 1 が設定されますが、省略することもできます。インスタンス名 `U<0:7>` は、エレメント `U<1>`、`U<2>`、...`U<7>` を持つ、インスタンスの配列を定義します。2 次元配列は、インスタンスに `U<n1:n2:step1><n3:n4:step2>` という名前を付けることで作成できます。2 番目の範囲が最初にインクリメントされます。インスタンス名 `U<0:7><0:3>` を指定すると、次の名前のインスタンスの配列が作成されます。


```
U<0><0>, U<0><1>, U<0><2>, U<0><3>,
U<1><0>, U<1><1>, U<1><2>, U<1><3>,
U<2><0>, U<2><1>, U<2><2>, U<2><3>,
...
U<7><0>, U<7><1>, U<7><2>, U<7><3>
```


バスは、バス構文を使用する名前をネットに指定することで作成されます。

- 配列と同様に、ネット ラベル ツールを使用して配線に名前を付けます。`bus_name<n1:n2:step>` を指定すると、`bus_name<n>` という名前のネットから構成されるバスが作成されます。`n` は `n1` で始まって `n2` で終わり、`Step` ごとにインクリメントされます。`Step` にはデフォルトで 1 が設定されますが、省略することもできます。`A<0:7>` という名前を指定すると、ネット `A<1>`、`A<2>`、... `A<7>` から構成される 8 ビット幅のバスが作成されます。2 次元バスは、配線に `bus_name<n1:n2:step1><n3:n4:step2>` という名前を付けることで作成できます。配列と同様、2 番目の範囲が先にインクリメントされます。

26. それではサンプルを見てみましょう。

- 配列とバスを使用するセル `RingVCO_ArrayBus` は、セル `RingVCO` を再設計したものです。すべてのウィンドウを閉じ、セル `RingVCO_ArrayBus` の回路図ビューを開きます。`DiffCell` の配列を使用して `RingVCO` がどのように再設計されたのかを確認してください。



- DiffCell インスタンスに DiffCell<0:8> という名前を付けることで、9 個の DiffCell から構成される配列を作成しています。バンドル Outm, N<0:7> が DiffCell の inp ポートに接続され、バンドル N<0:7>, Outm が DiffCell の Outm ポートに接続されていることに注意してください。また、バスは bus\_name<n1:n2, step> という名前を付けてコンパクト形式にしたり、各コンポーネントに名前を付けて明示的に展開することもできます。
- セル RingVCO\_TestBench を開き、RingVCO のインスタンスを RingVCO\_ArrayBus のインスタンスに置き換えます。
- ツールバー上の **T-Spice** ボタン (  ) をクリックして、RingVCO\_TestBench の Spice ネット リストをエクスポートします。Spice は配列とバスをサポートしていないため、配列が個別の回路に展開され、バスが個別の接続に展開されたことに注目してください。
- T-Spice を閉じ、**Simulate** ボタンをクリックして T-Spice シミュレーションを実行します。

27. バスと配列の他のサンプルは、S-Edit からインストール可能なサンプル フォルダ内に格納されています。デフォルトでは、C:\Documents and Settings\<username>\My Documents\Tanner EDA\Tanner Tools v12.6\S-Edit\Examples にインストールされます。




## 13. セットアップのカスタマイズ

28. [Setup] メニューから、各種パラメータを設定することができます。

設定できるパラメータは次のとおりです。

- 色 – 配線、シンボル図、ポート、ラベルなど、回路図内のオブジェクトの色を設定できます。
- グリッド – 「Major」、「Minor」、「Snap」のいずれかを設定します。
- 単位 – 内部ユニットの単位 (mm、cm、メートル、インチ) とサイズを設定できます。
- 検証 – セル名、インスタンス名、ビュー名、ポートテキスト、ネットラベルを検証するために呼び出す tcl プロシージャを設定します。
- 保護 – Allow Edit オプションを設定できます。
- 一般 – ウィンドウを再利用するか、ビューを開くたびに新しいウィンドウを開くかのウィンドウ表示動作を設定できます。
- 選択 – Selection オプションを設定できます。
- テキスト エディタとスタイル – Text Editor オプションを設定できます。

□ [Setup] > [Technology] > [Schematic Colors] を選択します。



- 
- Wires、Graphics、その他エレメントにそれぞれ異なる色を選択します。変更がすぐに反映されることを確認します。新しい設定をデザインフォルダに保存して、次回デザインをロードしたときに新しい設定が自動的に反映されるよう、**[To/From folder]** 内で **{project setup folder}** を選択し、**[Save]** ボタンをクリックします。設定を保存しない場合は、デザインを閉じるまでは有効ですが、リロード時には反映されません。
  - **[Setup]** ダイアログ内の他のページで、いくつかの設定を変更してみてください。