#### شرح آزمایش

در این آزمایش بنا به این است که یک ضربکننده جامع (به تعداد بیتهای دلخواه) با استفاده از الگوریتم مذکور در صورت پروژه، نوشتهشود.

### نحوهي اجراي الگوريتم

با بررسی الگوریتم به این نتیجه میرسیم که این جمعکننده شامل چند حالت میباشد که به راحتی با ماشین حالت متناهی (FSM) قابل نمایش است.

این حالات به شرح زیر میباشند:

(با راهاندازی این جمعکننده با سیگنال start = 1 به استیت ۰ میرویم)

(حاصل در product نگهداری میشود و مقدار اولیه آن برابر صفر میباشد.)

(multiplicand به علت اینکه شیفت داده میشود برای حفظ تمامی بیتهای اصلی باید به اندازه product اکستند شود.)

۰- استیت آغازین: اگر کمارزشترین بیت multiplier برابر یک بود product را با multiplicand جمع کن) برو به استیت ۱

۱- multiplicand را یک بیت به چپ شیفت بده.

برو به استیت ۲

multiplier -۲ را یک بیت به راست شیفت بده.

برو به استیت ۳

۳- چک کن که آیا به انتهای multiplier رسیدی و آن را کامل خواندی

اگر بله برو به استیت ۴

**در غیر این صورت برو به استیت •** (ورود دوباره به حلقه تا برآورده شدن شرط ← این کار توسط یک شبه شمارنده (با شیفت دادن counter ) صورت میگیرد.)

۴- استیت یایانی (یایان عملیات ضرب)

۸-استیت بیاثر

## کد اصلی :

```
#(parameter N = 32) (input reset, start, clk,
    input[N-1:0] A,B,
    output[2*N-1:0] O, output finish);
logic[2:0] State;
logic[2*N-1:0] multiplicand, product;
logic[N-1:0] multiplier;
logic[N-1:0] counter,zeroExt;
assign zeroExt = 0;
assign 0 = product;
assign finish = (State == 4)? 1'b1 : 1'b0;
always ff @(posedge reset or posedge start or posedge clk)
begin
    if(start) begin //Start
        State <= 0;
        counter <= 1;</pre>
        multiplicand <= {zeroExt,A};</pre>
        multiplier <= B;</pre>
        product <= 0;</pre>
    else if(reset) begin
        State <= 8; //useless state that do nothing
        counter <= 1;</pre>
    else if(State==0) begin //Test multiplier0
        if(multiplier[0]==1'b1) begin //Add multiplicand to product and place t
he result in product register
             product <= product + multiplicand;</pre>
        State <= State + 1;</pre>
    else if(State==1) begin //Shift the multiplicand register left 1 bit
        multiplicand <= {multiplicand[2*N-2:0], 1'b0};</pre>
        State <= State + 1;</pre>
    else if(State==2) begin //Shift the multiplier register right 1 bit
        multiplier <= {1'b0, multiplier[N-1:1]};</pre>
        State <= State + 1;</pre>
    else if(State==3) begin //32nd repetition?
        if(counter[N-1] == 1) begin //No: < 32 repetitions</pre>
```


#### تستبنچ:


```
module test();
   reg start,reset,clk;
   reg[31:0] A1,B1,A0,B0;
   reg[15:0] A2,B2;
   reg[7:0] A3,B3;
    reg[3:0] A4,B4;
   wire[63:0] 01,00;
   wire[31:0] 02;
   wire[15:0] 03;
   wire[7:0] 04;
   wire Finish0,Finish1,Finish2,Finish3,Finish4;
// device under test
   mult dut0(reset, start, clk, A0, B0, O0, Finish0);
   mult dut1(reset,start,clk, A1,B1,O1,Finish1);
   mult #(.N(16)) dut2(reset, start, clk, A2,B2,O2,Finish2);
   mult #(.N(8)) dut3(reset, start, clk, A3, B3, O3, Finish3);
   mult #(.N(4)) dut4(reset, start, clk, A4, B4, O4, Finish4);
   initial begin
   reset=0; start=0; clk = 0;
   A0 = 32'd24221; B0 = 32'd14867; //expect = 360,093,607
   A1 = 32'd1878781947; B1 = 32'd2114709627; //expect = 3,973,078,270,354,703,76
   A3 = 8'd61; B3 = 8'd26; //expect = 1,586
```

```
A4 = 4'd6; B4 = 4'd6; //expect = 36
end

initial begin
#5 clk = !clk; #5 clk = !clk;
start = 1;
#5 clk = !clk; #5 clk = !clk;
start = 0;
end
always
begin
clk <= 1; # 5; clk <= 0; # 5;
end
endmodule
```


### راستی آزمایی تستبنچ:





#### سنتز و بررسی زمان

Со	mmand In	nfo	Summary of Paths		
	Delay		From N	ode	To Node
1	12.300	A[4]			product[62]



	Type	Count
1	boundary_port	132
2	✓ cycloneiii_ff	195
1	CLR	4
2	ENA CLR	191
3	✓ cycloneiii_lcell_comb	267
1	✓ arith	63
1	3 data inputs	63
2	✓ normal	204
1	1 data inputs	1
2	2 data inputs	67
3	3 data inputs	66
4	4 data inputs	70
4		
5	Max LUT depth	8.30
6	Average LUT depth	3.88

Resource	Usage
Estimated Total logic elements	328
Total combinational functions	267
✓ Logic element usage by number of LUT inputs	
4 input functions	70
3 input functions	129
<=2 input functions	68
✓ Logic elements by mode	
normal mode	204
arithmetic mode	63
✓ Total registers	195
Dedicated logic registers	195
I/O registers	0
I/O pins	132
Embedded Multiplier 9-bit elements	0
Maximum fan-out node	start~input
Maximum fan-out	289
Total fan-out	1774
Average fan-out	2.44

# شکل RTL :

