آزمایشگاه مدار منطقی – تمرین دوم متین زیودار – محمد خدام

طراحی ALU74181

طراحی این مدار به منظور پیادهسازی تمامی خروجی به صورت Structural انجام شدهاست. همچنین برای این مدار ساختار Active High انتخاب شده.

این سیستم متشکل از ۴ بیت برای Select نوع عملیات و

۴ بیت برای ورودی اول و ۴ بیت برای ورودی دوم میباشد همچنین بیت M برای انتحاب بین عملیاتهای منطقی و ریاضی تعبیه شدهاست.

در هنگام استفاده از عملیات ریاضی نیز یک بیت برای Carryln تعبیه شدهاست.

برای خروجی هم ۴ بیت F جواب عملیات است.

اگر هر چهار بیت عملیات برابر یک باشد حاصل بیت A==B نیز یک میشود.

برای تسریع بخشیدن عملیات ریاضی بیتهای G و P (بر اساس CarryLookAhead) تعبیه شدهاست و یک بیت Carryout (بر اساس Ripple) نیز برای حالت عادی مدار تعریف شده است.

جدول درستی مدار به شکل زیر میباشد:

SELECTION.				ACTIVE-HIGH DATA			
SELECTION				M = H	M = L; ARITHMETIC OPERATIONS		
S3	S2	S1	SO	LOGIC FUNCTIONS	C _n = H (no carry)	C _n = L (with carry)	
L	L	L	L	F=A	F=A	F = A PLUS 1	
L	L	L	н	F = A + B	F = A + B	F = (A + B) PLUS 1	
L	L	н	L	F = AB	F = A + B	F = (A + B) PLUS 1	
L	L	н	н	F=0	F = MINUS 1 (2's COMPL)	F = ZERO	
L	н	L	L	F = AB	F = A PLUS AB	F = A PLUS AB PLUS 1	
L	н	L	н	F=B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS 1	
L	н	н	L	F = A ⊕ B	F = A MINUS B MINUS 1	F = A MINUS B	
L	н	н	н	F = AB	F = AB MINUS 1	F = AB	
н	L	L	L	F = A + B	F = A PLUS AB	F = A PLUS AB PLUS 1	
н	L	L	н	F = A ⊕ B	F = A PLUS B	F = A PLUS B PLUS 1	
н	L	н	L	F-B	F = (A + B) PLUS AB	F = (A + B) PLUS AB PLUS 1	
н	L	н	н	F = AB	F = AB MINUS 1	F = AB	
н	н	L	L	F = 1	F = A PLUS A	F = A PLUS A PLUS 1	
н	н	L	н	F = A + B	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1	
н	н	н	L	F = A + B	F = (A + B) PLUS A	F = (A + B) PLUS A PLUS 1	
н	н	н	н	F = A	F = A MINUS 1	F = A	

آزمایشگاه مدار منطقی – تمرین دوم متین زیودار – محمد خدام کدها :

```
module myand1(input a,
       output o);
endmodule
module myand2(input a, b,
       output o);
   assign o = a & b;
endmodule
module myand3(input a, b, c,
       output o);
   assign o = a & b & c;
endmodule
module myand4(input a, b, c, d,
       output o);
   assign o = a & b & c & d;
endmodule
module myand5(input a, b, c, d, e,
      output o);
   assign o = a & b & c & d & e;
endmodule
```

```
module mymor2(input a, b,
          output o);
    assign o = ~a | ~b;
endmodule
```

```
module myxor2(input a, b,
          output o);
    assign o = a ^ b;
endmodule
```

```
wire[3:0] Pnot, Gnot;
wire[3:0] Bnot;
wire[4:0] temp 0;
wire[4:0] temp 1;
wire[4:0] temp_2;
wire[4:0] temp 3;
wire Mnot;
myinv not M(M, Mnot);
myinv inv 00(B[0], Bnot[0]);
myand1 and_00(A[0], temp_0[0]);
myand2 and_01(B[0], S[0], temp_0[1]);
myand2 and 02(S[1], Bnot[0], temp 0[2]);
myand3 and_03(Bnot[0], S[2], A[0], temp_0[3]);
myand3 and_04(A[0], B[0], S[3], temp_0[4]);
mynor3 nor_00(temp_0[0], temp_0[1], temp_0[2], Pnot[0]);
mynor2 nor_01(temp_0[3], temp_0[4], Gnot[0]);
myinv inv_10(B[1], Bnot[1]);
myand1 and 10(A[1], temp 1[0]);
myand2 and_11(B[1], S[0], temp_1[1]);
myand2 and_12(S[1], Bnot[1], temp_1[2]);
myand3 and 13(Bnot[1], S[2], A[1], temp_1[3]);
myand3 and_14(A[0], B[0], S[3], temp_1[4]);
mynor3 nor_10(temp_1[0], temp_1[1], temp_1[2], Pnot[1]);
mynor2 nor_11(temp_1[3], temp_1[4], Gnot[1]);
myinv inv_20(B[2], Bnot[2]);
myand1 and_20(A[2], temp_2[0]);
myand2 and_21(B[2], S[0], temp_2[1]);
myand2 and_22(S[1], Bnot[2], temp_2[2]);
myand3 and 23(Bnot[2], S[2], A[2], temp_2[3]);
myand3 and 24(A[2], B[2], S[3], temp_2[4]);
mynor3 nor_20(temp_2[0], temp_2[1], temp_2[2], Pnot[2]);
mynor2 nor_21(temp_2[3], temp_2[4], Gnot[2]);
myinv inv_30(B[3], Bnot[3]);
myand1 and_30(A[3], temp_3[0]);
myand2 and_31(B[3], S[0], temp_3[1]);
myand2 and 32(S[1], Bnot[3], temp 3[2]);
myand3 and_33(Bnot[3], S[2], A[3], temp_3[3]);
myand3 and_34(A[3], B[3], S[3], temp_3[4]);
mynor3 nor 30(temp 3[0], temp 3[1], temp 3[2], Pnot[3]);
```

```
mynor2 nor_31(temp_3[3], temp_3[4], Gnot[3]);
   wire[15:0] temp lvl3;
   mynand2 nand_lvl3_0(Cn_, Mnot, temp_lvl3[0]);
   myand2 and_lvl3_0(Mnot, Pnot[0], temp_lvl3[1]);
    myand3 and_lvl3_1(Mnot, Gnot[0], Cn_, temp_lvl3[2]);
   myand2 and lvl3 2(Mnot, Pnot[1], temp lvl3[3]);
    myand3 and_lvl3_3(Mnot, Pnot[0], Gnot[1], temp_lvl3[4]);
   myand4 and_lvl3_4(Mnot, Cn_, Gnot[0], Gnot[1], temp_lvl3[5]);
   myand2 and_lvl3_5(Mnot, Pnot[2], temp_lvl3[6]);
   myand3 and lvl3 6(Mnot, Pnot[1], Gnot[2], temp lvl3[7]);
   myand4 and lvl3 7(Mnot, Pnot[0], Gnot[1], Gnot[2], temp lvl3[8]);
    myand5 and_lvl3_8(Mnot, Cn_, Gnot[0], Gnot[1], Gnot[2], temp_lvl3[9]);
   mynand4 nand_lvl3_1(Gnot[0], Gnot[1], Gnot[2], Gnot[3], temp_lvl3[10]);
   mynand5 nand_lvl3_2(Cn_, Gnot[0], Gnot[1], Gnot[2], Gnot[3], temp_lvl3[11]);
   myand4 and_lv13_9(Pnot[0], Gnot[0], Gnot[2], Gnot[3], temp_lv13[12]);
   myand3 and lvl3 10(Pnot[1], Gnot[2], Gnot[3], temp lvl3[13]);
    myand2 and lvl3 11(Pnot[2], Gnot[3], temp lvl3[14]);
   myand1 and lvl3 12(Pnot[3], temp lvl3[15]);
   wire[7:0] temp_lvl4;
   myxor2 xor_lv14_0(Pnot[0], Gnot[0], temp_lv14[0]);
                                                                             //sig
   mynor2 nor_lvl4_0(temp_lvl3[1], temp_lvl3[2], temp_lvl4[1]);
    myxor2 xor lvl4 1(Pnot[1], Gnot[0], temp lvl4[2]);
                                                                             //sig
    mynor3 nor 1v14 1(temp 1v13[3], temp 1v13[4], temp 1v13[5], temp 1v14[3]);
   myxor2 xor_lv14_2(Pnot[2], Gnot[1], temp_lv14[4]);
                                                                            //sig
   mynor4 nor_lvl4_2(temp_lvl3[6], temp_lvl3[7], temp_lvl3[8], temp_lvl3[9], tem
p lvl4[5]);
   myxor2 xor_lv14_3(Pnot[3], Gnot[3], temp_lv14[6]);
                                                                             //sig
    mynor4 nor lv14 3(temp lv13[12], temp lv13[13], temp lv13[14], temp lv13[15],
 temp_lvl4[7]);
   wire[4:0] temp_lv15;
```

```
myxor2 xor_lvl5_0(temp_lvl3[0], temp_lvl4[0], temp_lvl5[0]);
myxor2 xor_lvl5_1(temp_lvl4[1], temp_lvl4[2], temp_lvl5[1]);
myxor2 xor_lvl5_2(temp_lvl4[3], temp_lvl4[4], temp_lvl5[2]);
myxor2 xor_lvl5_3(temp_lvl4[5], temp_lvl4[6], temp_lvl5[3]);
mymor2 mor_lvl5_4(temp_lvl3[11], temp_lvl4[7], temp_lvl5[4]);

myand4 and_lvl6_0(temp_lvl5[0], temp_lvl5[1], temp_lvl5[2], temp_lvl5[3], Eq)

;


assign F[0] = temp_lvl5[0];
assign F[1] = temp_lvl5[1];
assign F[2] = temp_lvl5[2];
assign F[3] = temp_lvl5[3];
assign G = temp_lvl3[10];
assign Cnplus = temp_lvl5[4];
assign P = temp_lvl4[7];
endmodule
```

تستبنچ:

```
begin
    S = 4'b0000;
    B = 4'b0110;
    Cn_{-} = 1'b1;
    #15;
    B = 4'b0110;
    M = 1'b0;
    Cn_ = 1'b0;
    #15;
    S = 4'b0010;
    A = 4'b1110;
    B = 4'b1010;
    Cn_{=} 1'b0;
    S = 4'b0011;
    A = 4'b1110;
    Cn_ = 1'b1;
    M = 1'b0;
    Cn_ = 1'b1;
```

```
S = 4'b0111;
        M = 1'b0;
        Cn_ = 1'b0;
        #15;
        S = 4'b1000;
        M = 1'b0;
        Cn_ = 1'b0;
        S = 4'b1010;
        A = 4'b0111;
        B = 4'b1000;
        M = 1'b0;
        Cn_ = 1'b1;
        S = 4'b1100;
        M = 1'b0;
        Cn_ = 1'b1;
        #15;
        S = 4'b1100;
        A = 4'b0111;
        Cn_ = 1'b0;
endmodule
```

آزمایشگاه مدار منطقی – تمرین دوم متین زیودار – محمد خدام سیمیولیشن :



: Behavioral کد

```
module ALU(
            output[3:0] F,
            output AeB,
            output G,
            output Cn4,
            output P,
            input[3:0] S,
            input[3:0] A,
            input[3:0] B,
            input M,
            );
reg[3:0] Result;
assign F = Result;
//assign Cn4 = OutRipple;
always @(*)
    begin
        case(S)
           Result = M ? \sim A : (Cn ? A : A + 1) ;
           Result = M ? \sim(A | B) : (Cn ? A | B : (A | B) + 1) ;
           Result = M ? \simA & B : (Cn ? A | \simB : (A | \simB) + 1);
        4'b0011:
           Result = M ? 0 : (Cn ? -1 : 0) ;
```

```
Result = M ? \sim (A & B) : (Cn ? A + (A & \simB) : (A + (A & \simB)) + 1) ;
         4'b0101:
           Result = M ? \simB : (Cn ? (A | B) + (A & \simB) : ((A | B) + (A & \simB)) + 1)
         4'b0110:
           Result = M ? \sim (A & B) & (A | B) : (Cn ? A - B - 1 : A - B) ;
         4'b0111:
           Result = M ? A & ~B : (Cn ? (A & ~B) - 1 : A & ~B) ;
           Result = M ? \simA | B: (Cn ? A + (A & B): (A + (A & B)) + 1);
           Result = M ? \sim (\sim (A \& B) \& (A | B)) : (Cn ? A + B : (A + B) + 1);
           Result = M ? B : (Cn ? (A | \sim B) + (A \& B) : ((A | \sim B) + (A \& B)) + 1)
          4'b1011:
           Result = M ? A \& B : (Cn ? (A \& B) - 1 : A \& B) ;
          4'b1100:
           Result = M ? 1 : (Cn ? A + A : (A + A) + 1) ;
          4'b1101:
           Result = M ? A \mid \sim B : (Cn ? (A \mid B) + A : ((A \mid B) + A) + 1) ;
          4'b1110:
           Result = M ? A \mid B : (Cn ? (A \mid ~B) + A : ((A \mid ~B) + A) + 1) ;
          4'b1111:
           Result = M ? A : (Cn ? A - 1 : A) ;
          default: Result = A + B ;
        endcase
assign AeB = (F[3] \& F[2] \& F[1] \& F[0]);
endmodule
```

آزمایشگاه مدار منطقی – تمرین دوم متین زیودار – محمد خدام سنتز و بررسی زمانی مدار :

	Туре	Count
1	boundary_port	22
2	✓ cycloneiii_lcell_comb	30
1	✓ normal	30
1	1 data inputs	5
2	2 data inputs	3
3	3 data inputs	2
4	4 data inputs	20
3		
4	Max LUT depth	6.00
5	Average LUT depth	4.64

C	ommand I	nfo	Summary of Paths	
	Delay		From Node	To Node
1	11.695	S[3]		Eq

