Filière : Génie Informatique 1 Ecole Nationale des Sciences Appliquées de Tétouan

# Module : Electronique numérique



# TD/TP: Le langage VHDL

Année universitaire 2023/2024

Filière : Génie Informatique 1 Ecole Nationale des Sciences Appliquées de Tétouan

# Module : Electronique numérique



### I. Opérateurs Logiques :

## **Rappel:**

Le tableau ci-dessous indique la syntaxe VHDL permettant de décrire des équations logiques utilisant les opérateurs logiques usuels.

Opérateurs	Noms	Syntaxe	Fonction obtenue		
not	Non	C <= not(A)	$\overline{A}$		
and	Et	C <= A and B	A.B		
or	Ou	C <= A or B	A+B		
nand	Non Et	C <= A nand B	A.B		
nor	Non Ou	C <= A nor B	A+B		
xor	Ou Exclusif	C <= A xor B	$A \oplus B$		
xnor	Non Ou Exclusif	C <= A xnor B	$\overline{A \oplus B}$		

#### II. Composants combinatoires:

#### 1. Equation logique combinatoire

Décrire un système logique en VHDL dont le fonctionnement est donné par l'équation suivante :

$$s = a + \overline{a + b}$$

#### Corrigé:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ex2 is
    Port ( a : in STD_LOGIC;
        b : in STD_LOGIC;
        s : out STD_LOGIC;
end ex2;

architecture Behavioral of ex2 is

begin


S<= a or not (a or b);
end Behavioral;</pre>
```



#### 2. Décodeur 3 vers 1

On souhaite faire la synthèse d'un décodeur 3 vers 8 avec les sorties actives au niveau bas.

- 1. Etablir la table de vérité du circuit.
- 2. Donner une implantation avec des portes NAND.
- 3. Comment faut-il modifier le schéma pour ajouter au montage une **entrée de validation V** telle que le circuit fonctionne normalement quand **V=1** et que toutes les sorties **Yi=1** quand **V=0** ?
- 4. Proposer un programme VHDL permettant de décrire ce décodeur 3 vers 8 avec une description sous forme de flot de données.




#### Corrigé:

1. Etablir la table de vérité du circuit.

Décimal	С	В	Α	Yo	Yı	Y <sub>2</sub>	Y <sub>3</sub>	Y <sub>4</sub>	Y5	Y <sub>6</sub>	Y7
0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	0	1	1	1	1	1	1
2	0	1	0	1	1	0	1	1	1	1	1
3	0	1	1	1	1	1	0	1	1	1	1
4	1	0	0	1	1	1	1	0	1	1	1
5	1	0	1	1	1	1	1	1	0	1	1
6	1	1	0	1	1	1	1	1	1	0	1
7	1	1	1	1	1	1	1	1	1	1	0

2. Donner une implantation avec des portes NAND.




Filière : Génie Informatique 1 Ecole Nationale des Sciences Appliquées de Tétouan

## Module : Electronique numérique



3. Comment faut-il modifier le schéma pour ajouter au montage une entrée de validation V telle que le circuit fonctionne normalement quand V=1 et que toutes les sorties Yi=1 quand V=0 ?



4. Proposer un programme VHDL permettant de décrire ce décodeur 3 vers 8 avec une description sous forme de flot de données.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity ex3 is
    Port ( A, B, C : in STD_LOGIC;
        Y : out STD_LOGIC_VECTOR(7 downto 0);
end ex3;

architecture Behavioral of ex3 is

begin


Y(0) <= not( not (A) and not(B) and not(C));
Y(1) <= not(A and not(B) and not(C));
Y(3) <= not(not(A) and B and not(C));
...
Y(7) <= not(A and B and C);
end Behavioral;</pre>
```



#### 3. Multiplexeur 2 vers 1

On souhaite réaliser un multiplexeur à deux voies (2 vers 1) comme la montre la figure cicontre. Suivant l'état de l'entrée de **sélection A**, la **sortie S** recopie soit l'entrée **D0**, soit l'entrée **D1** (Supposons que pour A = 0, S = D0 et que pour A = 1, S = D1).

- 1. Déduire l'équation de la sortie S en fonction de D0, D1 et A.
- 2. Donner la réalisation logique de cette fonction.
- 3. Donner une description flot de données en **VHDL** permettant de réaliser un multiplexeur 2 vers 1.




#### Corrigé:

1. Déduire l'équation de la sortie S en fonction de D0, D1 et A.

Α	S
0	D0
1	D1

$$S = \overline{A} \cdot D_0 + A \cdot D_1$$

2. Donner la réalisation logique de cette fonction.




3. Donner une description flot de données en VHDL permettant de réaliser un multiplexeur 2 vers 1.


```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
entity MUX2_1 is
    Port ( A : in STD_LOGIC;
        D : out STD_LOGIC_VECTOR(1 downto 0);
        S : out STD_LOGIC);
end MUX2_1;
architecture Behavioral of MUX2_1 is
begin
S<= (D(0) and not (A)) or ( D(1) and A );
end Behavioral;</pre>
```



## 4. Multiplexeur 4 vers 1 avec entrée de validation :



Symbole CEI



## • Spécification d'entité :

```
22
     library IEEE;
23
     use IEEE.STD LOGIC 1164.ALL;
24
     use IEEE.numeric std.all;
25
26 ⊖
     entity mux4 1 is
27
         Port ( d0 : in STD LOGIC;
                 d1 : in STD LOGIC;
28
29
                 d2 : in STD LOGIC;
30
                 d3 : in STD LOGIC;
31
                 nen : in STD LOGIC;
32
                 s0 : in STD LOGIC;
33
                 s1 : in STD LOGIC;
34
                 y : out STD LOGIC);
35 🖯
    end mux4 1;
```



#### Architecture concurrente avec assignement conditionnel :

```
architecture Behavioral of mux4 1 is
38
         signal en : std logic;
         signal y s : std logic;
39
40
    begin
41
         en <= not nen;
     y s <= d0 when s1='0' and s0='0' else
42
         d1 when s1='0' and s0='1' else
43
         d2 when s1='1' and s0='0' else
44
45
         d3 when s1='1' and s0='1' else
46
         'X':
47
     y <= y s when en ='1' else '0';
48
49 	☐ end Behavioral;
```


#### Architecture concurrente avec assignement sélectionné :

```
17 


□ architecture Behavioral of mux4 1 is
18
         signal en : std logic;
19
20
         signal y_s : std logic;
         signal sel : std logic vector(1 downto 0);
21
22
     begin
23
         sel <= s1 & s0;
24
         en <= not nen;
25
         with sel select
26
              y s <= d0 when "00",
                     d1 when "01",
27
28
                     d2 when "10",
29
                     d3 when "11",
30
                     'X' when others;
31
              y <= y s when en='1' else '0';
32
33 @ end Behavioral;
```



## 5. Additionneur de deux nombre de 4 bits avec retenue



Symbole CEI



#### **Spécification d'entité:**

```
2
     library IEEE;
 3
     use IEEE.STD LOGIC 1164.ALL;
 4
     use IEEE.NUMERIC STD.ALL;
 5
    entity add is
7
         Port ( a : in STD LOGIC VECTOR (3 downto 0);
8
                b : in STD LOGIC VECTOR (3 downto 0);
9
                ci : in STD LOGIC;
10
                co : out STD LOGIC;
11
                s : out STD LOGIC VECTOR (3 downto 0));
12 🖨
    end add;
```



## Architecture concurrente flot de données

```
14 - architecture Behavioral of add is
15
         signal a_s, b_s, s_s : unsigned (4 downto 0);
         signal ci_s : unsigned(0 downto 0);
16
17
     begin
         a_s <= unsigned('0' & a);
18
19
         b_s <= unsigned('0' & b);
         ci s(0) <= ci;
20
         s_s <= a_s + b_s + ci_s;
21
22
23
         s <= std logic vector (s_s(3 downto 0));</pre>
24
         co <= std logic (s s(4));
25
    end Behavioral;
26 🖨
```