Ψηφιακά Συστήματα HW σε Χαμηλά Επίπεδα Λογικής Ι

ΚΑΡΓΙΩΤΗΣ ΑΛΕΞΑΝΔΡΟΣ 10662

16-01-2024

Σε αυτή την άσκηση υλοποιήθηκε ένα module ALU (Arithmetic Logic Unit) η οποία θα υλοποιεί τις ακόλουθες πράξεις: προσημασμένη πρόσθεση, προσημασμένη αφαίρεση, λογικό AND, λογικό OR, λογικό XOR, σύγκριση "Μικρότερο από" και τρεις διαφορετικές πράξεις ολίσθησης.

TT 117	10	3 O /	,	/3 0 0/
$10 \text{ module } (n\tau)$	ที่ฝกหร ขัด รเขดเ	$\alpha \kappa \cap \lambda \cap H \cap \kappa \cap \kappa \alpha$	I NW EVELTIC	ακόλουθες θύρες:
10 module Sile	ijoijike va etvat	alcorto o talco ica	it vot eget tig	anomores oupes.

Όνομα θύρας	Κατεύθυνση	Σκοπός
ор1	Είσοδος	Τελεστής πράξης 1 σε
		συμπλήρωμα ως προς 2
op2	Είσοδος	Τελεστής πράξης 2 σε
		συμπλήρωμα ως προς 2
alu_op	Είσοδος	Δείχνει ποία λειτουργία θα
		εκτελεστεί
zero	Έξοδος	Δείχνει πότε το αποτέλεσμα
		της ΑLU είναι μηδέν
result	Έξοδος	Αποτέλεσμα

Figure 1: Ο κώδικας της alu.v

Δόθηκε προσοχή στο να γίνονται οι πράξεις πάνω σε προσημασμένους αριθμούς. Ο κώδικας της άσκησης είναι απλος, και οι οδηγίες αρκετά επεξηγηματικέ, ώστε να μην χρειάστεί περαιτέρω σχολιασμός.

Σε αυτή την άσκηση ζητήθηκε ο σχεδιασμός ενός κυκλώματος αριθμομηχανής που χρησιμοποιεί την ALU που δημιούργησα. Αυτό το κύκλωμα θα διατηρεί μια τρέχουσα τιμή της σε ένα συσσωρευτή 16-bit καταχωρητή και θα επιτρέπει στο χρήστη να ενημερώνει την τιμή υλοποιώντας οποιαδήποτε από τις αριθμητικές και λογικές συναρτήσεις που παρέχει η ALU. Τα δύο βασικά στοιχεία του κυκλώματος είναι ένας accumulator 16-bit για να κρατά την τρέχουσα τιμή της αριθμομηχανής και η ALU που δημιουργήσατε

To module calc ζητήθηκε να έχει τις ακόλουθες θύρες:

Όνομα θύρας	Κατεύθυνση	Σκοπός
clk	Είσοδος	Ρολόι
btnc	Είσοδος	Κεντρικό πλήκτρο
btnl	Είσοδος	Αριστερό πλήκτρο
btnu	Είσοδος	Πάνω πλήκτρο
btnr	Είσοδος	Δεξιά πλήκτρο
btnd	Είσοδος	Κάτω πλήκτρο
SW	Είσοδος	Διακόπτες για την εισαγωγή δεδομένων
led	Έξοδος	LED για την έξοδο του accumulator




Figure 2: Διάγραμμα ροής της αριθμομηχανής

```
module calc(input clk,
                                            // clock
                 input btnc,
                                            // central button
                                            // left button
                 input btnl,
                                            // up button, resets accumulator
                 input btnu,
                 input btnr,
                                            // right button
                                            // down button
                 input [15:0] sw,
                                             // switches for data input
                 output reg [15:0] led // LED for accumulator output
10
11
12
13
14
15
16
17
18
19
20
                 // Internal signals
                 reg [15:0] accumulator;
                                                     // stores 16 bits of ALU result
                                                     // Sign-extended accumulator to 32-bit
                 wire [31:0] opl_extended;
wire [31:0] opl_extended;
                                                     // Sign-extended switch input to 32-bit
                 wire [31:0] result;
                                                      // ALU result
                                                     // Zero flag from ALU
// ALU operation
                 wire zero;
wire [3:0] alu_op;
        assign op1_extended = {{16{accumulator{15]}}}, accumulator};
assign op2_extended = {{16{sw[15]}}, sw};
                                                                                 // Sign extension of accumulator to 32 bits
                                                                                 // Sign extension of switch input to 32 bits
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
        // Calc_enc instance
        calc_enc my_calc_enc ( .btnc(btnc), .btnl(btnl), .btnr(btnr), .alu_op(alu_op) );
        alu my_alu ( .opl(opl_extended), .op2(op2_extended), .alu_op(alu_op), .result(result), .zero(zero) );
        // Accumulator logic
      always @(posedge clk) begin
                 if (btnu) begin
                          accumulator <= 16'b0; // Reset when btnu is presed
                          accumulator <= result[15:0]; // Take lower 16 bits of ALU result
                 end
36
                 led <= accumulator; // outputs accumulator value to led
37
38
       end
        endmodule
```

Figure 3: Ο κώδικας της calc.v

Επίσης ζητήθηκε να η δημιουργία ενός module calc_enc.v το οποίο θα δημιουργέι το σήμα alu_op βάσει των btnc, btnl, btnr.

```
module calc_enc(input btnc,
                                      // central button
                                      // left button
2
              input btnl,
3
              input btnr,
                                      // right button
4
              output [3:0] alu op
                                      // specifies with ALU instruction to execute
5
     -);
6
7
      // alu op bits are assigned based on given tree
8
      assign alu_op[0] = ( ~btnc & btnr ) | ( btnl & btnr );
9
      assign alu_op[1] = ( !btnl & btnc ) | ( btnc & ~btnr );
10
      assign alu_op[2] = ( btnc & btnr ) | ( ( btnl & ~btnc ) & ~btnr );
11
      assign alu_op[3] = ( (btnl & ~btnc ) & btnr ) | ( (btnl & btnc ) & ~btnr );
12
13
      endmodule
```

Figure 4: Ο κώδικας της calc_enc.v

Στην calc_enc κάθε bit της alu_op δημιουργείται βάσει του συνδυασμού btnc, btnl, btnr που επιλεγεται

Στην calc, αρχικοποιείται η calc_enc και η alu και γινεται sign extension των op1 kai op2. Επίσης υλοποιείται η λογική του accumulator σύμφωνα με τα δεδομένα που δίνονται και το Figure 2.

Τέλος, υλοποιήθηκε το testbench, calc_tb:

```
module calc_tb;
                         reg clk, btnc, btnl, btnu, btnr, btnd;
reg [15:0] sw;
wire [15:0] led;
7 8 9 1 1 1 1 2 1 3 3 1 4 4 1 5 1 6 6 1 7 7 1 8 8 9 9 1 1 1 1 2 2 2 2 2 3 2 4 2 5 5 2 6 6 2 9 3 0 3 3 3 4 4 3 5 5 3 6 3 7 3 8 8 3 9 9 4 0 1 4 1
         E calc uut (
                                                   // Instantiate the calculator module
                         .clk(clk),
.btnc(btnc),
.btnl(btnl),
                          .btnr (btnr)
                          .btnd(btnd),
            always #5 clk = ~clk; // Clock generation: Toggle every 5 time units
                                       // Test sequence
         initial begin
                      // Initialize inputs
clk = 0; btnc = 0; btnl = 0; btnu = 0; btnr = 0; btnd = 0; sw = 16'b0;
                        // Display header for test results $display("Time\t btnl btnc btnr btnd btnu sw (hex)\t LED (hex)"); $monitor("%Ot\t %b %b %b %b %b %h\t %h", $time, btnl, btnc, btnr, btnd, btnu, sw, led);
                         // Test 1: Reset accumulator
                         #10; btnu = 0; #10;
                                                                            // Press btnu ==> reset operation
// Press btnd ==> apply operation
                         // Test 2: ADD operation
btn1 = 0; btnc = 1; btnr = 0; sw = 16'h354a;
btnd = 1;
#10; btnd = 0; #20;
                         // Test 3: SUBTRACT operation
btn1 = 0; btnc = 1; btnr = 1; sw = 16'h1234;
btnd = 1;
                          #10; btnd = 0; #20;
```

```
// Test 4: OR operation
                   btnl = 0; btnc = 0; btnr = 1; sw = 16'h1001;
btnd = 1;
                    #10; btnd = 0; #20;
46
47
                   // Test 5: AND operation
btnl = 0; btnc = 0; btnr = 0; sw = 16'hf0f0;
btnd = 1;
48
49
50
51
52
53
54
55
56
57
58
                   #10: btnd = 0: #20:
                   // Test 6: XOR operation
btn1 = 1; btnc = 1; btnr = 1; sw = 16'hlfa2;
btnd = 1;
                    #10; btnd = 0; #20;
                    // Test 7: ADD operation
59
60
                   btnl = 0; btnc = 1; btnr = 0; sw = 16'h6aa2;
btnd = 1; // Press btnd (apply operation)
61
62
                    #10; btnd = 0; #20;
63
64
65
66
67
70
71
72
73
74
75
76
77
78
79
80
                    // Test 8: Logical Shift Left
                   btnl = 1; btnc = 0; btnr = 1; sw = 16'h0004;
btnd = 1;
                    #10; btnd = 0; #20;
                   // Test 10: SLT operation (Set Less Than)
                   btnl = 1; btnc = 0; btnr = 0; sw = 16'h46ff;
btnd = 1; // Press btnd (apply operation)
                    #10; btnd = 0; #20;
                    // End the simulation
              end
         endmodule
```

Figure 5: Ο κώδικας του calc_tb

Στο testbench υλοποιήθηκαν ολες οι πράξεις που ζητούνταν στην εργασία με την σειρά που δίνονταν.




Figure 6: Κυματομορφή Προσομοίωσης άσκησης 2

Το αποτέλεσμα της ALU, που φαίνεται μέσω της μεταβλητής led, για κάθε πράξη είναι ίδιο με το αναμενόμενο αποτελέσμα.

ΑΣΚΗΣΗ 3

Ζητήθηκε ο σχεδιασμός ενός αρχείου καταχωρητών το οποίο θα αποθηκεύει τις τιμές των καταχωρητών που χρησιμοποιούνται από τον επεξεργαστή RISC-V. Το αρχείο περιέχει 32 καταχωρητές και ζητείται να έχει τις παρακάτω θύρες:

Όνομα θύρας	Κατεύθυνση	Σκοπός
clk	Είσοδος	Ρολόι
readReg1	Είσοδος	Διεύθυνση για την θύρα ανάγνωσης 1
readReg2	Είσοδος	Διεύθυνση για την θύρα ανάγνωσης 2
writeReg	Είσοδος	Διεύθυνση για την θύρα εγγραφής
writeData	Είσοδος	Δεδομένα προς εγγραφή
write	Είσοδος	Σήμα ελέγχου που υποδεικνύει την εγγραφή
readDataı	Έξοδος	Δεδομένα ανάγνωσης από τη θύρα 1
readData2	Έξοδος	Δεδομένα ανάγνωσης από τη θύρα 2

Στον κώδικα, η εγγραφή δεδομένων γίνεται σύγχρονα, ενώ η ανάγνωση ασύγχρονα. Έγινε αρχικά προσπάθεια σύγχρονης ανάγνωσης, όμως η Verilog δεν επιτρέπει την χρήση reg στα outputs ενός module. Καθώς είναι συνήθης πρακτική στη σχεδίαση τέτοιων κυκλωμάτων, επιλέχθηκε η απλή λύση της ασύγχρονης εγγραφής. Επίσης δόθηκε βάση στη υλοποίηση του module έτσι ώστε να δίνεται προτεραιότητα στην εγγραφή σε περίπτωση ταυτόχρονης εγγραφής και ανάγνωσης στον ίδιο καταχωρητή.

```
module regfile #(parameter DATAWIDTH = 32)
                                                      // clock
              input clk,
                                                     // address of read port 1
              input [4:0] readReg1,
                                                     // address of read port 2
              input [4:0] readReg2,
5
              input [4:0] writeReg,
                                                     // address of write port
              input [DATAWIDTH-1:0] writeData,
                                                     // data to write
              input write,
                                                     // if = 1, data is written on register[writeReg]
              output [DATAWIDTH-1:0] readData1,
                                                     // data to be read port 1
10
              output [DATAWIDTH-1:0] readData2
                                                      // data to be read port 2
11
12
      // Create reg array of 32 DATAWIDTH-bit registers and initialize to 0
13
      reg [DATAWIDTH-1:0] register[0:31];
      integer i;
    initial begin
             for(i=0;i<DATAWIDTH;i=i+1) begin
17
                     register[i] = 0;
      // Write data to register if allowed and read data from register
    always @(posedge clk) begin
24
              if(write) begin
25
                     register[writeReg] <= writeData;
26
27
28
29
      // If there is a write signal to the same register there is a read signal, write first then read
30
31
      assign readDatal = (write && (writeReg == readRegl)) ? writeData : register[readRegl];
32
      assign readData2 = (write && (writeReg == readReg2)) ? writeData : register[readReg2];
33
     - endmodule
```

Figure 7: Ο κώδικας του regfile

Ζητείται να σχεδιαστει η μονάδα διαδρομής δεδομένων datapath του επεξεργαστή. Ο σκοπός του μονοπατιού δεδομένων είναι να λαμβάνει μια εντολή (instr), να αποκωδικοποιεί την εντολή αναγνωρίζοντας τον τύπο εντολής και τα πεδία εντολής για να ρυθμίζει κατάλληλα τους τελεστές της και στη συνέχεια να τροφοδοτεί τα σήματα ελέγχου τα οποία δίνονται στις θύρες εισόδου, όπου είναι απαραίτητο.

Το αρχείο περιέχει τις παρακάτω θύρες:

Όνομα θύρας	Κατεύθυνση	Σκοπός
clk	Είσοδος	Ρολόι
rst	Είσοδος	Σύγχρονο reset
instr	Είσοδος	Δεδομένα εντολών από την ROM
PCSrc	Είσοδος	Πηγή του PC
ALUSrc	Είσοδος	Πηγη του 2 nd op της ALU
RegWrite	Είσοδος	Ενεργοποίηση εγγραφής δεδομένων στο regfile.v
MemToReg	Είσοδος	Πολυπλέκτης εισόδου στο regfile.v (RAM ή ALU)
ALUCtrl	Είσοδος	Δείχνει ποια λειτουργία πρέπει να εκτελέσει η ALU
loadPC	Είσοδος	Ενημέρωση του PC με νεα τιμή (PC+4 ή branch)
PC	Έξοδος	Program Counter
Zero	Έξοδος	Ένδειξη μηδενισμού ALU, για συνθήκες διακλάδωσης
dAddress	Έξοδος	Διεύθυνση δεδομένων στην RAM

dWriteData	Έξοδος	Δεδομένα που εγγράφονται στη RAM
dReadData	Είσοδος	Δεδομένα που διαβάζονται από την RAM
WriteBackData	Έξοδος	WriteBack δεδομένα που επιστρέφουν στο regfile.v

```
module datapath #(parameter INITIAL_PC = 32'h400000)
input clk,
               input rst,
                                      // synchronous reset
              input [31:0] instr,
                                      // instruction data from instuction memory
                                      // PC source
              input PCSrc,
5
              input ALUSrc,
                                      // source of 2nd ALU operand
              input RegWrite,
                                      // writes data to Registers
                                     // input mux to registers
// ALU control signal
              input MemToReg,
8
              input [3:0] ALUCtrl,
9
              input loadPC,
output [31:0] PC,
                                      // updates PC
                                      // Program Counter
11
                                      // 1 if (ALU zero == 1)
12
              output Zero,
              output [31:0] dAddress,
output [31:0] dWriteData,
                                            // address of data memory
13
              14
15
16
17
18
      //Internal signals
19
      reg [31:0] imm_out;
20
      wire [31:0] alu_opl;
      wire [31:0] alu_op2;
wire [31:0] alu_result;
21
22
      wire [31:0] branch_target;
23
24
25
      // PC Logic
      reg [31:0] tempPC;
26
27
    always @(posedge clk) begin
28
               $display("ALUSrc: %d and immediate: %d", ALUSrc, imm_out);
29
               if (rst) begin
                      tempPC <= INITIAL PC;  // reset
$display("TempPc: %d and PC value: %d", tempPC, PC);</pre>
30
31
               end else if (loadPC) begin
33
                      if (PCSrc) begin
34
                              tempPC <= branch_target ;  // branch</pre>
                       end else begin
35
36
                              tempPC <= PC + 4;
                                                             // next instruction
37
                       $display("Updating PC. Instr: %d", instr);
38
39
40
     - end
     assign PC = tempPC;
```

```
wire [31:0] readDatal, readData2;
             //Regfile instantiation
           regfile datapath_regfile (
     47
48
                     .clk(clk),
.readRegl(instr[19:15]),
     \begin{array}{c} 49\\ 50\\ 51\\ 52\\ 53\\ 54\\ 556\\ 57\\ 58\\ 90\\ 61\\ 62\\ 66\\ 66\\ 69\\ 70\\ 77\\ 77\\ 77\\ 77\\ 79\\ 81\\ \end{array}
                      .readReg2(instr[24:20]),
                      .writeReg(instr[11:7]),
                                                            // rd
                      .writeData(WriteBackData),
                                                            // Data to write back
                      .write (RegWrite),
                                                            // Write enable signal
                      .readDatal(readDatal),
                                                            // Output for register 1 data
                      .readData2(readData2)
                                                            // Output for register 2 data
             //Immediate Generation
           = always @(*) begin
                      case (instr[6:01)
                           7'b0010011: imm_out = {{20{instr[31]}}, instr[31:20]}; // I-type
7'b0100011: imm_out = {{20{instr[31]}}, instr[31:25], instr[11:7]}; // S-type
7'b1100011: imm_out = {{19{instr[31]}}, instr[31], instr[7], instr[30:25], instr[11:8], 1'b0}; // B-type
                      endcase
                 end
             // ALU operands
             assign alu_op1 = readDatal;
assign alu_op2 = (ALUSrc) ? imm_out : readData2;
                                                                               // If (ALUSrc): 2nd operand = imm out
                                                                               //else: 2nd operand = ReadData2
             // ALU instantation
           alu datapath_alu (
                                               // First ALU operand (from register file)
// Second ALU operand (from immediate or register)
                     .opl(alu_opl),
                      .op2(alu op2),
                       .alu_op(ALUCtrl),
                                                  // ALU control signal
                      .result(alu_result), // ALU result
             // Branch target
             assign branch_target = PC + {{20{instr[31]}}, instr[7], instr[30:25], instr[11:8], 1'b0};
       // combinational logic preperation for dAddress and WriteBackData
        reg [31:0] alu_result_wb;
      always @(posedge clk or posedge rst) begin
86
                 if (rst) begin
                      alu_result_wb <= 32'b0; // Reset
                 alu_result_wb <= alu_result;
88
89
90
91
92
93
94
95
        assign WriteBackData = (MemToReg) ? dReadData : alu_result_wb;
                                                                                               // Select between ALU result or data from memory
96
        //Memory Addressing
98
        // ALU result gives memory address
        endmodule
```

// Register variables

Figure 8: Ο κώδικας του datapath

Στο module datapath.v αρχικοποιείται η λογικη του Program Counter (PC), όπου αυξάνεται κατά 4 bytes σε κύκλο, και όταν εκτελείται B-type instruction, υπολογίζει το branch offset και αλλάζει το PC ανάλογα. Επίσης υπολογίζεται η 32-bit μεταβλητή immediate, σύμφωνα με το instruction set manual του RISC-V. Τέλος, υλοποιείται ένα combinational κύκλωμα, ώστε το αποτέλεσμα της ALU να διατηρείται σε κάθε κύκλο.

31	27 26 2	5 24	20	19	15	14 12	11	7	6	0	
	funct7		rs2	rs1		funct3	rd		opeo	de	R-type
imm[11:0]		rs1		funct3	rd		opeo	de	I-type		
	imm[11:5]		rs2	rs1		funct3	imm[4:0]		opeo	de	S-type
in	nm[12 10:5]	1	rs2	rs1		funct3	imm 4:	1 11	opeo	de	B-type
		imn	1[31:12]				rd		opeo	de	U-type
	in	m[20]1	0:1 11 1	9:12			rd		opeo	de	J-type
			RV32I	Base Ir	ıstrı	ction Se	et				
		imn	1[31:12]				rd		0110	111	LUI
		imn	1[31:12]				rd		0010	111	AUIPC
	im	m[20 1]	0:1 11 1	9:12]			rd		1101	111	JAL
	imm[11	:0]		rs1		000	rd		1100	111	JALR
in	nm[12 10:5]		rs2	rs1		000	imm[4:	1 11	1100	011	BEQ
in	nm[12 10:5]		rs2	rs1		001	imm 4:	1 11	1100	011	BNE
in	nm[12 10:5]	1	rs2	rs1		100	imm 4:	1 11	1100	011	BLT
in	nm[12 10:5]		rs2	rs1		101	imm 4:	1 11	1100	011	BGE
in	nm[12]10:5]		rs2	rs1		110	imm 4:	1 11	1100	011	BLTU
in	nm[12]10:5]	1	rs2	rs1		111	imm 4:	1 11	1100	011	BGEU
	imm[11	:0]		rs1		000	rd		0000	011	LB
	imm[11	:0]		rs1		001	rd		0000	011	LH
	imm[11	:0]		rs1		010	rd		0000	011	LW
	imm[11	:0]		rs1		100	rd		0000011 LE		LBU
	imm 11	:0		rs1		101	rd		0000011 LH		LHU
	imm[11:5]	1:5 rs2		rs1		000	imm[4:0] 0100011		011	SB	
	imm[11:5]	1	rs2	rs1		001	imm 4	1:0	0100	011	SH
	imm[11:5]	1	rs2	rs1		010	imm 4	1:0]	0100	011	SW
	imm[11	:0]		rs1		000	rd		0010	011	ADDI
mm[11:0]		rs1		010	rd		0010	011	SLTI		
	imm 11	:0]		rs1		011	rd		0010	011	SLTIU
	imm[11	:0]		rs1		100	rd		0010	011	XORI
	imm[11	:0]		rs1		110	rd 0010011		011	ORI	
	imm[11	:0]		rs1		111	rd		0010	011	ANDI
	0000000	sh	amt	rs1		001	rd		0010	011	SLLI
	0000000	sh	amt	rs1		101	rd		0010	011	SRLI
	0100000	sh	amt	rs1		101	rd		0010	011	SRAI
	0000000 rs2		rs1		000	rd		0110	011	ADD	
0100000 rs2		rs1		000	rd		0110	011	SUB		
0000000 rs2		rs1		001	rd		0110011		SLL		
0000000 rs2		rs1		010	rd		0110	011	SLT		
0000000 rs2		rs1		011	rd		0110	011	SLTU		
0000000 rs2		rs1		100	rd		0110	011	XOR		
0000000 rs2		rs1		101	rd		0110	011	SRL		
0100000 rs2		rs1		101			0110	011	SRA		
0000000 rs2		rs1		110	rd 011001		011	OR			
0000000 rs2		rs1		111	rd		0110	011	AND		
	fm pr	ed	succ	rs1		000	rd		0001	111	FENCE
	00000000	0000		0000	0	000	0000	0	1110	011	ECALL
00000000001			0000	0	000	0000	0	1110	011	EBREA	

Εικόνα 1: Risc-v ISA

Ζητείται η δημιουργία ενός ελεγκτή πολλαπλών κύκλων που εκτελεί κάθε εντολή που του δίνεται από την rom σε πέντε κύκλους ρολογιού. Ο στόχος είναι η σχεδίαση και υλοποίηση ενός ελεγκτή που θα κατευθύνει το datapath στον επεξεργαστή και θα διαχειρίζεται την εκτέλεση των εντολών μέσω πέντε διαδοχικών κύκλων ρολογιού, καθορίζοντας τις απαραίτητες ενέργειες για κάθε στάδιο της διαδικασίας

Το αρχείο περιέχει τις παρακάτω θύρες :

Όνομα θύρας	Κατεύθυνση	Σκοπός
clk	Είσοδος	Ρολόι

rst	Είσοδος	Σύγχρονο Reset
instr	Είσοδος	Δεδομένα εντολών από την ROM
dReadData	Είσοδος	Ανάγνωση δεδομένων από την RAM
PC	Έξοδος	Program Counter
dAddress	Έξοδος	Διεύθυνση δεδομένων στην RAM
dWriteData	Έξοδος	Δεδομένα που εγγράφονται στη RAM
MemRead	Έξοδος	Σήμα ελέγχου που υποδεικνύει ανάγνωση μνήμης
MemWrite	Έξοδος	Σήμα ελέγχου που υποδεικνύει εγγραφή μνήμης
WriteBackData	Έξοδος	Δεδομένα που εγγράφονται στο regfile.v

Ο ελεγκτής εμπεριέχει ένα Finite State Machine (FSM), με τα ακόλουθα βήματα:

Κατάσταση	Σκοπος
Instruction Fetch (IF)	Παροχή του PC στη μνήμη εντολών
Instruction Decode (ID)	Αποκωδικοποίηση της ληφθείσας εντολής και έναρξη
	πρόσβασης στο regfile.v
Execute (EX)	Εκτέλεση της λειτουργίας στην ΑLU
Memory (MEM)	Εκτέλεση της λειτουργίας στην ALU (για lw/sw)
Write Back (WB)	Εγγραφή νέων δεδομένων στο regfile.v

Η υλοποίηση ακολούθησε το παρακάτω FSM Graph:




Figure 9: Σχηματικό Διάγραμμα του FSM

Να σημειωθεί πως το reset αρχικοποιεί το FSM στο state IF.

Στο top_proc.v αρχικοποιείται το datapath.v αρχικά. Έπειτα δημιουργούνται 2 always blocks, ένα που να εναλλάσσει το state σε κάθε clock cycle, και ένα που να υλοποιεί την λογική πίσω από κάθε state.

Ιδιαίτερη προσοχή δόθηκε στην αρχικοποίηση συγκεκριμένων τιμών στο ο σε συγκεκριμένα στάδια, σύμφωνα με τις οδηγίες που δόθηκαν. Ιδιαίτερη προσοχή δόθηκε επίσης στο ALUCtrl, το οποίο μηδενίζεται σε κάθε νέο FSM cycle, ώστε οι τιμές του WriteBackData να μην παίζουν στα στάδια ID και ΕΧ, όπου το instruction εχει αλλάξει, αλλα η νέα τιμή δεν έχει ακόμη υπολογιστεί. Το ALUCtrl στο στάδιο ΕΧ, βρίσκεται αποκωδικοποιώντας το instruction. Πιο συγκεκριμένα, από τα funct3, funct7 και opcode των εντολών όπως φαίνεται στην Εικόνα 1.

Τα σήματα MemRead και MemWrite τίθενται για την ανάγνωση και την εγγραφή στην μνήμη RAM, αντίστοιχα, μόνο κατά το στάδιο MEM, αν χρειαστεί. Να σημειωθεί ότι το MemRead δεν χρησιμοποιήθηκε στα πλαίσια της άσκησης

Το σήμα RegWrite επιτρέπει την εγγραφή στους registers του regfile στο στάδιο WB.

Το σήμα MemtoReg βασίζεται στην τρέχουσα εντολή και τίθεται σε 1 μόνο κατά την εκτέλεση μιας εντολής load, υποδεικνύοντας την εγγραφή σε κάποιον register του regfile.ν από την μνήμη RAM. Το σήμα δεν εξαρτάται από την τρέχουσα κατάσταση.

Το σήμα ALUSrc υποδεικνύει ποια θα είναι η είσοδος του ορ2 της ALU. Αν 'ALUSrc'== ο, το readReg2 2 χρησιμοποιείται ως είσοδος στον ορ2, ενώ όταν 'ALUSrc'== 1, χρησιμοποιείται η imm_out (immediate data). Άμεσα δεδομένα απαιτούνται μόνο για τις εντολές 'load', 'store' και 'ALU Immediate'. Το ALUSrc προσδιορίζεται απευθείας από τα bits του opcode της εντολής.

Το σήμα loadPC τίθεται σε 1 σε κάθε στάδιο WB, ώστε να ενημερωθεί στο επόμενο στάδιο το PC με μια νέα τιμή, ενώ το σήμα PCSrc χρησιμοποιείται για να υποδείξει ποια τιμή πρέπει να φορτωθεί στον PC: είτε PC+4 για κανονικές εντολές, είτε PC+branch_offset για πράξεις που λαμβάνονται με διακλάδωση. Αυτό το σήμα τίθεται σε 1 όταν υπάρχουν οι ακόλουθες συνθήκες: (1) η τρέχουσα εντολή είναι μια λειτουργία BEQ και (2) το Zero είναι ίσο με 1.

```
module top proc # (
          parameter INITIAL_PC = 32'h00400000
               input clk,
                                            // Clock
 5
               input rst,
                                            // Reset
               input [31:0] instr,
                                            // Instruction fetched from instruction memory
               input [31:0] dReadData,
                                            // Data read from data memory
 8
               output [31:0] PC,
                                            // Program Counter
               output [31:0] dAddress,
                                            // Data memory address
10
               output [31:0] dWriteData,
                                            // Data to write to memory
11
               output reg MemRead,
                                            // Memory read enable
              12
13
14
15
      -);
16
           // FSM States
17
           localparam [2:0] IF = 3'b000,
18
                            ID = 3'b001,
19
                            EX = 3'b010,
20
                            MEM = 3'b011,
21
                            WB = 3'b100;
22
23
           // Current state and next state registers
24
           reg [2:0] state;
25
26
           // Internal signals
27
           reg loadPC, PCSrc, ALUSrc, RegWrite, MemToReg;
28
           wire Zero;
           reg [3:0] ALUCtrl;
29
30
           wire [31:0] alu_result;
31
32
           // Datapath Instantiation
33
           datapath dp (
34
               .clk(clk),
35
               .rst(rst),
36
                                            // Instruction fetched from instruction memory
               .instr(instr).
37
               . PCSrc (PCSrc),
                                            // Branch decision signal
               .ALUSrc (ALUSrc) ,
                                            // Selects between register and immediate for ALU
               .RegWrite (RegWrite),
                                            // Enables writing to the register file
39
               .MemToReg (MemToReg) ,
                                            // Selects data memory output for write-back
40
               .ALUCtrl (ALUCtrl),
41
                                            // ALU operation control signal
               .loadPC(loadPC),
42
                                            // Updates the PC
               .PC(PC),
.Zero(Zero),
                                            // Program Counter output
// ALU Zero flag
43
44
                                            // Address for accessing data memory
45
               .dAddress (dAddress) .
               .dWriteData(dWriteData),
                                            // Data to be written to memory
46
               dReadData(dReadData), // Data read from memory
.WriteBackData(WriteBackData) // Data written back to registers
47
48
49
           1:
50
       // FSM Logic
51
     always @(posedge clk) begin
52
              if (rst) begin
53
54
                  state <= IF;
55
               end else begin
56
              case (state)
57
                       IF: begin
58
                               state <= ID;
59
                       end
    中
60
                       ID: begin
61
                               state <= EX:
62
                       end
63
                       EX: begin
64
                               state <= MEM;
65
                       end
     4
66
                       MEM: begin
67
                               state <= WB;
68
                       end
69
                       WB: begin
70
                               state <= IF;
71
                       end
72
                       default: state <= IF;
73
              endcase
74
           end
```

```
767
778
799
80
811
822
83
84
85
86
87
99
90
91
102
103
104
105
106
107
108
110
111
111
111
115
116
                       always @(*) begin
   // Default values
   MemRead <= 0; MemWrite <= 0;</pre>
                                $display("Entering state. State: %d, instr, PC: %d : %d", state, instr, PC);
                                case (state)

IF: begin
                                              ALUCtrl <=-1:
                                               PCSrc <=0; // PCSrc can be 1 only when current instruction is BEQ AND Zero ==1 loadPC <=0;
                                              RegWrite <= 0;
                                               MemToReg <= 0;
                                       end
ID: begin
                                               // Decode implicitly happens at datapath
                                       end
EX: begin
                                              begin
case (instr[6:0])
7'b0110011: begin // R-Type
ALUSrc <= 0;
case (instr[14:12])
3'b000: ALU
                                                                                            nstr[14:12])
3'b000: ALUCtr1 <= (instr[30] ? 4'b0110 : 4'b0010); // SUB or ADD
3'b001: ALUCtr1 <= 4'b1001; // SLL
3'b010: ALUCtr1 <= 4'b0100; // SLT
3'b100: ALUCtr1 <= 4'b0101; // XOR
3'b101: ALUCtr1 <= (instr[30] ? 4'b1010 : 4'b1000); // SRA or SRL
3'b110: ALUCtr1 <= 'tb0001; // AND</pre>
3'b111: ALUCtr1 <= 4'b0000; // AND
                                                           endcase
end
7'b0010011: begin // I-Type
ALUSzc = 1; // Use immediate
case (instr[14:12])
3'b000: ALUCtr1 <= 4'b0010; // ADDI
3'b010: ALUCtr1 <= 4'b0100; // SLT1
3'b111: ALUCtr1 <= 4'b0100; // SLT1
3'b110: ALUCtr1 <= 4'b0000; // ANDI
3'b10: ALUCtr1 <= 4'b0001; // ORI
3'b100: ALUCtr1 <= 4'b0101; // SCRI
3'b001: ALUCtr1 <= 4'b1010; // SLLI
3'b101: ALUCtr1 <= (instr[30] ? 4'b1010 : 4'b1000); // SRAI or SRLI
endcase
                                                                              endcase
end
7'b0100011: begin // SW
ALUCtrl = 4'b0010; // ADD
                                                              7'bl100011: begin // BEQ
ALUCtr1 = 4'b0110; // SUB
                                                              end
                                              endcase
                                     end
EX: begin
                                              case (instr[6:01)
                                                             7'b0110011: begin // R-Type
ALUSrc = 0;
                                                             end
7'b0010011: begin // I-Type
    ALUSrc = 1; // Use immediate
                                                              7'b0000011, 7'b0100011: begin // LW or SW
ALUSrc = 1; // Use immediate
                                                             end
7'bl100011: begin // BEQ
ALUSrc = 0;
PCSrc = Zero; //Branch if ALU result is zero
                                              endcase
                                       MEM: begin
                                              : begin
case (instr[6:0])
7'b0000011: begin // LW
MemRead = 1; // Enable memory read
                                                      7'b0100011: begin // SW
MemWrite = 1; // Enable memory write
                                              endcase
                                              MemRead = 0;
                                              MemRead = 0;
loadPC = 1; // Load new PC value before transitioning to IF
                                                   loadPC = 1; // Load new PC value before transitioning to IF
 159
160
                                                  RegWrite = 1; // Enable register write
 161
162
                                  endcase
 163
164
                  endmodule
 165
```

Figure 7: Ο κώδικας του top_proc


```
module top proc tb;
 3
           reg clk;
 5
           reg rst;
           // Inputs and outputs related to top_proc
           wire [31:0] PC;
wire [31:0] dAddress;
 8
10
           wire [31:0] dWriteData;
11
           wire [31:0] WriteBackData;
           wire MemRead;
12
13
           wire MemWrite;
                                         // From ROM
14
           wire [31:0] instr;
15
           wire [31:0] dReadData;
                                         // From RAM
16
17
            // Instantiation of ROM and RAM
           INSTRUCTION_MEMORY rom (
18
19
               .clk(clk),
20
                .addr (PC[8:0]),
                                 // Instruction address (word-aligned)
21
                .dout (instr)
                                  // Fetched instruction
22
23
24
     白
           DATA_MEMORY ram (
25
                .clk(clk),
26
                .we (MemWrite),
27
                .addr(dAddress[8:0]), // Data address (word-aligned)
28
                .din(dWriteData),
29
                .dout (dReadData)
30
31
32
           // Instantiate top_proc
           top_proc # (
33
34
               .INITIAL PC(32'h00400000) // Initial program counter
35
           ) proc (
                .clk(clk),
36
37
               .rst(rst),
38
                .instr(instr),
39
               .dReadData(dReadData),
40
               .PC(PC),
41
               .dAddress (dAddress),
42
               .dWriteData(dWriteData),
43
               .MemRead (MemRead),
               .MemWrite (MemWrite),
44
               .WriteBackData(WriteBackData)
45
46
47
           // Clock generation
48
           initial begin
49
50
              clk = 0;
51
               forever #5 clk = ~clk; // 10ns clock period
52
53
           // Test sequence
55
           initial begin
56
               // Initialize reset
57
               rst = 1;
58
59
               rst = 0;
60
61
               // Wait for simulation to complete
62
63 🗪
               #2000; // Run the simulation for a sufficient amount of time
               Sfinish:
64
           end
65
66
67
      L endmodule
```

Figure 11: ο κώδικας του top_proc_tb

Στο testbench, δημιουργείται το clock και αρχικοποιούνται οι RAM, ROM και το top_proc.v.

Η σειρά με την οποία τρέχουν οι εντολές είναι η εξής:

1: addi x1, x0, 7	Expected result: x1 = 7
5: addi x2, x0, 21	Expected result: x2 = 21
9: add x3, x1, x2	Expected result: x3 = 28
13: addi x4, x0, -9	Expected result: x4 = -9
17: addi x5, x2, -17	Expected result: x5 = 4
21: add x6, x5, x4	Expected result: x6 = -5
25: sub x7, x3, x2	Expected result: x7 = 7
29: sll x8, x7, x5	Expected result: x8 = 112
33: slt x9, x4, x8	Expected result: x9 = 1
37: xor x10, x8, x2	Expected result: x10 = 101
41: and x11, x10, x8	Expected result: x11 = 96
45: srl x12, x11, x9	Expected result: x12 = 48
49: or x13, x12, x3	Expected result: x13 = 60
53: sra x14, x4, x9	Expected result: x14 = -5
57: sw x11, 0(x5)	Expected result: RAM[4] = 96
61: lw x15, 0(x5)	Expected result: x15 = 96
65: andi x16, x8, -45	Expected result: x16 = 80
69: ori x17, x16, 22	Expected result: x17 = 86
73: srli x18, x13, 1	Expected result: x18 = 30
77: beq x15, x11, 16	Expected result: PC = PC + 16
97: slti x9, x18, 15	Expected result: x9 = 0
101: xori x19, x8, 58	Expected result: x19 = 74
105: slli x20, x17, 1	Expected result: x20 = 172
109: srai x5, x15, 2	Expected result: x5 = 24








Figure 11: Κυματομορφή άσκησης 2. Η τελευταία εικόνα δείχνει ένα απόσπασμα από τον τρόπο αποθήκευσης δεδομένων στους registers