

Ψηφιακά Συστήματα ΗΥ σε Χαμηλά Επίπεδα Λογικής Ι

ΚΑΡΓΙΩΤΗΣ ΑΛΕΞΑΝΔΡΟΣ 10662

16-01-2024

ΑΣΚΗΣΗ 1

Σε αυτή την άσκηση υλοποιήθηκε ένα module ALU (Arithmetic Logic Unit) η οποία θα υλοποιεί τις ακόλουθες πράξεις: προσημασμένη πρόσθεση, προσημασμένη αφαίρεση, λογικό AND, λογικό OR, λογικό XOR, σύγκριση "Μικρότερο από" και τρεις διαφορετικές πράξεις ολίσθησης.

Το module ζητήθηκε να είναι ακολουθιακό και να έχει τις ακόλουθες θύρες:

Όνομα θύρας	Κατεύθυνση	Σκοπός
op1	Είσοδος	Τελεστής πράξης 1 σε συμπλήρωμα ως προς 2
op2	Είσοδος	Τελεστής πράξης 2 σε συμπλήρωμα ως προς 2
alu_op	Είσοδος	Δείχνει ποιά λειτουργία θα εκτελεστεί
zero	Έξοδος	Δείχνει πότε το αποτέλεσμα της ALU είναι μηδέν
result	Έξοδος	Αποτέλεσμα

```
1 module alu(  
2     input [31:0] op1,           // operand 1, two's complement  
3     input [31:0] op2,           // operand 2, two's complement  
4     input [3:0] alu_op,         // shows which instruction to execute  
5     output zero,               // = 1 when result is 0  
6     output reg [31:0] result );  
7  
8 parameter [3:0] ALUOP_AND = 4'b0000;  
9 parameter [3:0] ALUOP_OR = 4'b0001;  
10 parameter [3:0] ALUOP_ADD = 4'b0010;  
11 parameter [3:0] ALUOP_SUB = 4'b0110;  
12 parameter [3:0] ALUOP_SLT = 4'b0100;  
13 parameter [3:0] ALUOP_SRL = 4'b1000;  
14 parameter [3:0] ALUOP_SLL = 4'b1001;  
15 parameter [3:0] ALUOP_SRA = 4'b1010;  
16 parameter [3:0] ALUOP_XOR = 4'b0101;  
17  
18  
19 always @ (*) // (*) includes all signals used inside the always block  
20 begin  
21     case(alu_op)  
22         ALUOP_AND: result = op1 & op2; // Bitwise AND  
23         ALUOP_OR: result = op1 | op2; // Bitwise OR  
24         ALUOP_ADD: result = op1 + op2;  
25         ALUOP_SUB: result = op1 - op2;  
26         ALUOP_SLT: result = ($signed(op1) < $signed(op2)); // result = 1 if ((signed)op1 < (signed)op2), else result = 0  
27         ALUOP_SRL: result = op1 >> op2[4:0]; // Logical Shift Right  
28         ALUOP_SLL: result = op1 << op2[4:0]; // Logical Shift Left  
29         ALUOP_SRA: result = $unsigned($signed(op1)) >>> op2[4:0]; // Arithmetic Shift Right  
30         ALUOP_XOR: result = op1 ^ op2; // Logical XOR (Bitwise)  
31     endcase  
32 end  
33 assign zero = (result == 32'b0) ? 1'b1 : 1'b0; // zero = 1 if result = 0  
34  
35  
36 endmodule
```

Figure 1: Ο κώδικας της alu.v

Δόθηκε προσοχή στο να γίνονται οι πράξεις πάνω σε προσημασμένους αριθμούς. Ο κώδικας της άσκησης είναι απλος, και οι οδηγίες αρκετά επεξηγηματικές, ώστε να μην χρειαστεί περαιτέρω σχολιασμός.

ΑΣΚΗΣΗ 2

Σε αυτή την άσκηση ζητήθηκε ο σχεδιασμός ενός κυκλώματος αριθμομηχανής που χρησιμοποιεί την ALU που δημιούργησα. Αυτό το κύκλωμα θα διατηρεί μια τρέχουσα τιμή της σε ένα συσσωρευτή 16-bit καταχωρητή και θα επιτρέπει στο χρήστη να ενημερώνει την τιμή υλοποιώντας οποιαδήποτε από τις αριθμητικές και λογικές συναρτήσεις που παρέχει η ALU. Τα δύο βασικά στοιχεία του κυκλώματος είναι ένας accumulator 16-bit για να κρατά την τρέχουσα τιμή της αριθμομηχανής και η ALU που δημιουργήσατε

Το module calc ζητήθηκε να έχει τις ακόλουθες θύρες:

Όνομα θύρας	Κατεύθυνση	Σκοπός
clk	Είσοδος	Ρολόι
btnc	Είσοδος	Κεντρικό πλήκτρο
btntl	Είσοδος	Αριστερό πλήκτρο
btneu	Είσοδος	Πάνω πλήκτρο
btncr	Είσοδος	Δεξιά πλήκτρο
btnd	Είσοδος	Κάτω πλήκτρο
sw	Είσοδος	Διακόπτες για την εισαγωγή δεδομένων
led	Έξοδος	LED για την έξοδο του accumulator




Figure 2: Διάγραμμα ροής της αριθμομηχανής

```

1 module calc(input clk,           // clock
2             input btnc,         // central button
3             input btnl,         // left button
4             input btnc,         // up button, resets accumulator
5             input btnr,         // right button
6             input btnd,         // down button
7             input [15:0] sw,    // switches for data input
8             output reg [15:0] led // LED for accumulator output
9 );
10 // Internal signals
11 reg [15:0] accumulator;         // stores 16 bits of ALU result
12 wire [31:0] op1_extended;      // Sign-extended accumulator to 32-bit
13 wire [31:0] op2_extended;      // Sign-extended switch input to 32-bit
14 wire [31:0] result;            // ALU result
15 wire zero;                    // Zero flag from ALU
16 wire [3:0] alu_op;            // ALU operation
17
18 assign op1_extended = ({16{accumulator[15]}}, accumulator); // Sign extension of accumulator to 32 bits
19 assign op2_extended = ({16{sw[15]}}, sw); // Sign extension of switch input to 32 bits
20
21 // Calc_enc instance
22 calc_enc my_calc_enc ( .btnc(btnc), .btnl(btnl), .btnr(btnr), .alu_op(alu_op) );
23
24 // ALU instance
25 alu my_alu ( .op1(op1_extended), .op2(op2_extended), .alu_op(alu_op), .result(result), .zero(zero) );
26
27 // Accumulator logic
28 always @(posedge clk) begin
29     if(btnc) begin
30         accumulator <= 16'b0; // Reset when btnc is pressed
31     end
32     else if(btnd) begin
33         accumulator <= result[15:0]; // Take lower 16 bits of ALU result
34     end
35
36     led <= accumulator; // outputs accumulator value to led
37 end
38
39 endmodule
40

```

Figure 3: Ο κώδικας της calc.v

Επίσης ζητήθηκε να η δημιουργία ενός module calc_enc.v το οποίο θα δημιουργεί το σήμα alu_op βάσει των btnc, btnl, btnr.

```

1 module calc_enc(input btnc,      // central button
2                 input btnl,      // left button
3                 input btnr,      // right button
4                 output [3:0] alu_op // specifies with ALU instruction to execute
5 );
6
7 // alu_op bits are assigned based on given tree
8 assign alu_op[0] = ( ~btnc & btnr ) | ( btnl & btnr );
9 assign alu_op[1] = ( !btnl & btnc ) | ( btnc & ~btnr );
10 assign alu_op[2] = ( btnc & btnr ) | ( ( btnl & ~btnc ) & ~btnr );
11 assign alu_op[3] = ( ( btnl & ~btnc ) & btnr ) | ( ( btnl & btnc ) & ~btnr );
12
13 endmodule

```

Figure 4: Ο κώδικας της calc_enc.v

Στην calc_enc κάθε bit της alu_op δημιουργείται βάσει του συνδυασμού btnc, btnl, btnr που επιλεγεται

Στην calc, αρχικοποιείται η calc_enc και η alu και γίνεται sign extension των op1 και op2. Επίσης υλοποιείται η λογική του accumulator σύμφωνα με τα δεδομένα που δίνονται και το Figure 2.

Τέλος, υλοποιήθηκε το testbench, calc_tb:

```

1 module calc_tb;
2
3     reg clk, btnc, btntl, btneu, btncr, btnd;
4     reg [15:0] sw;
5     wire [15:0] led;
6
7     calc uut (           // Instantiate the calculator module
8         .clk(clk),
9         .btnc(btnc),
10        .btntl(btntl),
11        .btneu(btneu),
12        .btncr(btncr),
13        .btnd(btnd),
14        .sw(sw),
15        .led(led)
16    );
17
18    always #5 clk = ~clk; // Clock generation: Toggle every 5 time units
19
20    initial begin // Test sequence
21        // Initialize inputs
22        clk = 0; btnc = 0; btntl = 0; btneu = 0; btncr = 0; btnd = 0; sw = 16'b0;
23
24        // Display header for test results
25        $display("Time\t btntl btnc btncr btnd btneu sw (hex)\t LED (hex)");
26        $monitor("%0\t\t %b\t %b\t %b\t %b\t %b\t %h\t %h", $time, btntl, btnc, btncr, btnd, btneu, sw, led);
27
28        // Test 1: Reset accumulator
29        btneu = 1;
30        #10; btneu = 0; #10; // Press btneu ==> reset operation
31                               // Press btnd ==> apply operation
32
33        // Test 2: ADD operation
34        btntl = 0; btnc = 1; btncr = 0; sw = 16'h354a;
35        btnd = 1;
36        #10; btnd = 0; #20;
37
38        // Test 3: SUBTRACT operation
39        btntl = 0; btnc = 1; btncr = 1; sw = 16'h1234;
40        btnd = 1;
41        #10; btnd = 0; #20;
42
43        // Test 4: OR operation
44        btntl = 0; btnc = 0; btncr = 1; sw = 16'h1001;
45        btnd = 1;
46        #10; btnd = 0; #20;
47
48        // Test 5: AND operation
49        btntl = 0; btnc = 0; btncr = 0; sw = 16'hf0f0;
50        btnd = 1;
51        #10; btnd = 0; #20;
52
53        // Test 6: XOR operation
54        btntl = 1; btnc = 1; btncr = 1; sw = 16'h1fa2;
55        btnd = 1;
56        #10; btnd = 0; #20;
57
58        // Test 7: ADD operation
59        btntl = 0; btnc = 1; btncr = 0; sw = 16'h6aa2;
60        btnd = 1; // Press btnd (apply operation)
61        #10; btnd = 0; #20;
62
63        // Test 8: Logical Shift Left
64        btntl = 1; btnc = 0; btncr = 1; sw = 16'h0004;
65        btnd = 1;
66        #10; btnd = 0; #20;
67
68        // Test 9: Arithmetic Shift Right
69        btntl = 1; btnc = 1; btncr = 0; sw = 16'h0001;
70        btnd = 1; // Press btnd (apply operation)
71        #10; btnd = 0; #20;
72
73        // Test 10: SLT operation (Set Less Than)
74        btntl = 1; btnc = 0; btncr = 0; sw = 16'h46ff;
75        btnd = 1; // Press btnd (apply operation)
76        #10; btnd = 0; #20;
77
78        // End the simulation
79        $stop;
80    end
81 endmodule

```

Figure 5: Ο κώδικας του calc_tb


```

1 module regfile #(parameter DATAWIDTH = 32)
2 (
3     input clk,                // clock
4     input [4:0] readReg1,     // address of read port 1
5     input [4:0] readReg2,     // address of read port 2
6     input [4:0] writeReg,     // address of write port
7     input [DATAWIDTH-1:0] writeData, // data to write
8     input write,              // if = 1, data is written on register[writeReg]
9     output [DATAWIDTH-1:0] readData1, // data to be read port 1
10    output [DATAWIDTH-1:0] readData2 // data to be read port 2
11 );
12 // Create reg array of 32 DATAWIDTH-bit registers and initialize to 0
13 reg [DATAWIDTH-1:0] register[0:31];
14 integer i;
15 initial begin
16     for(i=0;i<DATAWIDTH;i=i+1) begin
17         register[i] = 0;
18     end
19 end
20
21 // Write data to register if allowed and read data from register
22 always @(posedge clk) begin
23
24     if(write) begin
25         register[writeReg] <= writeData;
26     end
27
28 end
29
30 // If there is a write signal to the same register there is a read signal, write first then read
31 assign readData1 = (write && (writeReg == readReg1)) ? writeData : register[readReg1];
32 assign readData2 = (write && (writeReg == readReg2)) ? writeData : register[readReg2];
33
34 endmodule

```

Figure 7: Ο κώδικας του regfile

ΑΣΚΗΣΗ 4

Ζητείται να σχεδιαστεί η μονάδα διαδρομής δεδομένων datapath του επεξεργαστή. Ο σκοπός του μονοπατιού δεδομένων είναι να λαμβάνει μια εντολή (instr), να αποκωδικοποιεί την εντολή αναγνωρίζοντας τον τύπο εντολής και τα πεδία εντολής για να ρυθμίζει κατάλληλα τους τελεστές της και στη συνέχεια να τροφοδοτεί τα σήματα ελέγχου τα οποία δίνονται στις θύρες εισόδου, όπου είναι απαραίτητο.

Το αρχείο περιέχει τις παρακάτω θύρες:

Όνομα θύρας	Κατεύθυνση	Σκοπός
clk	Είσοδος	Ρολόι
rst	Είσοδος	Σύγχρονο reset
instr	Είσοδος	Δεδομένα εντολών από την ROM
PCSrc	Είσοδος	Πηγή του PC
ALUSrc	Είσοδος	Πηγή του 2 nd op της ALU
RegWrite	Είσοδος	Ενεργοποίηση εγγραφής δεδομένων στο regfile.v
MemToReg	Είσοδος	Πολυπλέκτης εισόδου στο regfile.v (RAM ή ALU)
ALUCtrl	Είσοδος	Δείχνει ποια λειτουργία πρέπει να εκτελέσει η ALU
loadPC	Είσοδος	Ενημέρωση του PC με νέα τιμή (PC+4 ή branch)
PC	Έξοδος	Program Counter
Zero	Έξοδος	Ένδειξη μηδενισμού ALU, για συνθήκες διακλάδωσης
dAddress	Έξοδος	Διεύθυνση δεδομένων στην RAM

dWriteData	Έξοδος	Δεδομένα που εγγράφονται στη RAM
dReadData	Είσοδος	Δεδομένα που διαβάζονται από την RAM
WriteBackData	Έξοδος	WriteBack δεδομένα που επιστρέφουν στο regfile.v

```

1 module datapath #(parameter INITIAL_PC = 32'h400000)
2 (
3     input clk,
4     input rst,           // synchronous reset
5     input [31:0] instr,  // instruction data from instuction memory
6     input PCSrc,         // PC source
7     input ALUSrc,        // source of 2nd ALU operand
8     input RegWrite,      // writes data to Registers
9     input MemToReg,      // input mux to registers
10    input [3:0] ALUCtrl,  // ALU control signal
11    input loadPC,         // updates PC
12    output [31:0] PC,     // Program Counter
13    output Zero,          // 1 if (ALU zero == 1)
14    output [31:0] dAddress, // address of data memory
15    output [31:0] dWriteData, // data to write in data memory
16    input [31:0] dReadData,  // data to read from data memory
17    output [31:0] WriteBackData // WriteBack data which return to registers
18 );
19 //Internal signals
20 reg [31:0] imm_out;
21 wire [31:0] alu_op1;
22 wire [31:0] alu_op2;
23 wire [31:0] alu_result;
24 wire [31:0] branch_target;
25
26 // PC Logic
27 reg [31:0] tempPC;
28 always @(posedge clk) begin
29     $display("ALUSrc: %d and immediate: %d", ALUSrc, imm_out);
30     if (rst) begin
31         tempPC <= INITIAL_PC; // reset
32         $display("TempPc: %d and PC value: %d", tempPC, PC);
33     end else if (loadPC) begin
34         if (PCSrc) begin
35             tempPC <= branch_target ; // branch
36         end else begin
37             tempPC <= PC + 4; // next instruction
38         end
39         $display("Updating PC. Instr: %d", instr);
40     end
41 end
42 assign PC = tempPC;

```



```

42
43 // Register variables
44 wire [31:0] readData1, readData2;
45 //Regfile instantiation
46 regfile datapath_regfile (
47     .clk(clk),
48     .readReg1(instr[19:15]), // rs1
49     .readReg2(instr[24:20]), // rs2
50     .writeReg(instr[11:7]), // rd
51     .writeData(WriteBackData), // Data to write back
52     .write(RegWrite), // Write enable signal
53     .readData1(readData1), // Output for register 1 data
54     .readData2(readData2) // Output for register 2 data
55 );
56
57 //Immediate Generation
58 always @(*) begin
59     case (instr[6:0])
60         7'b0010011: imm_out = {{20{instr[31]}}, instr[31:20]}; // I-type
61         7'b0100011: imm_out = {{20{instr[31]}}, instr[31:25], instr[11:7]}; // S-type
62         7'b1000011: imm_out = {{19{instr[31]}}, instr[31], instr[7], instr[30:25], instr[11:8], 1'b0}; // B-type
63     endcase
64 end
65
66 // ALU operands
67 assign alu_op1 = readData1;
68 assign alu_op2 = (ALUSrc) ? imm_out : readData2; // If (ALUSrc): 2nd operand = imm_out
69 //else: 2nd operand = ReadData2
70
71 // ALU instantiation
72 alu datapath_alu (
73     .op1(alu_op1), // First ALU operand (from register file)
74     .op2(alu_op2), // Second ALU operand (from immediate or register)
75     .alu_op(ALUCtrl), // ALU control signal
76     .result(alu_result), // ALU result
77     .zero(Zero) // Zero flag
78 );
79
80 // Branch target
81 assign branch_target = PC + {{20{instr[31]}}, instr[7], instr[30:25], instr[11:8], 1'b0};
82
83 // combinational logic preparation for dAddress and WriteBackData
84 reg [31:0] alu_result_wb;
85 always @(posedge clk or posedge rst) begin
86     if (rst) begin
87         alu_result_wb <= 32'b0; // Reset
88     end else begin
89         alu_result_wb <= alu_result;
90     end
91 end
92
93 //Write Back
94 assign WriteBackData = (MemToReg) ? dReadData : alu_result_wb; // Select between ALU result or data from memory
95
96 //Memory Addressing
97 assign dAddress = alu_result_wb; // ALU result gives memory address
98 assign dWriteData = readData2; // Data to be written to memory
99
100
101 endmodule

```

Figure 8: Ο κώδικας του datapath

Στο module datapath.v αρχικοποιείται η λογική του Program Counter (PC), όπου αυξάνεται κατά 4 bytes σε κύκλο, και όταν εκτελείται B-type instruction, υπολογίζει το branch offset και αλλάζει το PC ανάλογα. Επίσης υπολογίζεται η 32-bit μεταβλητή immediate, σύμφωνα με το instruction set manual του RISC-V. Τέλος, υλοποιείται ένα combinational κύκλωμα, ώστε το αποτέλεσμα της ALU να διατηρείται σε κάθε κύκλο.

31	27	26	25	24	20	19	15	14	12	11	7	6	0	
funct7				rs2		rs1	funct3		rd	opcode				R-type
imm[11:0]				rs2		rs1	funct3		rd	opcode				I-type
imm[11:5]				rs2		rs1	funct3		imm[4:0]	opcode				S-type
imm[12:10:5]				rs2		rs1	funct3		imm[4:1 11]	opcode				B-type
imm[31:12]									rd	opcode				U-type
imm[20 10:11 19:12]									rd	opcode				J-type

RV32I Base Instruction Set												
imm[31:12]					rd		0110111			LUI		
imm[31:12]					rd		0010111			AUIPC		
imm[20:10:11:19:12]					rd		1101111			JAL		
imm[11:0]			rs1		000		rd		1100111	JALR		
imm[12:10:5]		rs2		rs1	000		imm[4:1:11]		1100011	BEQ		
imm[12:10:5]		rs2		rs1	001		imm[4:1:11]		1100011	BNE		
imm[12:10:5]		rs2		rs1	100		imm[4:1:11]		1100011	BLT		
imm[12:10:5]		rs2		rs1	101		imm[4:1:11]		1100011	BGE		
imm[12:10:5]		rs2		rs1	110		imm[4:1:11]		1100011	BLTU		
imm[12:10:5]		rs2		rs1	111		imm[4:1:11]		1100011	BGEU		
imm[11:0]			rs1		000		rd		0000011	LB		
imm[11:0]			rs1		001		rd		0000011	LH		
imm[11:0]			rs1		010		rd		0000011	LW		
imm[11:0]			rs1		100		rd		0000011	LBU		
imm[11:0]			rs1		101		rd		0000011	LHU		
imm[11:5]		rs2		rs1	000		imm[4:0]		0100011	SB		
imm[11:5]		rs2		rs1	001		imm[4:0]		0100011	SH		
imm[11:5]		rs2		rs1	010		imm[4:0]		0100011	SW		
imm[11:0]			rs1		000		rd		0010011	ADDI		
imm[11:0]			rs1		010		rd		0010011	SLTI		
imm[11:0]			rs1		011		rd		0010011	SLTIU		
imm[11:0]			rs1		100		rd		0010011	XORI		
imm[11:0]			rs1		110		rd		0010011	ORI		
imm[11:0]			rs1		111		rd		0010011	ANDI		
0000000			shamt	rs1	001		rd		0010011	SLLI		
0000000			shamt	rs1	101		rd		0010011	SRLI		
0100000			shamt	rs1	101		rd		0010011	SRAI		
0000000			rs2	rs1	000		rd		0110011	ADD		
0100000			rs2	rs1	000		rd		0110011	SUB		
0000000			rs2	rs1	001		rd		0110011	SLE		
0000000			rs2	rs1	010		rd		0110011	SLT		
0000000			rs2	rs1	011		rd		0110011	SLTU		
0000000			rs2	rs1	100		rd		0110011	XOR		
0000000			rs2	rs1	101		rd		0110011	SRL		
0100000			rs2	rs1	101		rd		0110011	SRA		
0000000			rs2	rs1	110		rd		0110011	OR		
0000000			rs2	rs1	111		rd		0110011	AND		
fm		pred		succ		rs1		000		rd	0001111	FENCE
000000000000					00000		000		00000		1110011	ECALL
000000000001					00000		000		00000		1110011	EBREAK

Εικόνα 1: Risc-v ISA

ΑΣΚΗΣΗ 5

Ζητείται η δημιουργία ενός ελεγκτή πολλαπλών κύκλων που εκτελεί κάθε εντολή που του δίνεται από την rom σε πέντε κύκλους ρολογιού. Ο στόχος είναι η σχεδίαση και υλοποίηση ενός ελεγκτή που θα κατευθύνει το datapath στον επεξεργαστή και θα διαχειρίζεται την εκτέλεση των εντολών μέσω πέντε διαδοχικών κύκλων ρολογιού, καθορίζοντας τις απαραίτητες ενέργειες για κάθε στάδιο της διαδικασίας

Το αρχείο περιέχει τις παρακάτω θύρες :

Όνομα θύρας	Κατεύθυνση	Σκοπός
clk	Είσοδος	Ρολόι

rst	Είσοδος	Σύγχρονο Reset
instr	Είσοδος	Δεδομένα εντολών από την ROM
dReadData	Είσοδος	Ανάγνωση δεδομένων από την RAM
PC	Έξοδος	Program Counter
dAddress	Έξοδος	Διεύθυνση δεδομένων στην RAM
dWriteData	Έξοδος	Δεδομένα που εγγράφονται στη RAM
MemRead	Έξοδος	Σήμα ελέγχου που υποδεικνύει ανάγνωση μνήμης
MemWrite	Έξοδος	Σήμα ελέγχου που υποδεικνύει εγγραφή μνήμης
WriteBackData	Έξοδος	Δεδομένα που εγγράφονται στο regfile.v

Ο ελεγκτής εμπεριέχει ένα Finite State Machine (FSM), με τα ακόλουθα βήματα:

Κατάσταση	Σκοπος
Instruction Fetch (IF)	Παροχή του PC στη μνήμη εντολών
Instruction Decode (ID)	Αποκωδικοποίηση της ληφθείσας εντολής και έναρξη πρόσβασης στο regfile.v
Execute (EX)	Εκτέλεση της λειτουργίας στην ALU
Memory (MEM)	Εκτέλεση της λειτουργίας στην ALU (για lw/sw)
Write Back (WB)	Εγγραφή νέων δεδομένων στο regfile.v

Η υλοποίηση ακολούθησε το παρακάτω FSM Graph:




Figure 9: Σχηματικό Διάγραμμα του FSM

Να σημειωθεί πως το reset αρχικοποιεί το FSM στο state IF.

Στο `top_proc.v` αρχικοποιείται το `datapath.v` αρχικά. Έπειτα δημιουργούνται 2 `always blocks`, ένα που να εναλλάσσει το `state` σε κάθε `clock cycle`, και ένα που να υλοποιεί την λογική πίσω από κάθε `state`.

Ιδιαίτερη προσοχή δόθηκε στην αρχικοποίηση συγκεκριμένων τιμών στο 0 σε συγκεκριμένα στάδια, σύμφωνα με τις οδηγίες που δόθηκαν. Ιδιαίτερη προσοχή δόθηκε επίσης στο `ALUCtrl`, το οποίο μηδενίζεται σε κάθε νέο `FSM cycle`, ώστε οι τιμές του `WriteBackData` να μην παίζουν στα στάδια `ID` και `EX`, όπου το `instruction` έχει αλλάξει, αλλά η νέα τιμή δεν έχει ακόμη υπολογιστεί. Το `ALUCtrl` στο στάδιο `EX`, βρίσκεται αποκωδικοποιώντας το `instruction`. Πιο συγκεκριμένα, από τα `funct3`, `funct7` και `opcode` των εντολών όπως φαίνεται στην Εικόνα 1.

Τα σήματα `MemRead` και `MemWrite` τίθενται για την ανάγνωση και την εγγραφή στην μνήμη `RAM`, αντίστοιχα, μόνο κατά το στάδιο `MEM`, αν χρειαστεί. Να σημειωθεί ότι το `MemRead` δεν χρησιμοποιήθηκε στα πλαίσια της άσκησης.

Το σήμα `RegWrite` επιτρέπει την εγγραφή στους `registers` του `regfile` στο στάδιο `WB`.

Το σήμα `MemtoReg` βασίζεται στην τρέχουσα εντολή και τίθεται σε 1 μόνο κατά την εκτέλεση μιας εντολής `load`, υποδεικνύοντας την εγγραφή σε κάποιον `register` του `regfile.v` από την μνήμη `RAM`. Το σήμα δεν εξαρτάται από την τρέχουσα κατάσταση.

Το σήμα `ALUSrc` υποδεικνύει ποια θα είναι η είσοδος του `op2` της `ALU`. Αν `'ALUSrc'== 0`, το `readReg2` 2 χρησιμοποιείται ως είσοδος στον `op2`, ενώ όταν `'ALUSrc'== 1`, χρησιμοποιείται η `imm_out` (`immediate data`). Άμεσα δεδομένα απαιτούνται μόνο για τις εντολές `'load'`, `'store'` και `'ALU Immediate'`. Το `ALUSrc` προσδιορίζεται απευθείας από τα `bits` του `opcode` της εντολής.

Το σήμα `loadPC` τίθεται σε 1 σε κάθε στάδιο `WB`, ώστε να ενημερωθεί στο επόμενο στάδιο το `PC` με μια νέα τιμή, ενώ το σήμα `PCSrc` χρησιμοποιείται για να υποδείξει ποια τιμή πρέπει να φορτωθεί στον `PC`: είτε `PC+4` για κανονικές εντολές, είτε `PC+branch_offset` για πράξεις που λαμβάνονται με διακλάδωση. Αυτό το σήμα τίθεται σε 1 όταν υπάρχουν οι ακόλουθες συνθήκες: (1) η τρέχουσα εντολή είναι μια λειτουργία `BEQ` και (2) το `Zero` είναι ίσο με 1.

```

1 module top_proc #(
2     parameter INITIAL_PC = 32'h00400000
3 )
4     input clk,                // Clock
5     input rst,                // Reset
6     input [31:0] instr,       // Instruction fetched from instruction memory
7     input [31:0] dReadData,   // Data read from data memory
8     output [31:0] PC,         // Program Counter
9     output [31:0] dAddress,   // Data memory address
10    output [31:0] dWriteData,  // Data to write to memory
11    output reg MemRead,        // Memory read enable
12    output reg MemWrite,       // Memory write enable
13    output [31:0] WriteBackData // Data written back to registers
14 );
15
16 // FSM States
17 localparam [2:0] IF = 3'b000,
18                 ID = 3'b001,
19                 EX = 3'b010,
20                 MEM = 3'b011,
21                 WB = 3'b100;
22
23 // Current state and next state registers
24 reg [2:0] state;
25
26 // Internal signals
27 reg loadPC, PCSrc, ALUSrc, RegWrite, MemToReg;
28 wire Zero;
29 reg [3:0] ALUCtrl;
30 wire [31:0] alu_result;
31
32 // Datapath Instantiation
33 datapath dp (
34     .clk(clk),
35     .rst(rst),
36     .instr(instr),                // Instruction fetched from instruction memory
37     .PCSrc(PCSrc),               // Branch decision signal
38     .ALUSrc(ALUSrc),             // Selects between register and immediate for ALU
39     .RegWrite(RegWrite),         // Enables writing to the register file
40     .MemToReg(MemToReg),         // Selects data memory output for write-back
41     .ALUCtrl(ALUCtrl),           // ALU operation control signal
42     .loadPC(loadPC),             // Updates the PC
43     .PC(PC),                     // Program Counter output
44     .Zero(Zero),                 // ALU Zero flag
45     .dAddress(dAddress),         // Address for accessing data memory
46     .dWriteData(dWriteData),     // Data to be written to memory
47     .dReadData(dReadData),       // Data read from memory
48     .WriteBackData(WriteBackData) // Data written back to registers
49 );
50
51 // FSM Logic
52 always @(posedge clk) begin
53     if (rst) begin
54         state <= IF;
55     end else begin
56         case (state)
57             IF: begin
58                 state <= ID;
59             end
60             ID: begin
61                 state <= EX;
62             end
63             EX: begin
64                 state <= MEM;
65             end
66             MEM: begin
67                 state <= WB;
68             end
69             WB: begin
70                 state <= IF;
71             end
72             default: state <= IF;
73         endcase
74     end
75 end

```

```

76
77 always @(*) begin
78     // Default values
79     MemRead <= 0; MemWrite <= 0;
80
81     $display("Entering state. State: %d, instr, PC: %d : %d", state, instr, PC);
82     case (state)
83     IF: begin
84         ALUctrl <= 1;
85         PCSrc <= 0; // PCSrc can be 1 only when current instruction is BEQ AND Zero == 1
86         loadPC <= 0;
87         RegWrite <= 0;
88         MemToReg <= 0;
89     end
90     ID: begin
91         // Decode implicitly happens at datapath
92     end
93     EX: begin
94         case (instr[6:0])
95             7'b0110011: begin // R-Type
96                 ALUSrc <= 0;
97                 case (instr[14:12])
98                     3'b000: ALUctrl <= (instr[30] ? 4'b0110 : 4'b0010); // SUB or ADD
99                     3'b001: ALUctrl <= 4'b1001; // SLL
100                    3'b010: ALUctrl <= 4'b0100; // SLT
101                    3'b100: ALUctrl <= 4'b0101; // XOR
102                    3'b101: ALUctrl <= (instr[30] ? 4'b1010 : 4'b1000); // SRA or SRL
103                    3'b110: ALUctrl <= 4'b0001; // OR
104                    3'b111: ALUctrl <= 4'b0000; // AND
105                endcase
106            end
107            7'b0010011: begin // I-Type
108                ALUSrc = 1; // Use immediate
109                case (instr[14:12])
110                    3'b000: ALUctrl <= 4'b0010; // ADDI
111                    3'b010: ALUctrl <= 4'b0100; // SLTI
112                    3'b111: ALUctrl <= 4'b0000; // ANDI
113                    3'b110: ALUctrl <= 4'b0001; // ORI
114                    3'b100: ALUctrl <= 4'b0101; // XORI
115                    3'b001: ALUctrl <= 4'b1001; // SLLI
116                    3'b101: ALUctrl <= (instr[30] ? 4'b1010 : 4'b1000); // SRAI or SRLI
117                endcase
118            end
119            MemToReg = 1; // Write from memory data to register
120            7'b0100011: begin // SW
121                ALUctrl = 4'b0010; // ADD
122            end
123            7'b1100011: begin // BEQ
124                ALUctrl = 4'b0110; // SUB
125            end
126        endcase
127    end
128    EX: begin
129        case (instr[6:0])
130            7'b0110011: begin // R-Type
131                ALUSrc = 0;
132            end
133            7'b0010011: begin // I-Type
134                ALUSrc = 1; // Use immediate
135            end
136            7'b0000011, 7'b0100011: begin // LW or SW
137                ALUSrc = 1; // Use immediate
138            end
139            7'b1100011: begin // BEQ
140                ALUSrc = 0;
141                PCSrc = Zero; //Branch if ALU result is zero
142            end
143        endcase
144    end
145    MEM: begin
146        case (instr[6:0])
147            7'b0000011: begin // LW
148                MemRead = 1; // Enable memory read
149            end
150            7'b0100011: begin // SW
151                MemWrite = 1; // Enable memory write
152            end
153        endcase
154    end
155    WB: begin
156        MemRead = 0;
157        MemWrite = 0;
158        loadPC = 1; // Load new PC value before transitioning to IF
159
160        loadPC = 1; // Load new PC value before transitioning to IF
161        RegWrite = 1; // Enable register write
162    end
163 endcase
164 endmodule
165
166

```

Figure 7: Ο κώδικας του top_proc

```

1  module top_proc_tb;
2
3
4      reg clk;
5      reg rst;
6
7      // Inputs and outputs related to top_proc
8      wire [31:0] PC;
9      wire [31:0] dAddress;
10     wire [31:0] dWriteData;
11     wire [31:0] WriteBackData;
12     wire MemRead;
13     wire MemWrite;
14     wire [31:0] instr;      // From ROM
15     wire [31:0] dReadData; // From RAM
16
17     // Instantiation of ROM and RAM
18     INSTRUCTION_MEMORY rom (
19         .clk(clk),
20         .addr(PC[8:0]), // Instruction address (word-aligned)
21         .dout(instr)   // Fetched instruction
22     );
23
24     DATA_MEMORY ram (
25         .clk(clk),
26         .we(MemWrite),
27         .addr(dAddress[8:0]), // Data address (word-aligned)
28         .din(dWriteData),
29         .dout(dReadData)
30     );
31
32     // Instantiate top_proc
33     top_proc #(
34         .INITIAL_PC(32'h00400000) // Initial program counter
35     ) proc (
36         .clk(clk),
37         .rst(rst),
38         .instr(instr),
39         .dReadData(dReadData),
40         .PC(PC),
41         .dAddress(dAddress),
42         .dWriteData(dWriteData),
43         .MemRead(MemRead),
44         .MemWrite(MemWrite),
45         .WriteBackData(WriteBackData)
46     );
47
48     // Clock generation
49     initial begin
50         clk = 0;
51         forever #5 clk = ~clk; // 10ns clock period
52     end
53
54     // Test sequence
55     initial begin
56         // Initialize reset
57         rst = 1;
58         #6;
59         rst = 0;
60
61         // Wait for simulation to complete
62         #2000; // Run the simulation for a sufficient amount of time
63         $finish;
64     end
65
66
67
68 endmodule

```


Figure 11: ο κώδικας του top_proc_tb

Στο testbench, δημιουργείται το clock και αρχικοποιούνται οι RAM, ROM και το top_proc.v.

Η σειρά με την οποία τρέχουν οι εντολές είναι η εξής:

1: addi x1, x0, 7	Expected result: x1 = 7
5: addi x2, x0, 21	Expected result: x2 = 21
9: add x3, x1, x2	Expected result: x3 = 28
13: addi x4, x0, -9	Expected result: x4 = -9
17: addi x5, x2, -17	Expected result: x5 = 4
21: add x6, x5, x4	Expected result: x6 = -5
25: sub x7, x3, x2	Expected result: x7 = 7
29: sll x8, x7, x5	Expected result: x8 = 112
33: slt x9, x4, x8	Expected result: x9 = 1
37: xor x10, x8, x2	Expected result: x10 = 101
41: and x11, x10, x8	Expected result: x11 = 96
45: srl x12, x11, x9	Expected result: x12 = 48
49: or x13, x12, x3	Expected result: x13 = 60
53: sra x14, x4, x9	Expected result: x14 = -5
57: sw x11, 0(x5)	Expected result: RAM[4] = 96
61: lw x15, 0(x5)	Expected result: x15 = 96
65: andi x16, x8, -45	Expected result: x16 = 80
69: ori x17, x16, 22	Expected result: x17 = 86
73: srli x18, x13, 1	Expected result: x18 = 30
77: beq x15, x11, 16	Expected result: PC = PC + 16

97: slti x9, x18, 15	Expected result: x9 = 0
101: xori x19, x8, 58	Expected result: x19 = 74
105: slli x20, x17, 1	Expected result: x20 = 172
109: srai x5, x15, 2	Expected result: x5 = 24






Figure 11: Κυματομορφή άσκησης 2. Η τελευταία εικόνα δείχνει ένα απόσπασμα από τον τρόπο αποθήκευσης δεδομένων στους registers