

CPE Lyon

Rapport d'alternance (PFE) – 3^e année
IP2I – CNRS

SPADMIC : étude d'un ASIC prototype et de son cœur MPTDC

De l'architecture de référence aux choix RTL, de vérification et de calibration

Karim SABRA

Encadrant IP2I	Édouard Bechetoille
Encadrant école	Abdelbassat Massouri
Année académique	2025-2026
Période	septembre 2025 – septembre 2026

Remerciements

Au terme de cette troisième année d’alternance, ce rapport marque l’aboutissement d’une étape importante de formation, à la fois sur le plan scientifique, technique et humain. Mes remerciements s’adressent à celles et ceux qui ont contribué à rendre ce travail possible dans un environnement exigeant et formateur.

Ils vont d’abord à M. Édouard Bechetoille, pour la qualité de son encadrement, sa disponibilité et la confiance accordée tout au long de cette période. Les échanges techniques menés autour de l’architecture numérique, de sa structuration et des contraintes d’intégration ont constitué un appui déterminant dans la progression de ce travail.

Des remerciements sincères sont également adressés à l’ensemble de l’équipe de microélectronique de l’IP2I. Le cadre de travail, la richesse des discussions et le niveau d’exigence scientifique rencontré au sein du laboratoire ont permis d’aborder ce sujet avec une vision plus large, à l’interface entre instrumentation et conception de circuits intégrés.

Une reconnaissance particulière est adressée au Dr. Imad Laktineh pour la dynamique de recherche dans laquelle s’inscrivent les travaux menés autour de **SPADMIC**. Son soutien et sa confiance ont contribué à donner à ce sujet un cadre scientifique stimulant, cohérent avec les enjeux actuels de l’instrumentation de détection.

Mes remerciements vont également à M. Labrak, responsable de la formation PSM, pour son accompagnement constant et l’attention portée au suivi des élèves tout au long de l’année.

Enfin, mes remerciements s’adressent à M. Abdelbassat Massouri, tuteur académique, ainsi qu’à l’ensemble des enseignants de la formation PSM et à la direction de **CPE Lyon**. Son accompagnement a compté bien au-delà du suivi académique formel : par ses remarques, ses questions souvent directes et sa manière de pousser systématiquement le raisonnement plus loin, il m’a aidé à ne pas m’arrêter à une première solution simplement acceptable, mais à chercher une version plus solide, plus cohérente et plus juste techniquement de mon travail. Cette exigence intellectuelle, relayée plus largement par la qualité du suivi pédagogique et de la formation, a joué un rôle essentiel dans la conduite de cette alternance.

Résumé

Ce rapport présente l'architecture numérique de l'ASIC prototype **SPADMIC**, avec un accent volontairement placé sur son cœur de conversion temps-numérique **MPTDC**. L'objectif n'est pas de décrire un circuit totalement figé, mais de documenter de manière rigoureuse la brique la plus structurée du système, tout en la replaçant dans l'architecture générale de l'ASIC. Le document rappelle d'abord les fondements théoriques des convertisseurs temps-numérique, puis la logique de l'approche Vernier multiphase retenue comme référence. Il détaille ensuite la transition vers l'implémentation active de **MPTDC**, organisée autour de deux oscillateurs en anneau, d'une matrice de détection de phase 8×8 , d'une gestion à deux contextes, d'une chaîne de lecture paquetisée et d'une calibration externe à l'ASIC. L'ensemble est replacé dans le contexte plus large de **SPADMIC**, aujourd'hui considéré comme un ASIC prototype de validation technologique et architecturale en vue d'une version future plus aboutie.

Mots-clés : convertisseur temps-numérique, Vernier multiphase, SPADMIC, MPTDC, architecture numérique, calibration externe à l'ASIC.

Liste des acronymes

ASIC	circuit intégré spécifique à une application (<i>Application-Specific Integrated Circuit</i>)
CDC	traversée de domaines d'horloge (<i>Clock Domain Crossing</i>)
CDV	vérification pilotée par couverture (<i>Coverage-Driven Verification</i>)
CMS	<i>Compact Muon Solenoid</i>
CNRS	Centre National de la Recherche Scientifique
CSR	registre de contrôle et statut (<i>Control and Status Register</i>)
DFT	conception pour le test (<i>Design for Test</i>)
DNL	non-linéarité différentielle (<i>Differential Non-Linearity</i>)
FIFO	file premier entré, premier sorti (<i>First-In, First-Out</i>)
IMC	outil Cadence de fusion et d'analyse de couverture (<i>Integrated Metrics Center</i>)
INL	non-linéarité intégrale (<i>Integral Non-Linearity</i>)
I2C	bus série inter-circuits (<i>Inter-Integrated Circuit</i>)
IP2I	Institut de Physique des 2 Infinis
LSB	bit de poids faible (<i>Least Significant Bit</i>)
LUT	table de correspondance (<i>Look-Up Table</i>)
MAE	erreur absolue moyenne (<i>Mean Absolute Error</i>)
MMMC	analyse multi-mode multi-coin (<i>Multi-Mode Multi-Corner</i>)
PD	détecteur de phase (<i>Phase Detector</i>)
PDK	kit de conception procédé (<i>Process Design Kit</i>)
PICMIC	capteur picoseconde-micromètre (<i>PICosecond-MICrometer sensor</i>)
PVT	procédé, tension, température
RMSE	racine de l'erreur quadratique moyenne (<i>Root Mean Square Error</i>)
RMS	écart quadratique moyen (<i>Root Mean Square</i>)
RO	oscillateur en anneau (<i>Ring Oscillator</i>)
RPC	chambre à plaques résistives (<i>Resistive Plate Chamber</i>)
RTL	niveau transfert de registres (<i>Register Transfer Level</i>)
SPAD	diode à avalanche monophotonique (<i>Single-Photon Avalanche Diode</i>)
STA	analyse temporelle statique (<i>Static Timing Analysis</i>)
SVA	assertions SystemVerilog (<i>SystemVerilog Assertions</i>)
TDC	convertisseur temps-numérique (<i>Time-to-Digital Converter</i>)
TD _{oA}	différence de temps d'arrivée (<i>Time Difference of Arrival</i>)
UVM	méthodologie universelle de vérification (<i>Universal Verification Methodology</i>)
VIP	composant de propriété intellectuelle de vérification (<i>Verification IP</i>)
VRO	oscillateur Vernier en anneau (<i>Vernier Ring Oscillator</i>)

Table des matières

1	Introduction générale	1
1.1	Contexte et problématique	2
1.2	Périmètre et organisation du document	3
2	Présentation du CNRS et de l'IN2P3	4
2.1	L'IN2P3 : un institut tourné vers la physique subatomique et l'instrumentation	4
3	Présentation de l'IP2I et de l'équipe de microélectronique	6
3.1	Présentation de l'équipe de microélectronique	6
3.2	Inscription du travail réalisé dans l'équipe	7
4	Contexte de l'ASIC SPADMIC	8
4.1	Place du TDC dans l'ASIC SPADMIC	8
4.2	Contribution numérique dans la puce	9
4.3	Contraintes fonctionnelles et technologiques	10
4.3.1	Contraintes liées à la mesure	10
4.3.2	Contraintes d'intégration dans un circuit en <i>ASIC</i>	10
4.4	Maturité technique du cœur MPTDC	10
4.5	Objectifs techniques retenus pour le bloc étudié	11
5	Fondements théoriques des convertisseurs temps-numérique	12
5.1	Rôle d'un TDC dans une chaîne de détection	12
5.2	Grandeurs de performance à considérer	13
5.2.1	Résolution temporelle et plage dynamique	13
5.2.2	Linéarité	13
5.2.3	Précision temporelle RMS	14
5.2.4	Temps mort, débit et observabilité	14
5.3	Panorama des grandes familles d'architectures	14
5.4	Pourquoi l'approche Vernier a été retenue	15

5.5	Limites structurelles d'un Vernier multiphase	16
6	Principe Vernier et architecture de référence issue de la thèse	17
6.1	Principe Vernier appliqué à la mesure du temps	17
6.2	Pourquoi passer à une architecture multiphase	18
6.3	Architecture de référence	19
6.4	Lecture explicite de la matrice de phase	20
6.5	Points de vigilance	21
7	Transition vers l'implémentation retenue	23
7.1	De la structure de référence à une architecture exploitable	23
7.2	Évolutions nécessaires dans le contexte SPADMIC	23
7.3	Vision globale de l'architecture active	24
7.4	Choix d'intégration et compromis d'architecture	25
8	Architecture du cœur MPTDC intégré dans SPADMIC	28
8.1	Vue fonctionnelle	28
8.2	Capture et cœur Vernier	29
8.3	Protocole de mesure, gel de l'image et réarmement	30
8.4	Robustesse et vérification	31
8.5	Lien avec la caractérisation	31
9	Méthodologie de caractérisation et résultats	33
9.1	Objectif de la caractérisation	33
9.2	Observables et calibration externe	33
9.3	Structure brute et linéarité observable	34
9.4	Gain par moyennage statistique	35
9.5	Portée des chiffres	36
10	Conclusion et perspectives	38
10.1	Synthèse du rapport	38
10.2	Résultats principaux	38
10.3	Perspectives	39
10.4	Apport méthodologique	39
A	Compléments techniques RTL du MPTDC	41
A.1	Traversée lent vers rapide et cohérence du compteur lent	41
A.2	Capture asynchrone de START/STOP	41

A.3	Ordre de paquetisation et premier hit	42
A.4	Rétropression et libération des contextes	42
A.5	Contraintes de synthèse et limites de clôture	42

Table des figures

1.1	Vue d'ensemble simplifiée du prototype SPADMIC et de la place du cœur MPTDC dans la chaîne de lecture.	2
4.1	Architecture de lecture de SPADMIC . Les projections de la matrice alimentent en parallèle le chemin temporel MPTDC et le chemin spatial de position ; le contrôleur supérieur choisit ensuite le mode d'export vers le flux TX partagé.	9
5.1	Schéma de synthèse d'une chaîne de mesure temporelle, du détecteur au codage binaire.	12
6.1	Schéma temporel de synthèse du principe Vernier détaillé. Le rattrapage progressif du chemin rapide structure la mesure grossière, tandis que l'observation multiphase raffine la position de la première coïncidence dans l'intervalle T_{LSB}	18
6.2	Schéma de synthèse de l'architecture Vernier multiphase de référence, inspiré des principes décrits dans la thèse [2].	19
6.3	Chronogramme simplifié du fonctionnement Vernier multiphase. Le schéma est volontairement réduit à cinq phases lentes et cinq phases rapides afin de rendre lisible l'observation parallèle de plusieurs couples de phase.	20
6.4	Carte de la matrice 8×8 des détecteurs de phase. Chaque cellule correspond à une paire (n_s, n_f) et à un coefficient fin nominal associé.	21
7.1	Transition matérielle entre l'architecture Vernier de référence et l'implémentation active MPTDC . Le style reprend celui du modèle de référence afin de rendre visibles les briques conservées, modifiées et ajoutées.	24
7.2	Carte des domaines temporels et des frontières CDC dans l'architecture active. Les traversées représentées transportent des commandes compactes, des compteurs Gray ou des images figées, et non des phases analogiques en évolution continue.	25
7.3	Capture asynchrone des événements. Les fronts START/STOP arment directement les verrous et les anneaux ; clk_sys intervient ensuite pour protéger puis nettoyer la fenêtre de mesure.	26
7.4	Pipeline à deux contextes. Le snapshot protège la mesure terminée, puis le drain et la sérialisation d'un contexte peuvent se recouvrir avec la capture du contexte suivant.	26

7.5	Flux de sortie et calibration externe. L'ASIC exporte une trame compacte contenant les observables de mesure et les informations auxiliaires utiles ; le décodage et la correction par LUT restent réalisés hors circuit.	27
8.1	Vue fonctionnelle du cœur MPTDC. Les événements arment les oscillateurs ; les faisceaux de phases alimentent la matrice Vernier ; le domaine système récupère ensuite des compteurs synchronisés, une image de mesure figée et un flux de lecture compact.	29
8.2	Protocole de fermeture d'une mesure. La FSM système observe la fin de conversion, fige l'image de la matrice, écrit le contexte, nettoie la fenêtre de détection puis autorise la lecture.	30
9.1	Effet de la calibration externe sur la distribution d'erreur. La LUT supprime le biais principal et concentre l'erreur corrigée autour de zéro.	34
9.2	DNL/INL observables sur les codes atteints. La métrique décrit les codes effectivement vus par la campagne ; elle ne prétend pas remplir uniformément tous les emplacements de la grille brute.	35
9.3	Évolution de l'erreur avec le moyennage statistique après LUT, bornée au domaine $N \leq 64$	36

Liste des tableaux

5.1	Comparaison synthétique des principales familles de TDC . Les ordres de grandeur sont indicatifs et servent ici à positionner le compromis recherché pour SPADMIC [2].	15
7.1	Arbitrages structurants qui font passer l’architecture Vernier de référence à un bloc réellement intégrable dans SPADMIC	25
8.1	Paramètres architecturaux principaux de l’implémentation MPTDC	28
8.2	Répartition fonctionnelle des principales briques matérielles. Les noms exacts des modules RTL restent documentés dans le dépôt, mais le tableau principal garde une lecture système.	29
9.1	Résultat principal de calibration sur validation tenue hors apprentissage. La correction supprime le biais brut de l’ordre de 1.9 ns et ramène la RMSE à 18.56 ps.	33
9.2	Étude de moyennage post-LUT limitée à un domaine réaliste pour le corps du rapport. Les seuils de 10 ps et 5 ps sont franchis respectivement autour de $N = 4$ et $N = 15$	36

Chapitre 1

Introduction générale

Dans de nombreux systèmes de détection, le premier objectif consiste simplement à savoir qu'un événement a eu lieu. Cette information binaire est déjà utile, mais elle devient rapidement insuffisante dès que l'on cherche à reconstruire plus finement ce qui s'est passé. Il faut alors connaître non seulement la présence d'un signal, mais aussi son instant d'apparition, sa position et sa relation avec les autres signaux observés.

Cette idée est particulièrement importante pour les détecteurs rapides. Une impulsion peut être très courte, arriver à un instant imprévisible et devoir être associée à d'autres informations avant d'être exploitable. L'électronique de lecture ne peut donc pas se contenter de compter les événements : elle doit aussi les dater, les organiser et les transmettre dans un format robuste.

Dans ce cadre s'inscrit le projet **SPADMIC**. Il s'agit d'un prototype d'**ASIC** (*Application-Specific Integrated Circuit*), c'est-à-dire un circuit intégré conçu pour une application dédiée. Il vise à intégrer une électronique de lecture numérique autour d'une matrice de **SPAD** (*Single-Photon Avalanche Diode*), des détecteurs capables de produire une impulsion lorsqu'un photon est détecté. Dans ce type de système, la mesure temporelle devient une information centrale.

Pour mesurer un intervalle de temps dans une chaîne numérique, on utilise un convertisseur temps-numérique, ou **TDC** (*Time-to-Digital Converter*). Le bloc étudié dans ce rapport est une version multiphase de ce type de convertisseur, appelée **MPTDC** (*Multi-Phase Time-to-Digital Converter*). L'objectif de ce rapport n'est pas de présenter immédiatement tous les détails de ce bloc, mais de construire progressivement le contexte : d'abord le rôle de la puce **SPADMIC**, puis les besoins de mesure temporelle, ensuite les principes des **TDC**, et enfin l'implémentation RTL détaillée du **MPTDC**. Le terme **RTL** (*Register Transfer Level*) désigne ici la description numérique du circuit avant synthèse matérielle.

La figure 1.1 donne un premier modèle mental de cette organisation. Elle situe la matrice **SPAD**, les trois voies **MPTDC**, le bloc de position, l'arbitrage numérique et la calibration hôte avant d'entrer dans les détails techniques des chapitres suivants.




FIGURE 1.1 – Vue d'ensemble simplifiée du prototype **SPADMIC** et de la place du cœur **MPTDC** dans la chaîne de lecture.

1.1 Contexte et problématique

La conception d'un **TDC** de haute précision impose de concilier plusieurs exigences souvent difficiles à satisfaire simultanément. Il faut réduire le pas de quantification, conserver une plage dynamique utile, limiter le bruit et le jitter, et maintenir une architecture compatible avec une intégration dans un **ASIC**. Dans ce cadre, les architectures de type Vernier occupent une place particulièrement intéressante, car elles permettent de s'affranchir partiellement de la limite imposée par le délai élémentaire d'une cellule logique en exploitant la différence entre deux délais voisins.

Dans **SPADMIC**, la présence de trois voies **TDC** ne vient pas d'un simple besoin de paralléliser trois événements indépendants. Elle est liée à l'organisation tri-axis déjà validée dans le cadre de **PICMIC** (*PICosecond-MICrometer sensor*) [1]. Ce concept repose sur une matrice de pixels hexagonaux interconnectés : la charge ou l'impulsion générée par un impact est projetée sur trois familles de lignes orientées selon -120° , 0° et 120° . Cette lecture projective réduit fortement le nombre de canaux électroniques actifs par rapport à une lecture pixel par pixel, tout en conservant assez d'information géométrique pour reconstruire la position par croisement des projections et calcul de centroïde. Les trois **TDC** correspondent donc aux trois axes de lecture d'un même événement physique, avant mutualisation de la sortie numérique.

La thèse d'Amina Annagrebah, utilisée ici comme référence théorique principale, propose une étude approfondie de ces architectures et, plus précisément, d'une approche Vernier à oscillateurs en anneau multiphase appliquée à des besoins de mesure temporelle de très haute précision [2]. Ce travail constitue une base particulièrement solide pour introduire

les notions nécessaires avant d’aborder l’architecture développée dans le cadre du projet **SPADMIC** et son cœur **MPTDC**.

1.2 Périmètre et organisation du document

Le présent rapport adopte volontairement un périmètre maîtrisé. Au moment de la rédaction initiale, l’architecture globale de **SPADMIC** n’était pas encore totalement figée, même si elle s’est depuis davantage stabilisée. Il ne s’agit donc pas de décrire tout l’ASIC comme un objet déjà définitivement arrêté, mais de présenter de manière cohérente ce qui est déjà structuré, justifiable et techniquement défendable.

Le rapport s’ouvre sur la présentation du cadre scientifique et institutionnel au sein duquel s’inscrit l’alternance. Il introduit ensuite le contexte général du projet **SPADMIC**, les contributions numériques réalisées et la place du **MPTDC** dans la chaîne de lecture de l’ASIC. La partie suivante développe les fondements théoriques des **TDC**, leurs métriques de performance et les architectures de type Vernier. Sur cette base, l’étude se prolonge par la description de l’architecture de référence extraite de la thèse, puis par une transition vers l’implémentation effectivement retenue. Enfin, le rapport détaille l’architecture active de **MPTDC**, puis présente la méthodologie de caractérisation, les résultats de calibration et les limites encore ouvertes vers une future intégration plus aboutie.

Chapitre 2

Présentation du CNRS et de l'IN2P3

Le **Centre National de la Recherche Scientifique (CNRS)** occupe une place centrale dans le paysage de la recherche publique française. Organisme pluridisciplinaire, il a pour mission de produire des connaissances, de mobiliser les différentes disciplines scientifiques et d'éclairer les grands défis contemporains, en lien avec les autres acteurs de la recherche [3]. Cette organisation permet d'articuler recherche fondamentale, ingénierie et coopération avec les universités, les laboratoires et les grandes infrastructures scientifiques.

Dans les domaines relevant de la physique et de l'instrumentation, le CNRS joue un rôle déterminant non seulement par ses contributions scientifiques, mais aussi par sa capacité à fédérer des moyens humains et techniques autour de projets de long terme. Cette dimension est particulièrement visible dans les activités liées à la conception de détecteurs, à l'électronique associée, au traitement du signal et au développement de circuits intégrés spécialisés pour des environnements expérimentaux exigeants.

2.1 L'IN2P3 : un institut tourné vers la physique subatomique et l'instrumentation

Parmi les instituts du CNRS, l'**IN2P3 (Institut National de Physique Nucléaire et de Physique des Particules)** joue un rôle majeur dans la coordination de la recherche française en physique subatomique. Son champ d'action couvre notamment la physique des particules, la physique nucléaire, l'astrophysique et la cosmologie, ainsi que le développement des moyens expérimentaux nécessaires à ces disciplines. À ce titre, l'IN2P3 ne se limite pas à une activité purement théorique : il contribue également à la conception d'instrumentations complexes, de chaînes d'acquisition et de systèmes électroniques adaptés à des besoins de mesure de très haute précision [4].

L'activité de l'IN2P3 s'appuie sur un réseau de laboratoires, de plateformes technologiques et de collaborations nationales et internationales. Cette structuration favorise la conduite de projets ambitieux, dans lesquels les performances des détecteurs dépendent directement de la qualité de l'électronique développée en amont. Les problématiques de chronométrie fine, de lecture rapide, de robustesse et d'intégration sur *ASIC* occupent ainsi une place importante dans plusieurs thématiques de recherche portées par l'institut [4].

L'alternance présentée dans ce rapport s'inscrit dans cet environnement scientifique et technologique. Réalisée au sein de l'**IP2I**, elle prend place dans un contexte où l'électronique

de détection constitue une brique essentielle de la chaîne instrumentale. Le travail mené autour du **TDC** destiné au projet **SPADMIC** relève précisément de cette logique : traduire un besoin de mesure temporelle fine en une architecture intégrable sur circuit, compatible avec des contraintes élevées de précision, de lecture et de fiabilité.

Chapitre 3

Présentation de l'IP2I et de l'équipe de microélectronique

L'**Institut de Physique des 2 Infinis de Lyon (IP2I)** est une unité mixte de recherche placée sous la tutelle du **CNRS** et de l'**Université Claude Bernard Lyon 1**. L'institut développe des activités de recherche couvrant notamment la physique des particules, la physique nucléaire, l'astrophysique, la cosmologie, ainsi que les applications des rayonnements ionisants. Cette diversité scientifique s'accompagne d'un fort volet instrumental, au sein duquel la conception de détecteurs, de systèmes électroniques et de chaînes de lecture occupe une place structurante [5].

L'IP2I se distingue par un fonctionnement fortement interdisciplinaire. Chercheurs, enseignants-chercheurs, ingénieurs, techniciens et doctorants y collaborent autour de projets dans lesquels la qualité des dispositifs expérimentaux conditionne directement la pertinence des résultats scientifiques. Dans ce cadre, l'ingénierie n'intervient pas comme un simple support, mais comme une composante essentielle de la démarche de recherche, depuis l'expression du besoin jusqu'à la validation des solutions mises en œuvre [5].

3.1 Présentation de l'équipe de microélectronique

Au sein de cet environnement, l'équipe de **microélectronique** contribue au développement de circuits intégrés dédiés à l'instrumentation scientifique, en particulier pour les détecteurs nécessitant des performances élevées en précision temporelle, en compacité et en robustesse. Son activité couvre l'ensemble du cycle de développement, depuis la discussion avec les responsables scientifiques et la définition des contraintes jusqu'au prototypage, aux tests et à l'intégration dans des systèmes plus complets [6].

L'organisation de l'équipe repose sur deux pôles complémentaires :

- **le pôle conception analogique et mixte**, chargé de l'étude et de la conception des interfaces d'entrée, des circuits de polarisation, des fonctions de synchronisation et, plus largement, des éléments analogiques ou mixtes nécessaires au traitement fin du signal ;
- **le pôle conception et vérification numérique**, dédié à la définition des architectures numériques, au développement RTL, à la vérification fonctionnelle et à l'intégration des interfaces de lecture, en s'appuyant notamment sur des méthodologies telles que le *Digital on Top* (DoT) et l'*Universal Verification Methodology* (UVM).

Cette structuration favorise une approche transversale des projets. Les interactions entre analogique, mixte et numérique sont en effet constantes dès lors qu'il s'agit de concevoir des *ASIC* de détection à haute performance. L'équipe de microélectronique collabore ainsi étroitement avec les physiciens expérimentaux, qui définissent les besoins scientifiques, mais aussi avec les autres groupes techniques impliqués dans la lecture, l'acquisition et l'exploitation des données.

3.2 Inscription du travail réalisé dans l'équipe

Le travail présenté dans ce rapport s'inscrit pleinement dans cette dynamique collective. Il porte sur l'étude et l'implémentation d'un bloc de **conversion temps-numérique** destiné à être intégré dans l'ASIC **SPADMIC**. Ce sujet se situe à l'interface entre plusieurs problématiques : compréhension théorique de la mesure temporelle fine, choix d'architecture, organisation de la lecture des données et prise en compte des contraintes d'intégration dans un système complet.

Dans ce contexte, l'environnement offert par l'IP2I et par son équipe de microélectronique constitue un cadre particulièrement pertinent. Il permet d'aborder le sujet avec une vision à la fois scientifique, technologique et méthodologique, en reliant les besoins de la détection aux choix de conception retenus pour l'architecture étudiée dans la suite de ce rapport.

Chapitre 4

Contexte de l’ASIC SPADMIC

Le projet **SPADMIC** s’inscrit dans une démarche d’intégration d’une électronique de lecture dédiée à une matrice de **SPAD** (*Single-Photon Avalanche Diode*) [7], [8]. Dans un tel système, l’information utile n’est pas limitée à la simple détection d’un événement : l’instant précis auquel cet événement se produit devient lui aussi une grandeur à exploiter. La mesure temporelle fine n’est donc pas un simple complément fonctionnel ; elle conditionne directement la valeur scientifique du système complet, la qualité de la discrimination des événements et la pertinence des traitements numériques réalisés en aval.

Dans le contexte de cette alternance, **SPADMIC** doit être considéré comme un ASIC prototype. Il ne représente pas encore une version finale complètement figée, mais un véhicule de validation à deux niveaux : validation du comportement visé pour la matrice de SPAD dans le procédé choisi, et validation de l’architecture numérique de lecture qui devra ensuite évoluer vers une version plus avancée. Dans cet ensemble, le bloc de conversion temps-numérique développé autour du projet **MPTDC** apparaît comme l’une des briques les plus structurées et les plus documentées. Il dispose déjà d’un socle théorique clair, d’une implémentation RTL complète, d’une stratégie de calibration identifiée et d’un environnement de vérification cohérent. Cette maturité relative justifie qu’il constitue le cœur technique du présent rapport, sans être isolé artificiellement du reste de l’ASIC.

4.1 Place du TDC dans l’ASIC SPADMIC

Une matrice de **SPAD** produit des impulsions brèves, asynchrones et potentiellement nombreuses. Pour rendre ces impulsions exploitables, l’électronique de lecture doit remplir plusieurs rôles simultanément :

- détecter l’événement et le convertir en information numérique ;
- l’associer à un instant de référence avec une finesse compatible avec l’application visée ;
- conserver une plage dynamique suffisante pour couvrir des délais utiles allant bien au-delà du seul pas de quantification ;
- transmettre les données sans imposer un volume de sortie ou un nombre de broches irréaliste.

Cette combinaison de contraintes explique pourquoi un **TDC** destiné à **SPADMIC** ne peut pas être conçu comme un bloc isolé, uniquement optimisé pour la résolution. Il doit être pensé comme une brique mixte, à l’interface entre une capture asynchrone, une logique de mesure rapide, des mécanismes de stockage temporaires et une chaîne de lecture

numérique cadencée par une horloge système bien plus lente.

Dans l'architecture active de l'ASIC, ce besoin ne se traduit pas par un seul TDC central. La matrice de SPAD reprend le principe de lecture projective tri-axis introduit par **PICMIC** (*PICosecond-MICrometer sensor*) [1] : un événement local produit trois informations projetées suivant des directions géométriques autour de -120° , 0° et 120° . Les trois voies TDC ne sont donc pas seulement trois canaux indépendants ajoutés pour augmenter le débit ; elles correspondent aux trois axes temporels nécessaires pour reconstruire ensuite la position du cluster détecté par croisement géométrique et estimation de centroïde. La lecture numérique est mutualisée plus loin afin de conserver ce principe sans multiplier inutilement les sorties de l'ASIC.




FIGURE 4.1 – Architecture de lecture de **SPADMIC**. Les projections de la matrice alimentent en parallèle le chemin temporel **MPTDC** et le chemin spatial de position ; le contrôleur supérieur choisit ensuite le mode d'export vers le flux **TX** partagé.

La figure 4.1 montre bien cette dualité. Le chemin temporel reste fondé sur le principe Vernier et produit des enregistrements issus des trois axes **MPTDC**. En parallèle, le bloc de position reçoit directement les lignes projetées de la matrice et produit ses propres paquets spatiaux. Cette séparation est importante : le calcul de position ne dépend pas des sorties des **MPTDC**. Le contrôleur supérieur détermine seulement quel chemin est activé ou exporté : **TDC** seul, position seule ou fonctionnement mixte.

4.2 Contribution numérique dans la puce

Le travail réalisé ne se limite pas à l'écriture isolée du cœur **MPTDC**. Il s'inscrit dans une contribution numérique plus large à la chaîne **SPADMIC**. Cette contribution couvre notamment la définition des registres de contrôle et de statut, l'intégration avec le bus **I2C**, l'organisation de la lecture des événements, les mémoires **FIFO** (*First In, First Out*), la sérialisation de sortie et la définition des formats de paquets.

Cette vue système est importante pour la cohérence du rapport. Elle montre que le **MPTDC** n'est pas seulement un bloc de mesure, mais une brique qui doit dialoguer avec une infrastructure numérique complète. Les choix de protocole, de largeur de bus, de buffering et de mutualisation de sortie conditionnent directement la manière dont les données temporelles peuvent être exploitées hors de l'ASIC.

4.3 Contraintes fonctionnelles et technologiques

4.3.1 Contraintes liées à la mesure

Le premier niveau de contrainte est directement lié à la mesure elle-même. Un **TDC** intégré dans **SPADMIC** doit combiner :

- une résolution suffisamment fine pour rester pertinente dans un contexte de photon timing ;
- une plage dynamique utile, bien supérieure à quelques pas élémentaires ;
- une latence de réarmement courte, afin de ne pas transformer la chaîne de lecture en goulet d'étranglement ;
- une capacité à gérer plusieurs événements ou plusieurs détections associées à une même conversion ;
- une forme de robustesse face aux variations de procédé, de tension et de température.

Ces exigences ne peuvent pas être satisfaites par une architecture purement idéale. Dès que l'on passe à une implémentation réelle, il faut tenir compte du jitter des oscillateurs, de la non-uniformité de la grille fine, des frontières de comptage, des contraintes de communication entre domaines d'horloge et des limites imposées par la lecture des données.

4.3.2 Contraintes d'intégration dans un circuit en *ASIC*

Le second niveau de contrainte provient de l'intégration elle-même. Le projet vise une implémentation en technologie **XFAB XH018** (180 nm CMOS), ce qui impose de conserver un regard réaliste sur la complexité numérique embarquée. Dans un tel contexte, chaque choix architectural a un impact direct sur :

- la surface occupée par la matrice de détection de phase ;
- la profondeur des pipelines nécessaires à la fermeture temporelle ;
- la consommation associée aux oscillateurs, aux compteurs et à la lecture ;
- la difficulté de synthèse, de contraintes **STA** (*Static Timing Analysis*) et de revue **CDC** (*Clock Domain Crossing*) ;
- le coût en broches et en bande passante de la sortie numérique, d'autant plus sensible que l'ASIC doit agréger plusieurs voies temporelles avant l'export.

Autrement dit, une bonne architecture n'est pas seulement celle qui donne la meilleure formule de conversion. C'est aussi celle qui reste implémentable, vérifiable et intégrable sans déplacer les difficultés vers un autre niveau du système.

4.4 Maturité technique du cœur MPTDC

L'architecture globale de **SPADMIC** n'est pas encore entièrement figée, mais le bloc de conversion temps-numérique dispose déjà :

- d'un socle théorique solidement documenté dans la littérature et dans la thèse de référence [2] ;
- d'une implémentation active suffisamment riche pour révéler de vraies contraintes d'ingénierie ;
- d'une infrastructure de simulation, de collecte et de calibration permettant d'aller au-delà d'une simple description conceptuelle.

Cette maturité se traduit par des objets vérifiables : une hiérarchie RTL complète, des bancs d'intégration, un environnement VIP, des scripts de collecte lourde et une calibration

hors ASIC. Le **MPTDC** constitue donc le point où les contraintes de l'ASIC deviennent concrètes : capture asynchrone, domaines d'horloge multiples, stockage temporaire, flux de lecture partagé, non-uniformité de la grille temporelle et besoin de caractérisation statistique.

4.5 Objectifs techniques retenus pour le bloc étudié

À ce niveau du document, les objectifs doivent rester formulés comme des exigences système, avant d'introduire les détails Vernier et RTL dans les chapitres suivants :

- accroître la granularité de la quantification fine par une interpolation spatio-temporelle à haute densité ;
- accepter des impulsions de mesure réellement asynchrones, cohérentes avec la nature des événements détectés ;
- découpler la dynamique temporelle de la mesure immédiate du débit de lecture de l'ASIC ;
- exporter des observables suffisamment riches pour permettre une calibration externe évolutive ;
- limiter le coût d'intégration en broches, en bande passante et en logique de sortie ;
- maintenir une architecture vérifiable, caractérisable et compatible avec les contraintes d'un prototype en 180 nm.

Ces objectifs montrent déjà que la question centrale n'est pas seulement : « comment obtenir quelques picosecondes de résolution ? » La vraie question est plus large : « comment construire un **TDC** de haute précision qui reste cohérent avec une implémentation *ASIC*, une stratégie de vérification, un ASIC prototype à plusieurs voies TDC et un budget d'intégration réaliste ? »

À retenir

Le cœur **MPTDC** est une brique d'architecture réelle, soumise à des contraintes de technologie, de domaines d'horloge, de lecture, de surface et de calibration. Son intérêt technique vient de cette articulation entre exigence temporelle, intégration ASIC et vérification numérique.

Chapitre 5

Fondements théoriques des convertisseurs temps-numérique

5.1 Rôle d'un TDC dans une chaîne de détection

Un convertisseur temps-numérique a pour fonction de transformer un intervalle de temps en un mot binaire exploitable par une chaîne numérique. Cette opération est indispensable dès lors que l'information utile n'est pas portée uniquement par l'amplitude d'un signal, mais aussi par son instant d'apparition, sa durée, ou le décalage temporel entre deux événements. Dans le domaine de l'instrumentation scientifique, cette capacité intervient notamment pour la chronométrie fine, la localisation temporelle d'un événement et l'amélioration de la reconstruction globale d'un système de détection [2], [9].

Dans sa forme la plus générale, un **TDC** reçoit deux événements : un événement de départ, qui initialise l'observation, puis un événement d'arrêt, qui ferme l'intervalle à mesurer. Dans une architecture intégrée réelle, cette vision simplifiée doit être enrichie : les événements sont asynchrones, la conversion peut produire plusieurs hits, la fermeture peut aussi être déclenchée par un watchdog, et la valeur exportée n'est pas toujours un horodatage final prêt à l'emploi. Dans de nombreuses architectures modernes, le **TDC** fournit plutôt un ensemble d'observables qui devront ensuite être interprétées, corrigées et parfois recalibrées.

La figure 5.1 résume cette idée à l'échelle système. Elle donne volontairement une vue d'ensemble avant de zoomer, dans les chapitres suivants, sur le mécanisme Vernier puis sur l'architecture qui l'exploite. Une chaîne de lecture dédiée à la mesure du temps comprend généralement un détecteur ou une source d'événement, une interface d'entrée chargée de mettre le signal en forme, puis un **TDC** responsable de la conversion de l'information temporelle en données numériques.



FIGURE 5.1 – Schéma de synthèse d'une chaîne de mesure temporelle, du détecteur au codage binaire.

Dans la thèse de référence, cette problématique est traitée dans le contexte d'une électronique de lecture destinée à des applications de physique des particules, où la qualité

de la mesure temporelle conditionne directement la performance du système complet [2]. Même si le cas d'usage étudié dans le présent rapport diffère, les contraintes fondamentales restent proches : obtenir une mesure fine, robuste et intégrable.

5.2 Grandeurs de performance à considérer

L'analyse d'un **TDC** ne se limite pas à sa seule résolution nominale. Plusieurs métriques complémentaires sont nécessaires pour caractériser son comportement [2]. Dans un projet comme **SPADMIC**, cette lecture multi-critère est indispensable, car une amélioration d'une grandeur peut dégrader fortement une autre.

5.2.1 Résolution temporelle et plage dynamique

La première métrique est la résolution temporelle, souvent notée T_{LSB} . Elle correspond au plus petit intervalle de temps que le convertisseur peut discriminer. Dans un convertisseur idéal, cette grandeur joue un rôle analogue au bit de poids faible d'un convertisseur amplitude-numérique. Dans la pratique, cette grandeur ne doit pas être confondue avec la précision mesurée en **RMS** : une résolution nominale très fine ne garantit pas, à elle seule, une dispersion faible.

La seconde métrique est la plage dynamique. Elle désigne l'intervalle maximal que le convertisseur peut mesurer tout en conservant un codage exploitable. En pratique, une architecture très précise mais de faible dynamique devient rapidement difficile à utiliser si elle ne couvre pas les délais réellement rencontrés dans le système. Dans un **Vernier** à oscillateurs en anneau, cette dynamique dépend non seulement du nombre de comptes grossiers disponibles, mais aussi du temps nécessaire au rattrapage entre oscillateur lent et oscillateur rapide.

5.2.2 Linéarité

La linéarité traduit l'écart entre la caractéristique réelle du convertisseur et sa caractéristique idéale. Deux indicateurs sont classiquement utilisés [2], [10] :

- la non-linéarité différentielle (**DNL**), qui mesure l'écart de largeur d'un palier par rapport à 1 LSB ;
- la non-linéarité intégrale (**INL**), qui cumule ces écarts le long de la fonction de transfert.

Dans le cadre rappelé par la thèse, ces grandeurs peuvent être exprimées sous la forme :

$$\text{DNL}(n) = \frac{\Delta T_{n+1,n} - T_{\text{LSB}}}{T_{\text{LSB}}} \quad (5.1)$$

$$\text{INL}(i) = \sum_{n=1}^i \text{DNL}(n) \quad (5.2)$$

Une bonne résolution ne suffit donc pas. Un convertisseur réellement exploitable doit également conserver une linéarité compatible avec la précision recherchée.

5.2.3 Précision temporelle RMS

Une autre métrique essentielle est l'erreur de conversion exprimée sous forme **RMS**. Elle reflète la dispersion de l'erreur lorsque le convertisseur est soumis aux différentes sources d'aléas : bruit électronique, jitter, bruit de quantification ou variations des conditions opératoires. Dans la thèse, cette grandeur est utilisée comme indicateur central de la précision temporelle effective du convertisseur [2]. Pour un **TDC Vernier**, cette métrique est particulièrement sensible au jitter cumulé des oscillateurs et à la façon dont la frontière grossière/fine est reconstruite.

5.2.4 Temps mort, débit et observabilité

Dans une architecture embarquée, il faut également considérer le temps mort et le débit. Le temps mort représente l'intervalle minimal entre deux mesures acceptées. Il dépend de la fermeture de la conversion, du nettoyage interne des détecteurs de phase, de la remise à zéro des compteurs et du mécanisme de réarmement. Le débit, lui, dépend en plus de la lecture, de la profondeur des files FIFO et de la présence éventuelle de rétropression sur la sortie numérique.

Enfin, l'observabilité constitue une métrique moins classique mais essentielle dans ce travail. Un **TDC** qui n'exporte qu'un code final compact peut être suffisant dans un cas d'usage simple, mais il devient difficile à recalibrer, à diagnostiquer ou à caractériser finement. À l'inverse, un bloc qui exporte des observables riches permet un traitement externe à l'ASIC plus puissant, au prix d'un format de sortie plus élaboré.

5.3 Panorama des grandes familles d'architectures

La littérature distingue plusieurs familles d'architectures pour la mesure d'intervalles de temps [2], [9]. Parmi les plus importantes, on retrouve :

- les architectures analogiques de type **TAC**, qui convertissent le temps en tension avant numérisation ;
- les architectures numériques à **compteur**, très intégrables mais limitées par la fréquence d'horloge requise pour atteindre de très fines résolutions ;
- les structures à **ligne à délais**, qui exploitent les retards élémentaires des cellules logiques ;
- les architectures à **oscillateurs en anneau**, intéressantes pour combiner compacité et dynamique ;
- les architectures **Vernier**, qui exploitent la différence entre deux délais ou deux périodes proches pour descendre sous le seuil technologique imposé par un seul élément de retard.

Le tableau 5.1 synthétise les compromis les plus importants. Les ordres de grandeur indiqués sont volontairement donnés à titre comparatif : ils dépendent fortement de la technologie, du niveau d'intégration et des choix d'implémentation. Ils restent néanmoins suffisants pour motiver le choix architectural retenu dans **SPADMIC**.

Architecture	Principe	Résolution typique	Plage dynamique	Surface	Puissance
TAC analogique	Intégration d'un courant sur condensateur puis conversion ADC	10 ps à 100 ps	Moyenne	Moyenne	Moyenne à élevée
Compteur numérique	Horloge de référence échantillonnée au START/STOP	> 100 ps sauf horloge très rapide	Très large	Faible	Forte si l'horloge monte en fréquence
Ligne à délais	Propagation d'une impulsion le long d'une chaîne de retard	10 ps à 100 ps	Courte à moyenne	Élevée si la plage augmente	Faible à moyenne
DLL / PLL / interpolation	Phases verrouillées ou interpolation fractionnaire	5 ps à 20 ps	Moyenne	Moyenne à élevée	Moyenne à élevée
Oscillateur en anneau	Comptage sur oscillateur local et capture de phase	20 ps à 100 ps	Moyenne à large	Faible à moyenne	Moyenne
Vernier ligne à délais	Deux chaînes à retards légèrement différents	1 ps à 20 ps	Moyenne	Élevée	Moyenne
Vernier RO multiphase	Deux oscillateurs + observation multiphase des croisements	5 ps à 20 ps nominal brut	Moyenne à large	Moyenne	Moyenne

TABLE 5.1 – Comparaison synthétique des principales familles de **TDC**. Les ordres de grandeur sont indicatifs et servent ici à positionner le compromis recherché pour **SPADMIC** [2].

5.4 Pourquoi l'approche Vernier a été retenue

La thèse montre clairement que les architectures Vernier occupent une position particulièrement favorable lorsque l'on cherche à atteindre des résolutions très fines tout en conservant une intégration réaliste en technologie CMOS [2], [9], [11]. Cet intérêt tient à un point fondamental : la résolution n'est plus fixée par le délai absolu d'une seule cellule, mais par la différence entre deux délais voisins. Il devient alors possible de descendre sous le seuil technologique apparent d'un simple inverseur.

Dans le contexte **SPADMIC**, plusieurs arguments renforcent ce choix :

- les événements **START/STOP** sont asynchrones, ce qui se prête naturellement à une architecture déclenchée par événements plutôt qu'à une simple logique synchrone à horloge unique ;
- les oscillateurs en anneau permettent de construire une architecture compacte, répliquable et compatible avec une logique purement numérique ;
- l'observation multiphase améliore la granularité fine sans imposer une ligne à délais extrêmement longue ;
- l'export d'observables riches autorise une calibration externe à l'ASIC, ce qui détend fortement les contraintes de correction embarquée.

Le choix Vernier ne signifie toutefois pas que l'architecture devient simple. Il déplace au contraire la difficulté : au lieu de subir surtout la limite de l'horloge de référence, le concepteur doit désormais gérer le jitter des oscillateurs, la non-uniformité de la grille fine, les ambiguïtés de frontière et les contraintes de traversée entre domaines d'horloge.

5.5 Limites structurelles d'un Vernier multiphase

Une architecture Vernier multiphase apporte donc un gain réel, mais ce gain n'est pas gratuit. Les limites les plus importantes sont les suivantes :

- la grille fine n'est pas uniformément couverte ; toutes les valeurs intermédiaires ne sont pas atteignables ;
- les oscillateurs introduisent du jitter cumulé, qui augmente avec le temps de conversion ;
- la cohérence entre comptage grossier et détection fine dépend fortement de la gestion correcte des frontières temporelles ;
- l'architecture fait intervenir plusieurs domaines d'horloge et des signaux asynchrones, ce qui impose une discipline RTL et CDC beaucoup plus stricte qu'un simple schéma de principe.

À retenir

Le choix d'un **Vernier multiphase** dans **SPADMIC** vient d'un compromis clair : cette architecture donne un chemin réaliste vers une résolution fine dans une implémentation numérique intégrable, mais elle impose en échange une forte maîtrise des effets de frontière, du jitter, du format de données exporté et de la calibration externe à l'ASIC.

Dans cette optique, la suite du rapport ne cherche pas à accumuler les schémas de toutes les familles de **TDC**. Elle privilégie au contraire une montée en précision : principe Vernier, architecture de référence, contraintes d'implémentation, puis description détaillée du bloc **MPTDC**.

Chapitre 6

Principe Vernier et architecture de référence issue de la thèse

6.1 Principe Vernier appliqué à la mesure du temps

Le principe Vernier consiste à comparer deux évolutions temporelles voisines mais non identiques. Dans un **TDC** Vernier, cette idée se traduit par l'utilisation de deux chemins de propagation, ou de deux oscillateurs, dont les délais élémentaires diffèrent légèrement. L'information temporelle n'est alors plus codée par une période unique, mais par la différence entre deux périodes proches [2], [9], [11].

Dans le cas d'un Vernier à oscillateurs en anneau, un oscillateur lent est déclenché par l'événement de départ, tandis qu'un oscillateur rapide est déclenché par l'événement d'arrêt. Comme la période de l'oscillateur rapide est plus faible, ce dernier rattrape progressivement l'oscillateur lent. La première coïncidence utile permet de localiser l'intervalle mesuré avec une finesse déterminée par l'écart entre les deux périodes.

La formulation de base rappelée dans la thèse s'écrit sous la forme [2] :

$$T_{\text{in}} = N_{\text{slow}} T_{\text{slow}} + N_{\text{fast}} T_{\text{LSB}} \quad (6.1)$$

$$T_{\text{LSB}} = T_{\text{slow}} - T_{\text{fast}} \quad (6.2)$$

Cette écriture met en évidence deux idées majeures. D'une part, le temps mesuré repose sur une décomposition en composantes grossière et fine. D'autre part, la résolution n'est pas fixée par une période absolue mais par la différence entre deux périodes voisines. Cette propriété est à l'origine de l'intérêt de l'approche Vernier pour les mesures de très haute précision.

Dans une écriture plus proche d'une implémentation multiphase, la mesure peut être lue comme :

$$T_{\text{mes}} \approx N_{\text{slow}} T_{\text{slow}} + N_{\text{fast}} (T_{\text{slow}} - T_{\text{fast}}) + t_{\text{fine}}(n_s, n_f) \quad (6.3)$$

où N_{slow} et N_{fast} correspondent aux compteurs grossiers, tandis que $t_{\text{fine}}(n_s, n_f)$ représente la correction associée à la cellule de phase effectivement activée. Dans un montage multiphase, cette dernière contribution n'est plus un simple résidu abstrait : elle est directement portée par l'indice de phase lent n_s et l'indice de phase rapide n_f .

La figure 6.1 met ce mécanisme en scène sous forme temporelle détaillée. Le rattrapage progressif du chemin rapide par rapport au chemin lent illustre directement la séparation entre l'information grossière, liée au nombre de cycles accumulés avant coïncidence, et l'information fine, portée par la position de la coïncidence elle-même.




FIGURE 6.1 – Schéma temporel de synthèse du principe Vernier détaillé. Le rattrapage progressif du chemin rapide structure la mesure grossière, tandis que l'observation multiphase affine la position de la première coïncidence dans l'intervalle T_{LSB} .

6.2 Pourquoi passer à une architecture multiphase

La thèse ne s'arrête pas à une architecture Vernier monophasé classique. Elle étudie une adaptation multiphase inspirée de l'approche 2D Vernier, de manière à exploiter simultanément plusieurs sorties de phase des oscillateurs en anneau [2]. Cette extension augmente le nombre de points d'observation et améliore l'efficacité de la quantification temporelle.

Dans cette approche, la résolution temporelle multiphase Δ est liée à la résolution monophasé T_{LSB} par la relation :

$$\Delta = \frac{T_{LSB}}{n_b} \quad (6.4)$$

où n_b représente le nombre d'étages exploités dans l'oscillateur en anneau.

Autrement dit, l'approche multiphase ne remplace pas le principe Vernier ; elle le raffine en subdivisant l'intervalle élémentaire T_{LSB} grâce à l'observation simultanée de plusieurs taps. Là où un Vernier simple attendrait la coïncidence sur une seule paire de phases, une architecture multiphase observe une famille entière de combinaisons et transforme ce rattrapage en une grille 2D.

L'intérêt du multiphase n'est donc pas seulement d'augmenter le nombre de points d'observation ; il est aussi de réduire le temps nécessaire à la décision de mesure. Or, comme le jitter accumulé des oscillateurs croît avec le temps d'observation, cette réduction contribue à limiter la dégradation temporelle de la conversion [2]. Cette idée doit être distinguée du moyennage statistique présenté au chapitre 9 : ici, le gain intervient pendant une conversion unique, par architecture, et non par moyenne de plusieurs mesures corrigées.

La thèse montre également que l'architecture multiphase permet, en première approximation :

- de réduire le temps de conversion par rapport à l'approche monophasé ;
- d'améliorer la résolution temporelle ;

- de limiter l'impact du jitter cumulé, dont la croissance suit une loi en racine du temps d'observation.

6.3 Architecture de référence

Après la vue temporelle du rattrapage, la figure 6.2 synthétise l'architecture de référence retenue dans la thèse. Celle-ci s'organise autour de quatre briques principales :

- les deux oscillateurs en anneau, lent et rapide ;
- une matrice de détection de phase chargée d'observer la coïncidence entre les phases ;
- les compteurs, qui assurent la partie grossière de la mesure ;
- une mémoire ou structure de stockage, qui fige les informations utiles au moment de la conversion.




FIGURE 6.2 – Schéma de synthèse de l'architecture Vernier multiphase de référence, inspiré des principes décrits dans la thèse [2].

Sur le plan conceptuel, cette structuration est particulièrement intéressante pour un futur passage vers une implémentation numérique plus complète. Elle sépare clairement la génération des phases, leur observation, le comptage grossier et le stockage des résultats. Cette séparation fonctionnelle facilite ensuite les adaptations nécessaires à une intégration plus large dans un système de lecture.

La figure 6.3 complète cette vue bloc par une lecture temporelle réduite à cinq phases. Elle montre que la décision ne porte pas sur un seul front lent et un seul front rapide, mais sur plusieurs couples observables en parallèle.

Chronogramme simplifié du fonctionnement Vernier multiphase




FIGURE 6.3 – Chronogramme simplifié du fonctionnement Vernier multiphase. Le schéma est volontairement réduit à cinq phases lentes et cinq phases rapides afin de rendre lisible l’observation parallèle de plusieurs couples de phase.

6.4 Lecture explicite de la matrice de phase

Dans l’implémentation active du projet, la matrice de détection de phase utilise 8 phases lentes et 8 phases rapides, soit $8 \times 8 = 64$ cellules. Chaque cellule correspond à une paire (n_s, n_f) , avec :

- $n_s \in \{0, \dots, 7\}$ pour l’indice de phase lente ;
- $n_f \in \{0, \dots, 7\}$ pour l’indice de phase rapide.

Le coefficient fin nominal utilisé dans le RTL est alors gouverné par la relation :

$$\text{fine_coef}(n_s, n_f) = 11 n_s - 10 n_f \quad (6.5)$$

qui provient directement du rapport entre le pas lent (55 ps) et la différence Vernier élémentaire (5 ps), soit $K_{\text{Vernier}} = 11$.

Ce point est fondamental, car il montre que l’information fine n’est pas issue d’une simple énumération régulière. Elle dépend d’une combinaison linéaire d’indices de phase. La figure 6.4 représente cette structure sur la matrice complète.




FIGURE 6.4 – Carte de la matrice 8×8 des détecteurs de phase. Chaque cellule correspond à une paire (n_s, n_f) et à un coefficient fin nominal associé.

Cette représentation permet de lire immédiatement deux phénomènes. D’une part, les diagonales traduisent la progression régulière du rattrapage Vernier. D’autre part, la matrice 8×8 ne projette pas ses cellules de manière uniforme sur l’axe temporel fin : plusieurs couples distincts produisent des coefficients voisins, alors que certains coefficients ne sont pas représentés. Cette propriété suffit ici comme point de vigilance théorique. Elle expliquera plus loin le choix d’exporter des observables riches et de confier la correction fine à une calibration externe, plutôt que d’introduire une correction matérielle prématurée dans le cœur ASIC.

6.5 Points de vigilance

Les bénéfices de l’approche Vernier ne doivent pas masquer ses contraintes. La thèse souligne en particulier plusieurs points de vigilance [2] :

- la sensibilité au *mismatch* lorsque la différence de délai devient très faible ;
- l’influence du bruit de premier ordre lié aux variations de procédé, de tension et de température ;
- le rôle du jitter cumulé dans les oscillateurs en anneau ;
- la nécessité d’une stratégie de calibration adaptée.

Dans le cas du projet **SPADMIC**, il faut y ajouter des points plus directement liés à l’implémentation :

- la cohérence entre comptages grossiers et détection fine lorsque l'événement **STOP** tombe sur une frontière de phase ;
- la maîtrise des traversées entre domaines d'horloge, car les oscillateurs ne sont asservis ni à **clk_sys** ni entre eux ;
- la nécessité d'un format de sortie qui reste exploitable malgré la complexité des données brutes.

À retenir

L'architecture Vernier de référence explique pourquoi la résolution fine est théoriquement accessible. L'architecture active du projet devra ensuite résoudre un second problème : comment capturer cette information sans perdre la cohérence du comptage grossier, sans allonger excessivement le temps mort, et sans rendre la lecture ou la calibration impraticables.

Chapitre 7

Transition vers l'implémentation retenue

7.1 De la structure de référence à une architecture exploitable

La structure décrite dans la thèse constitue une base théorique et architecturale solide, mais elle ne peut pas être reprise telle quelle dans un projet de lecture numérique complet sans adaptation. Dans le cadre du projet **SPADMIC**, la problématique ne consiste pas uniquement à démontrer le potentiel d'un **TDC** Vernier multiphase. Il faut également organiser la capture des événements, le stockage des résultats, leur transmission et leur exploitation à l'extérieur de l'ASIC dans un prototype complet.

La continuité entre la thèse et l'implémentation actuelle se situe donc au niveau des principes fondamentaux :

- utilisation de deux oscillateurs proches pour définir une résolution issue d'une différence de délai ;
- séparation entre information grossière et information fine ;
- observation multiphase par matrice de détection ;
- nécessité d'une calibration adaptée pour transformer les observables brutes en temps exploitable.

La différence majeure est que l'objet étudié ici n'est plus une cellule de référence isolée, mais une version intégrable dans une chaîne de lecture ASIC. L'implémentation active est construite directement autour d'une matrice de détection 8×8 , d'une capture asynchrone et d'une chaîne de lecture dans `clk_sys`. Ces choix fixent le contrat de l'architecture réelle : préserver le principe Vernier tout en obtenant un bloc routable, vérifiable et compatible avec un prototype en 180 nm.

7.2 Évolutions nécessaires dans le contexte SPADMIC

L'architecture actuellement développée s'écarte toutefois du prototype de thèse sur plusieurs aspects structurants. Elle doit en effet répondre à des besoins plus larges de robustesse, d'intégration numérique et de lecture :

- prise en charge d'événements **START/STOP** avec une logique asynchrone explicite ;
- séparation entre la capture rapide et la lecture système ;
- format de sortie numérique compatible avec une chaîne de lecture externe ;

- calibration pensée comme une opération externe à l'ASIC, et non comme une correction embarquée figée dans le silicium.

Ces choix traduisent un déplacement du centre de gravité du problème. Dans la thèse, l'accent est mis sur la démonstration et la compréhension approfondie de l'architecture Vernier multiphase. Dans l'implémentation actuelle, l'objectif devient plus systémique : il faut préserver les bénéfices du principe Vernier tout en construisant une architecture de lecture cohérente, réarmable, vérifiable et intégrable.

7.3 Vision globale de l'architecture active

Avant d'isoler les arbitrages de conception, il faut d'abord placer les blocs dans leur topologie numérique globale. La figure 7.1 reprend le formalisme matériel de l'architecture de référence et montre les transformations essentielles : la prélogique devient un front-end de capture asynchrone, la matrice de phase est ramenée à 8×8 , la mémoire d'échantillonnage devient une banque de contextes, et une chaîne de lecture système est ajoutée en sortie.




FIGURE 7.1 – Transition matérielle entre l'architecture Vernier de référence et l'implémentation active **MPTDC**. Le style reprend celui du modèle de référence afin de rendre visibles les briques conservées, modifiées et ajoutées.

Cette transition doit aussi être lue sous l'angle des domaines temporels. L'architecture réelle superpose une zone d'événements asynchrones, deux familles de signaux issues des oscillateurs lent et rapide, puis un domaine système `clk_sys` chargé du séquençage de capture, du drain et de la sérialisation. La figure 7.2 fournit cette carte de lecture avant l'analyse détaillée des compromis.




FIGURE 7.2 – Carte des domaines temporels et des frontières CDC dans l'architecture active. Les traversées représentées transportent des commandes compactes, des compteurs Gray ou des images figées, et non des phases analogiques en évolution continue.

La carte de la figure 7.2 annonce déjà les difficultés qui seront détaillées au chapitre suivant : la logique de mesure ne se résume pas à un automate unique. Elle s'appuie sur des traversées asynchrones, des compteurs Gray pour transporter les informations d'oscillateurs, puis une séparation stricte entre capture des événements, gel de l'image de mesure et lecture dans `clk_sys` [12], [13].

Contrainte	Risque principal	Choix retenu
Événements d'entrée asynchrones	Perte de précision ou métastabilité si forçage prématuré dans un domaine synchrone	Interface de capture asynchrone à verrous <i>set/reset</i>
Matrice de phase active	Surface, charge des taps et durée de scan si la matrice grossit	Matrice 8×8 régulière, suffisante pour exporter les observables de calibration
Lecture pendant la mesure	Temps mort dicté par le drain et le sérialiseur	Deux contextes, capture et drain découplés
Correction des non-idéalités	Coût silicium élevé si correction embarquée figée	Calibration externe à l'ASIC avec export d'observables riches
Intégration au système	Trop grand nombre de broches ou protocole trop ambigu	Bus 16 bit, mots typés, gestion explicite de la rétropression

TABLE 7.1 – Arbitrages structurants qui font passer l'architecture Vernier de référence à un bloc réellement intégrable dans SPADMIC.

7.4 Choix d'intégration et compromis d'architecture

Le passage du principe Vernier à un bloc ASIC intégrable impose de figer une architecture qui reste suffisamment riche pour la calibration, mais suffisamment compacte pour être routée, vérifiée et intégrée dans le prototype SPADMIC. L'implémentation active retient ainsi une matrice de phase 8×8 , deux contextes de capture et une sortie numérique étroite. La matrice fournit les couples de phase nécessaires à l'observation fine, tout en limitant la surface, la charge appliquée aux taps d'oscillateur, la complexité de drain et l'effort de fermeture temporelle.

La capture des événements reste volontairement asynchrone. Les signaux **START** et **STOP** ne sont pas d'abord ramenés dans `clk_sys`, car cela déplacerait l'incertitude temporelle

sur le chemin même que le **TDC** doit mesurer. Le front-end déclenche donc l'oscillateur lent au plus près de **START**, puis l'oscillateur rapide au plus près de **STOP**. Le domaine système intervient ensuite pour protéger l'image de mesure, orchestrer le nettoyage et préparer la lecture, sans transformer les phases analogiques en bus synchrones continus.




FIGURE 7.3 – Capture asynchrone des événements. Les fronts **START/STOP** arment directement les verrous et les anneaux ; **clk_sys** intervient ensuite pour protéger puis nettoyer la fenêtre de mesure.

Le découplage entre capture et lecture repose sur une banque à deux contextes. Ce choix évite de faire dépendre directement le réarmement du temps nécessaire au drain et à la sérialisation. Un contexte peut conserver une conversion fermée pendant que l'autre redevient disponible pour la mesure suivante. Cette organisation reste volontairement limitée : elle masque une partie de la latence de lecture sans introduire une file de contextes coûteuse, difficile à vérifier et peu justifiée pour le prototype visé.




FIGURE 7.4 – Pipeline à deux contextes. Le snapshot protège la mesure terminée, puis le drain et la sérialisation d'un contexte peuvent se recouvrir avec la capture du contexte suivant.

La sortie adopte enfin un protocole compact sur 16 bit, sous forme d'une trame de mesure structurée. Le paquet contient un en-tête, des mots de données associés aux hits et un mot de fin. Il transporte les informations nécessaires à la reconstruction externe : valeurs de mesure, métadonnées de contexte, indicateurs de frontière et champs de statut. Les anciens encodages de mode sont conservés uniquement comme compatibilité logicielle. La correction finale est donc déplacée hors ASIC : le silicium exporte une description stable et suffisamment riche de la mesure, tandis que la LUT et les modèles de calibration restent évolutifs côté hôte.




FIGURE 7.5 – Flux de sortie et calibration externe. L'ASIC exporte une trame compacte contenant les observables de mesure et les informations auxiliaires utiles ; le décodage et la correction par LUT restent réalisés hors circuit.

À retenir

La transition vers l'implémentation n'est pas une simple étape d'encapsulation. Elle transforme le principe Vernier en un bloc ASIC complet : capture asynchrone, matrice de phase compacte, double contexte, lecture `clk_sys`, paquet 16 bit et calibration externe forment un même compromis d'intégration.

Chapitre 8

Architecture du cœur MPTDC intégr  dans SPADMIC

8.1 Vue fonctionnelle

Le c ur **MPTDC** transforme le principe Vernier multiphase  tudi  pr c demment en une brique RTL int grable dans la cha ne **SPADMIC**. L'architecture ne se limite pas   deux oscillateurs : elle associe la capture des  v nements **START/STOP**, la g n ration de phases lentes et rapides, une matrice de comparaison 8×8 , une image de mesure fig e, puis une lecture dans le domaine syst me. Les param tres utiles au niveau rapport sont r sum s dans le tableau [8.1](#).

Param�tre	Valeur
G�om�trie Vernier	8×8 phases
D�lai de tap lent / rapide	55 ps / 50 ps
Diff�rence �l�mentaire	5 ps
Pas brut de reconstruction	10 ps
Nombre de contextes	2
Hits exportables par conversion	jusqu'� 15
Horloge syst�me	160 MHz
Interface de sortie	trame compacte sur bus 16 bit

TABLE 8.1 – Param tres architecturaux principaux de l'impl mentation **MPTDC**.




FIGURE 8.1 – Vue fonctionnelle du cœur MPTDC. Les événements arment les oscillateurs ; les faisceaux de phases alimentent la matrice Vernier ; le domaine système récupère ensuite des compteurs synchronisés, une image de mesure figée et un flux de lecture compact.

La figure 8.1 met en évidence la séparation des responsabilités. Les phases lentes et rapides restent locales aux oscillateurs et à la matrice ; elles ne deviennent pas un bus synchrone continu dans `clk_sys`. Le domaine système reçoit seulement des informations stabilisées : compteurs Gray synchronisés, commandes de capture, image de contexte et flux de lecture. C'est cette séparation qui rend le bloc à la fois mesurable et intégrable.

Fonction matérielle	Domaine	Rôle
Interface de capture asynchrone	Asynchrone	Mémorisation de START/STOP , acceptation de la conversion et démarrage des anneaux
Générateurs de phases lent et rapide	Oscillateurs	Production locale des huit taps utilisés par la comparaison Vernier
Compteurs grossiers Gray	Lent / rapide	Comptage large et transfert sécurisé vers le domaine système
Matrice de phase	Rapide	Détection des croisements entre phases lentes et rapides
Capture de métadonnées temporelles	Asynchrone	Conservation d'informations auxiliaires utiles aux cas de frontière
Banque de contextes	Image figée	Conservation atomique d'une conversion terminée
Lecture et sérialisation	<code>clk_sys</code>	Drain du contexte, FIFO et émission de la trame 16 bit
Surveillance	Mixte	Fermeture contrôlée en cas d'événement manquant, de blocage ou de timeout

TABLE 8.2 – Répartition fonctionnelle des principales briques matérielles. Les noms exacts des modules RTL restent documentés dans le dépôt, mais le tableau principal garde une lecture système.

8.2 Capture et cœur Vernier

La capture de **START/STOP** reste volontairement asynchrone. Un échantillonnage préalable par `clk_sys` simplifierait le RTL, mais il déplacerait l'incertitude temporelle sur le chemin même que le TDC cherche à mesurer. Le choix retenu consiste donc à déclencher directement l'anneau lent au front **START**, puis l'anneau rapide au front **STOP**. Le chronogramme de la figure 7.3, introduit au chapitre précédent, résume cette logique par deux latches *set/reset* et un nettoyage ultérieur par le domaine système.

Une fois les deux anneaux actifs, la matrice 8×8 compare les huit taps lents aux huit

taps rapides. Chaque cellule mémorise le passage utile et fournit une information fine locale. En parallèle, les compteurs grossiers donnent la position large de la conversion. L'architecture exporte aussi des métadonnées de contexte et de frontière ; elles ne sont pas destinées à être interprétées bit par bit dans le rapport, mais elles rendent observables les cas ambigus au voisinage des transitions lentes.

Ce point explique un compromis central. La grille fine issue de la matrice n'est pas uniformément remplie : certains codes sont absents ou moins denses. Le bloc ne tente pas de corriger cette non-uniformité dans le silicium. Il exporte plutôt une image de mesure suffisamment riche pour que la calibration externe reconstruise ensuite un temps corrigé.

8.3 Protocole de mesure, gel de l'image et réarmement

La fin d'une conversion n'est pas simplement un ordre de lecture. Elle forme un court protocole de mesure qui protège l'information temporelle avant toute remise à zéro de la matrice. La séquence peut se lire en cinq étapes : **START** lance l'anneau lent ; **STOP** lance l'anneau rapide et ouvre la fenêtre de détection ; la matrice mémorise les croisements utiles ; la logique système fige une image cohérente de la conversion ; puis elle nettoie la fenêtre de mesure pour rendre le bloc disponible à l'événement suivant.

La figure 8.2 explicite cette transition entre le domaine Vernier et le domaine système. La fenêtre de détection active la matrice de phase. Lorsqu'au moins une cellule a mémorisé un croisement et que la conversion est complète, la logique de contrôle déclenche d'abord le gel de l'image, puis l'écriture dans la banque de contextes. Le nettoyage intervient seulement après cette protection : il réarme la matrice sans détruire la conversion déjà capturée.

Les noms internes ne sont utiles ici que comme repères : la fenêtre de détection (**pd_gate**) autorise les cellules de la matrice ; le niveau de hit (**hit_level**) indique qu'un croisement a été mémorisé ; l'état de mesure complète (**meas_active**) demande la prise en charge par le domaine système ; puis **snapshot_en**, **capture_en** et **clear** figent, écrivent et nettoient la conversion.




FIGURE 8.2 – Protocole de fermeture d'une mesure. La FSM système observe la fin de conversion, fige l'image de la matrice, écrit le contexte, nettoie la fenêtre de détection puis autorise la lecture.

Le snapshot protège donc les données avant tout nettoyage, ce qui évite de perdre

l'image de mesure pendant que la chaîne de lecture travaille à un rythme plus lent.

Il faut distinguer ce protocole de mesure du protocole de lecture. Le premier a pour rôle de produire une image atomique et stable ; le second parcourt ensuite le contexte figé, construit les enregistrements, les amortit par un FIFO synchrone et les transmet vers la sortie 16 bit. Le format maintenu reste volontairement compact : un en-tête, deux mots par hit et un mot de fin de conversion,

$$N_{\text{mots}} = 2 N_{\text{hits}} + 2.$$

Les informations auxiliaires de calibration sont intégrées à cette trame sans introduire de mode de sortie concurrent. Le réarmement est ainsi amélioré : dès qu'une conversion est protégée dans un contexte, le cœur peut préparer une nouvelle fenêtre de mesure sans attendre que tout le paquet précédent soit transmis. Si la lecture aval est suspendue, le drain conserve sa position ; si les deux contextes restent occupés trop longtemps, le bloc rend cette situation observable par ses champs de statut.

8.4 Robustesse et vérification

La robustesse repose sur plusieurs niveaux complémentaires. Une surveillance lente ferme les conversions dont le **STOP** n'arrive pas, une surveillance de mesure évite qu'une fenêtre reste active trop longtemps, et une surveillance système protège le bloc contre les absences globales de progression. Ces mécanismes ne remplacent pas la validation physique finale, mais ils rendent le RTL testable et récupérable dans les scénarios de blocage.

La vérification a été conduite avec une méthodologie proche de l'industrie, sans dépendre d'un seul banc monolithique. Des bancs unitaires vérifient les briques isolées ; des bancs d'intégration vérifient les chemins complets de conversion ; des scénarios dirigés et aléatoires explorent les cas nominaux et limites ; un modèle de référence permet de comparer systématiquement les paquets attendus aux paquets observés. Les points vérifiés couvrent notamment la cohérence de la trame, la rétropression, les resets, les timeouts, les rejets d'événements et les transitions proches des frontières de mesure.

Cette validation reste une validation RTL. Elle donne une confiance forte dans le comportement fonctionnel, dans l'ordre de lecture et dans le contrat de paquetisation, mais elle ne remplace ni la revue CDC complète, ni la STA, ni la simulation post-layout avec les oscillateurs réels.

8.5 Lien avec la caractérisation

L'architecture est conçue pour déplacer la correction temporelle hors ASIC. Le silicium exporte une description stable de la conversion ; le décodeur hôte et la LUT de calibration transforment ensuite ces observables en temps corrigé. Le chapitre 9 se concentre donc sur la question quantitative : les informations exportées suffisent-elles à corriger la non-uniformité du codage brut dans une campagne RTL/Xcelium tenue hors apprentissage ?

À retenir

Le cœur **MPTDC** réalise le compromis attendu pour **SPADMIC** : capture asynchrone au plus près des événements, matrice Vernier compacte, image de mesure protégée,

double contexte, lecture `clk_sys` et trame 16 bit. Les détails RTL fins sont conservés en annexe ; le corps principal retient surtout le contrat système et les choix qui conditionnent la caractérisation.

Chapitre 9

Méthodologie de caractérisation et résultats

9.1 Objectif de la caractérisation

La caractérisation répond à une question simple : les observables exportées par le **MPTDC** permettent-elles de transformer une grille Vernier non uniforme en mesure temporelle exploitable ? Les résultats de ce chapitre proviennent de simulations **RTL/Xcelium**. Ils doivent donc être lus comme une preuve numérique pré-silicium, et non comme une mesure physique du circuit fabriqué.

Le flot utilisé sépare trois étapes : une collecte large de conversions, un apprentissage de table de correction hors circuit, puis une validation tenue hors apprentissage. Les figures publiées proviennent des artefacts versionnés du projet ; les CSV bruts de campagne ne sont pas intégrés au rapport.

9.2 Observables et calibration externe

L’architecture n’exporte pas un timestamp brut isolé. Elle fournit une image partielle de la conversion : composantes grossières, indices de phase, valeurs locales de hit, informations de contexte, métadonnées de frontière et champs de statut. Ces familles d’observables sont suffisantes pour indexer une LUT de correction moyenne côté hôte. Le détail bit à bit du paquet n’est pas nécessaire ici ; l’important est que les cas ambigus, en particulier près des frontières lentes, restent observables par le décodeur.

Étape	Moyenne	RMSE	P99 $ e $
Reconstruction brute	−1895.97 ps	1940.32 ps	2624.00 ps
Après LUT externe	−0.008 ps	18.56 ps	38.99 ps

TABLE 9.1 – Résultat principal de calibration sur validation tenue hors apprentissage. La correction supprime le biais brut de l’ordre de 1.9 ns et ramène la RMSE à 18.56 ps.




FIGURE 9.1 – Effet de la calibration externe sur la distribution d’erreur. La LUT supprime le biais principal et concentre l’erreur corrigée autour de zéro.

Le résultat le plus important n’est pas seulement la baisse de RMSE. Le biais moyen résiduel devient pratiquement nul, ce qui montre que la LUT corrige l’erreur systématique de reconstruction. La dispersion restante correspond à l’information réellement disponible dans les observables exportées et au caractère statistique de la correction.

9.3 Structure brute et linéarité observable

Avant correction, la grille fine n’est pas uniforme. La matrice 8×8 fournit des combinaisons riches, mais certains codes sont absents et d’autres plus denses. Cette structure explique le biais brut et justifie la calibration externe.




FIGURE 9.2 – DNL/INL observables sur les codes atteints. La métrique décrit les codes effectivement vus par la campagne ; elle ne prétend pas remplir uniformément tous les emplacements de la grille brute.

Sur les codes atteints de la campagne focalisée, le pic DNL observable vaut environ **0.987 LSB** et l'INL aux extrémités environ **1.553 LSB**. Ces valeurs montrent que les codes observés restent exploitables, mais elles ne contredisent pas la parcimonie de la grille complète. Les analyses plus fines de transfert et de stress de frontière sont conservées dans les artefacts de caractérisation ; le corps principal retient seulement leur conclusion : la structure brute est mesurable et corrigeable, à condition de garder les métadonnées auxiliaires dans le flux hôte.

9.4 Gain par moyennage statistique

Une fois la correction LUT appliquée, le flot d'analyse permet d'estimer le gain obtenu lorsque plusieurs mesures indépendantes corrigées sont moyennées. Cette étude reste une projection statistique sur données RTL ; elle ne remplace pas un banc de répétabilité silicium à délai fixe.

Nombre de mesures N	RMSE	MAE	P90
1	18.82 ps	15.53 ps	31.58 ps
2	13.23 ps	10.70 ps	21.62 ps
4	9.28 ps	7.45 ps	15.19 ps
8	6.57 ps	5.30 ps	10.71 ps
15	4.77 ps	3.80 ps	7.88 ps
30	3.39 ps	2.69 ps	5.57 ps
50	2.64 ps	2.10 ps	4.34 ps

TABLE 9.2 – Étude de moyennage post-LUT limitée à un domaine réaliste pour le corps du rapport. Les seuils de 10 ps et 5 ps sont franchis respectivement autour de $N = 4$ et $N = 15$.




FIGURE 9.3 – Évolution de l'erreur avec le moyennage statistique après LUT, bornée au domaine $N \leq 64$.

La formulation défendable est donc la suivante : la précision mono-échantillon corrigée est d'environ 18.56 ps RMSE ; le moyennage de plusieurs échantillons corrigés peut descendre sous 10 ps autour de $N = 4$, puis sous 5 ps autour de $N = 15$, dans le cadre statistique de cette campagne. Les valeurs à très grand nombre d'échantillons sont conservées dans les artefacts, mais ne sont pas mises en avant comme promesse de performance du prototype.

9.5 Portée des chiffres

Ces résultats ne signifient pas que chaque événement individuel est identifié de manière unique à quelques picosecondes. Plusieurs instants physiques peuvent produire des observations proches ou identiques ; la LUT corrige alors la moyenne de la classe observée. Cette limite est normale pour une architecture qui privilégie un paquet compact et une correction externe plutôt qu'un moteur de calibration embarqué.

À retenir

La caractérisation **RTL**/*Xcelium* montre que le **MPTDC** exporte assez d'information pour une correction externe efficace : la RMSE passe d'environ 1.94 ns avant LUT à 18.56 ps après LUT, avec un percentile 99 de 38.99 ps. Ces chiffres sont solides pour valider le contrat numérique, mais ils restent pré-silicium.

Chapitre 10

Conclusion et perspectives

10.1 Synthèse du rapport

Ce rapport a présenté le projet **SPADMIC** comme un prototype ASIC de lecture pour matrice de **SPAD**, dans lequel la mesure temporelle constitue une brique essentielle de la reconstruction. Le document a d’abord replacé ce besoin dans le contexte du système complet : plusieurs axes de lecture doivent fournir une information temporelle exploitable, compacte et suffisamment robuste pour être transmise vers l’hôte, où une calibration externe peut compléter le traitement embarqué.

À partir de ce besoin, le rapport a introduit les fondements des **TDC** puis le principe Vernier. Le choix d’une architecture Vernier multiphase, inspirée de la thèse de référence, répond à une contrainte centrale : obtenir une finesse temporelle élevée sans supposer qu’un délai élémentaire unique suffise à porter toute la résolution. L’observation parallèle de plusieurs phases permet de réduire le temps nécessaire à la décision de mesure et prépare naturellement une lecture sous forme de matrice de phase.

Le travail présenté a ensuite montré le passage de ce principe vers une implémentation **RTL** intégrable. Le cœur **MPTDC** associe une capture asynchrone des événements, deux familles de phases Vernier, une matrice de détection, une protection de l’image de mesure, une banque de contextes, une lecture en domaine système et une trame de sortie compacte sur 16 bit. L’objectif du bloc n’est donc pas seulement de produire un temps brut : il est de fournir, pour les trois axes de lecture **SPADMIC**, une mesure temporelle exploitable, vérifiable et compatible avec une correction hors ASIC.

La vérification fonctionnelle a consolidé cette architecture. Le bloc a été exercé avec une démarche proche de l’industrie : bancs unitaires, bancs d’intégration, scénarios dirigés et aléatoires, comparaison systématique avec un modèle de référence, contrôle de la cohérence des paquets, de la rétropression, des resets, des timeouts et des cas limites. Cette étape a permis de vérifier le contrat numérique du bloc avant de s’appuyer sur ses sorties pour la caractérisation.

10.2 Résultats principaux

La caractérisation **RTL/Xcelium** confirme que la structure brute du Vernier multiphase ne doit pas être interprétée comme une échelle temporelle directement uniforme. Avant calibration, l’erreur présente un biais important, avec une RMSE autour de 1.94 ns. Ce

comportement est cohérent avec la non-uniformité de la grille fine et justifie le choix de transmettre une trame suffisamment riche pour une correction externe.

Après application de la LUT hôte, la validation tenue hors apprentissage atteint une RMSE de 18.56 ps, avec un percentile 99 de 38.99 ps. Ces valeurs ne constituent pas une mesure silicium, mais elles montrent qu'en simulation RTL les informations exportées par le protocole compact suffisent à supprimer le biais principal et à recentrer l'erreur autour de zéro. Le moyennage statistique peut ensuite améliorer la précision dans un domaine réaliste, notamment autour des seuils de 10 ps et 5 ps, sans que cela soit présenté comme une promesse de performance à très grand nombre d'échantillons.

10.3 Perspectives

La portée des résultats doit rester sobrement délimitée. Le bloc atteint un état cohérent de fin de conception numérique pré-silicium : l'architecture est structurée, le protocole est stabilisé, la vérification fonctionnelle est avancée et la calibration externe est démontrée en simulation. Les étapes structurantes restantes concernent la validation physique, la fermeture temporelle et, à terme, la confrontation aux mesures silicium.

Les travaux en cours portent donc sur l'implémentation physique et le *timing closure*. Cette phase ne consiste pas seulement à lancer une synthèse ; elle implique une réorganisation progressive de la profondeur logique, la réduction des chemins critiques, la correction des violations *setup/hold*, la maîtrise du *skew*, l'affinage des contraintes de synthèse et de **STA**, puis l'adaptation du **RTL** aux réalités du **PnR**. Ces ajustements permettront de vérifier si les choix numériques retenus restent robustes une fois soumis aux contraintes de placement, de routage et d'horlogerie.

La suite devra également consolider les modèles d'oscillateurs, rejouer la caractérisation après synthèse puis après layout, formaliser le flot de génération des LUT et préciser les règles de rejet ou de repli pour les paquets hors domaine de calibration. La comparaison avec les mesures silicium restera l'étape décisive pour transformer les résultats **RTL/Xcelium** en performance expérimentale.

10.4 Apport méthodologique

Au-delà du fonctionnement du bloc, ce travail a permis de parcourir une démarche complète d'ingénierie numérique ASIC. Les choix d'architecture, la micro-architecture, l'écriture **RTL**, la vérification, la caractérisation, le timing et l'intégration physique ne sont pas des étapes indépendantes : chacune impose des contraintes qui peuvent remettre en question les hypothèses prises aux étapes précédentes.

L'expérience montre ainsi que concevoir un bloc ne revient pas seulement à obtenir une simulation fonctionnelle correcte. Il faut raisonner en boucle entre le besoin système, la structure matérielle, les observables disponibles, la vérifiabilité, la profondeur logique, les chemins critiques et les contraintes d'intégration. Cette approche donne une base plus solide pour aborder de futurs blocs ASIC, avec une meilleure anticipation des risques liés au timing, à la validation et au passage du modèle RTL vers un circuit physique.

Annexe A

Compléments techniques RTL du MPTDC

Cette annexe regroupe les points de conception trop détaillés pour le fil principal du rapport, mais utiles pour la traçabilité RTL et pour une revue technique du dépôt.

A.1 Traversée lent vers rapide et cohérence du compteur lent

Problème. Le compteur lent évolue dans son propre domaine d'oscillateur, alors que l'instantané de contexte est engagé depuis `clk_sys`. Une lecture tardive de cette valeur peut refléter une transition postérieure à la frontière `STOP`.

Analyse. Au voisinage d'une transition lente, un décalage d'un seul cycle grossier suffit à produire une erreur importante. L'information de frontière doit donc rester observable, sans transporter directement les phases comme des bus synchrones continus.

Solution retenue. Le compteur Gray utilise un instantané asynchrone au voisinage de `STOP`, puis une synchronisation vers le domaine destination. Des métadonnées de frontière sont conservées dans l'image de mesure afin que le décodeur hôte puisse séparer les cas ambigus.

A.2 Capture asynchrone de `START/STOP`

Problème. Une capture synchrone classique simplifierait le RTL, mais elle ajouterait une incertitude de `clk_sys` sur les événements que le TDC doit mesurer.

Analyse. Le principe Vernier exige de démarrer les oscillateurs au plus près des fronts physiques. L'interface d'entrée doit donc accepter des verrous asynchrones intentionnels.

Solution retenue. Le front `START` mémorise le départ et active l'anneau lent ; le front `STOP`, lorsqu'une mesure est déjà active, mémorise la fermeture et active l'anneau rapide. Le nettoyage reste ensuite ordonné par le domaine système.

A.3 Ordre de paquetisation et premier hit

Problème. Un réglage de fermeture précoce peut laisser penser qu'un paquet mono-hit reflète toujours le premier événement physique dans l'ordre temporel.

Analyse. La matrice est parcourue dans un ordre matériel déterministe. Plusieurs cellules peuvent avoir mémorisé une détection au moment où la fermeture est décidée ; le drain exporte ensuite les hits dans l'ordre de scan, pas dans un ordre temporel reconstruit.

Solution retenue. Le rapport principal présente la trame comme un flux déterministe de lecture. Les indices d'ordre exportés doivent être interprétés comme des indices de paquetisation, utiles pour la calibration et non comme une chronologie physique absolue.

A.4 Rétropression et libération des contextes

Problème. L'interface de sortie sur 16 bit peut être temporairement bloquée par le récepteur aval. Si cette situation dure, les contextes disponibles peuvent être occupés.

Analyse. Le risque principal n'est pas la perte d'un mot déjà engagé, mais l'incapacité temporaire à accepter un nouveau **START**. La libération d'un contexte doit aussi respecter les retombées CDC.

Solution retenue. Le drain et le sérialiseur conservent leur position sous rétropression. Un masque de libération évite de relire prématurément un contexte en cours de retombée, tandis que les indicateurs de rejet rendent l'occupation visible côté système.

A.5 Contraintes de synthèse et limites de clôture

Problème. Les oscillateurs, les chemins asynchrones d'événements et les horloges générées ne peuvent pas être traités comme une logique synchrone classique.

Analyse. Le dépôt contient une intention de contraintes : groupes d'horloges asynchrones, chemins faux sur les entrées d'événements, protection des synchroniseurs et horloges virtuelles sur les modèles d'oscillateur. Cette intention reste toutefois une base de travail, pas une clôture MMMC complète.

Solution retenue. Le corps principal limite donc ses affirmations à la cohérence RTL et à la simulation. La revue CDC formelle, la STA complète, la simulation post-synthèse, puis la simulation post-layout avec macros réelles restent explicitement des étapes de suite.

Bibliographie

- [1] H. ABREU et al., « PICMIC-0 : a 5 μm pitch hexagonal pixel sensor with an original tri-axis readout, » *Journal of Instrumentation*, t. 19, n° 05, p. C05015, 2024, Topical Workshop on Electronics for Particle Physics 2023. DOI : [10.1088/1748-0221/19/05/C05015](https://doi.org/10.1088/1748-0221/19/05/C05015) adresse : <https://hal.science/hal-04578170>
- [2] A. ANNAGREBAH, « Etude du Convertisseur Temps-Numérique de très haute précision pour des applications en Physique des particules pour les mises à jour du détecteur CMS auprès du LHC, » Spécialité Microélectronique, Thèse de doctorat, Université de Lyon, 2021. adresse : <https://theses.hal.science/tel-03690502v1>
- [3] CNRS. « Le CNRS, » visité le 29 mars 2026. adresse : <https://www.cnrs.fr/fr/le-cnrs>
- [4] IN2P3. « Presentation of the institute, » visité le 29 mars 2026. adresse : <https://www.in2p3.cnrs.fr/en/presentation-institute>
- [5] INSTITUT DE PHYSIQUE DES 2 INFINIS DE LYON. « Présentation du laboratoire, » visité le 29 mars 2026. adresse : <https://www.ip2i.in2p3.fr/institut/>
- [6] INSTITUT DE PHYSIQUE DES 2 INFINIS DE LYON. « Micro-électronique, » visité le 29 mars 2026. adresse : <https://www.ip2i.in2p3.fr/support-a-la-recherche/electronique/>
- [7] S. COVA, M. GHIONI, A. LACAITA, C. SAMORI et F. ZAPPA, « Avalanche photodiodes and quenching circuits for single-photon detection, » *Applied Optics*, t. 35, n° 12, p. 1956-1976, 1996. DOI : [10.1364/AO.35.001956](https://doi.org/10.1364/AO.35.001956)
- [8] W. BECKER, *Advanced Time-Correlated Single Photon Counting Techniques* (Springer Series in Chemical Physics). Berlin : Springer, 2005, t. 81, ISBN : 978-3-540-26047-9. DOI : [10.1007/3-540-28882-1](https://doi.org/10.1007/3-540-28882-1)
- [9] S. HENZLER, *Time-to-Digital Converters* (Springer Series in Advanced Microelectronics). Dordrecht : Springer, 2010, t. 29, ISBN : 978-90-481-8627-3. DOI : [10.1007/978-90-481-8628-0](https://doi.org/10.1007/978-90-481-8628-0)
- [10] J. KALISZ, « Review of methods for time interval measurements with picosecond resolution, » *Metrologia*, t. 41, n° 1, p. 17-32, 2004. DOI : [10.1088/0026-1394/41/1/004](https://doi.org/10.1088/0026-1394/41/1/004)
- [11] P. DUDEK, S. SZCZEPAŃSKI et J. V. HATFIELD, « A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line, » *IEEE Journal of Solid-State Circuits*, t. 35, n° 2, p. 240-247, fév. 2000. DOI : [10.1109/4.823448](https://doi.org/10.1109/4.823448)
- [12] R. GINOSAR, « Metastability and Synchronizers : A Tutorial, » *IEEE Design & Test of Computers*, t. 28, n° 5, p. 23-35, 2011. DOI : [10.1109/MDT.2011.113](https://doi.org/10.1109/MDT.2011.113)
- [13] C. E. CUMMINGS, *Simulation and Synthesis Techniques for Asynchronous FIFO Design*, SNUG (Synopsis Users Group), San Jose, CA, 2002. adresse : http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIFO1.pdf