

SPADMIC : étude d'un ASIC prototype et de son cœur MPTDC

Architecture, vérification et calibration d'un TDC Vernier multiphase

Karim SABRA

CPE Lyon – IP2i / CNRS

Encadrant IP2i : Édouard Bechetoille

Encadrant école : Abdelbassat Massouri

Année académique 2025–2026

Prototype ASIC SPADMIC




Cœur temporel MPTDC

Plan : partir du système puis descendre vers le bloc MPTDC



- ▶ Le jury découvre d'abord le cadre scientifique et le prototype ASIC.
- ▶ Le principe TDC est introduit avant l'architecture Vernier multiphase.
- ▶ Les résultats sont présentés comme des résultats RTL/Xcelium pré-silicium.

Le travail s'inscrit dans une chaîne d'instrumentation scientifique




message

- ▶ L'électronique sert une mesure scientifique.
- ▶ Le bloc étudié doit rester intégrable dans un système complet.
- ▶ Les choix RTL sont liés aux contraintes d'instrumentation.

Une matrice SPAD produit des événements brefs qu'il faut exploiter

- ▶ Une impulsion SPAD est brève et asynchrone.
- ▶ Le système doit détecter, dater, organiser et transmettre.
- ▶ Le temps d'arrivée devient une information de reconstruction.




Idée centrale

Le TDC rend l'information temporelle exploitable par la chaîne numérique et par l'hôte.

SPADMIC combine lecture spatiale et lecture temporelle

Vue simplifiée du prototype ASIC SPADMIC



Vue conceptuelle non proportionnelle : la figure situe les grands blocs fonctionnels du prototype SPADMIC.


matrice SPAD

trois voies MPTDC


position et calibration

sortie partagée

Le défi est de rendre une mesure fine intégrable et exploitable




Un TDC convertit un intervalle START–STOP en code numérique



- ▶ Résolution.
- ▶ Plage dynamique.
- ▶ Linéarité.
- ▶ Bruit RMS.
- ▶ Temps mort.

Le Vernier exploite la différence entre deux délais proches




- Oscillateur lent.
- Oscillateur rapide.
- Rattrapage progressif.

$$T_{LSB} = T_{slow} - T_{fast}$$

Le multiphase densifie l'observation pendant une conversion

Chronogramme simplifié du fonctionnement Vernier multiphase




- ▶ Plusieurs phases observées en parallèle.
- ▶ Plus de couples lent/rapide testés.
- ▶ Temps de décision réduit.
- ▶ Jitter accumulé limité.

à ne pas confondre


Gain multiphase pendant une conversion, moyennage après calibration.

L'architecture de référence associe oscillateurs, matrice et compteurs



- Oscillateurs lent/rapide.
- Matrice de détection.
- Compteurs grossiers.
- Mémoire d'échantillonnage.

SPADMIC ajoute la capture, les contextes et une sortie compacte




conservé

- ▶ Oscillateurs.
- ▶ Matrice.
- ▶ Compteurs.


ajouté

- ▶ Capture.
- ▶ Contextes.
- ▶ FIFO / TX 16 bit.

Le MPTDC sépare la mesure rapide de la lecture système





START et STOP déclenchent la mesure avant le domaine système



- ▶ START lance l'anneau lent.
- ▶ STOP lance l'anneau rapide.
- ▶ Pas d'échantillonnage initial par `clk_sys`.
- ▶ Nettoyage repris ensuite par le système.

Le snapshot protège l'image avant le nettoyage et la lecture




- ▶ Attente.
- ▶ Mesure active.
- ▶ Snapshot.
- ▶ Capture contexte.
- ▶ Clear / réarmement.

La correction temporelle est externalisée côté hôte




- ▶ Trame compacte 16 bit.
- ▶ Informations utiles à la calibration.
- ▶ LUT appliquée hors ASIC.
- ▶ Silicium plus simple.
- ▶ Correction évolutive.

La vérification a été construite par couches



- ▶ Comparaison attendu / observé.
- ▶ Cohérence des paquets.
- ▶ Resets et timeouts.
- ▶ Rétropression.
- ▶ Cas limites.

La LUT supprime le biais principal de la mesure brute



$\approx 1,94$ ns

RMSE avant LUT



18,56 ps


RMSE après LUT

38,99 ps

P99 après LUT


	Avant	Après
Biais	fort	quasi nul
Dispersion	ns	ps

Le moyennage post-LUT donne un gain statistique réaliste



- Domaine affiché : $N \leq 64$.
- < 10 ps autour de $N = 4$.
- < 5 ps autour de $N = 15$.
- Tendance statistique, pas garantie par hit.
- Résultat RTL/Xcelium.

Les résultats doivent encore être confrontés au physique



- ▶ Résultats pré-silicium.
- ▶ Oscillateurs réels à consolider.
- ▶ CDC et STA à finaliser.
- ▶ Réduction des chemins critiques.
- ▶ Setup/hold et skew.
- ▶ Post-layout puis mesures silicium.

L'apport méthodologique est une boucle complète d'ingénierie ASIC



- Relier architecture, micro-architecture et RTL vérifiable.
- Construire tests, modèle de référence et caractérisation.
- Anticiper timing, synthèse, PnR et cycles d'itération.

Conclusion : trois messages à retenir

Architecture
MPTDC intégré et co-
hérent avec SPADMIC

Vérification et caractérisation
contrat numérique va-
lidé, calibration efficace

Perspectives
timing closure, PnR,
post-layout et silicium

8×8
phases observées

18,56 ps
RMSE après LUT

38,99 ps
P99 après LUT

Le travail transforme un principe Vernier multiphase en un bloc RTL intégré, vérifié, caractérisé et prêt à être confronté aux contraintes physiques.

Merci pour votre attention

Questions ?




CNRS

Encadrant IP2I
Encadrant école
Équipe
Jury

Édouard Bechetoille
Abdelbassat Massouri
Microélectronique IP2I
CPE Lyon

Backup – Détail du principe Vernier




- ▶ Deux délais proches.
- ▶ Rattrapage progressif.
- ▶ Code lié au nombre d'étapes.

$$T_{LSB} = T_{slow} - T_{fast}$$

Backup – Pourquoi multiphase ?


Chronogramme simplifié du fonctionnement Vernier multiphase



- Observation parallèle.
- Décision plus rapide.
- Jitter accumulé limité.
- Différent du moyennage.

Backup – Pourquoi trois axes MPTDC ?


Vue simplifiée du prototype ASIC SPADMIC



Vue conceptuelle non proportionnelle : la figure situe les grands blocs fonctionnels du prototype SPADMIC.

- Lecture tri-axis.
- Trois projections géométriques.
- Voies temporelles coordonnées.

Backup – Pourquoi calibration externe ?



- ▶ La LUT embarquée figerait la correction dans le silicium.
- ▶ La correction hôte garde une marge d'évolution après caractérisation.

Backup – Que signifie la RMSE après LUT ?

$\approx 1,94$ ns

RMSE brute

18,56 ps


RMSE après LUT

38,99 ps

P99


- ▶ Erreur quadratique moyenne après correction LUT.
- ▶ Validation tenue hors apprentissage.
- ▶ Résultat RTL/Xcelium, pas mesure silicium.

Backup – Pourquoi la RMSE brute est élevée ?



- ▶ Grille Vernier non uniforme.
- ▶ Reconstruction brute biaisée.
- ▶ Biais corrigeable si les bonnes informations sont exportées.

Backup – Que couvre la vérification ?



- ▶ Confiance fonctionnelle.
- ▶ Ne remplace pas STA.
- ▶ Ne remplace pas la validation silicium.


Backup – Que reste-t-il pour le signoff physique ?




- ▶ Contraintes STA et CDC.
- ▶ Modèles d'oscillateurs et variations PVT.
- ▶ Rejeu post-synthèse et post-layout.

Backup – Timing closure : setup, hold et skew

- ▶ Profondeur logique à réduire.
- ▶ Chemins critiques à isoler.
- ▶ Violations setup/hold à corriger.
- ▶ Skew d'horloge à maîtriser.



Backup – Double contexte et réarmement



- Snapshot rapide.
- Conversion protégée dans un contexte.
- Lecture séparée.
- Réarmement plus rapide.

Backup – Rétropression



- ▶ La lecture conserve sa position si le récepteur n'est pas prêt.
- ▶ Une occupation prolongée peut bloquer l'acceptation de nouveaux événements.

Backup – Limites pré-silicium

- ▶ Les chiffres présentés proviennent de simulation RTL/Xcelium.
- ▶ Le jitter réel, les variations PVT et le layout restent à consolider.
- ▶ Les performances finales devront être confirmées par post-layout puis silicium.

pré-silicium

statut actuel

post-layout

étape intermédiaire

silicium

validation finale