

SPADMIC

Architecture, vérification et calibration d'un TDC Vernier multiphase dans l'ASIC
SPADMIC

Karim SABRA

CPE Lyon – IP2I / CNRS

Encadrant IP2I : Edouard Bechetoille
Encadrant école : Abdelbassat Massouri

Année académique 2025–2026

Plan

- I. Cadre du projet
- II. Projet SPADMIC
- III. Besoin système et choix d'architecture
- IV. Architecture MPTDC
- V. Vérification et calibration
- VI. Limites et perspectives

Chapitre I

Cadre du projet

I. Cadre du projet : CNRS et IP2I

I | Cadre



CNRS

- ▶ Organisme national de recherche publique
- ▶ Recherche scientifique, instrumentation et développement technologique



IP2I / IN2P3


- ▶ Physique subatomique et physique des particules
- ▶ Laboratoire lyonnais du CNRS et de l'Université Lyon 1
- ▶ Équipe microélectronique : pôles analogique/mixte et numérique

Chapitre II

Projet SPADMIC

II. Introduction au projet SPADMIC

Vue simplifiée du prototype ASIC SPADMIC




- Prototype ASIC de lecture pour matrice SPAD
- Mesure temporelle fine associée aux événements détectés

Chapitre III

Besoin système et choix d'architecture

III. Qu'est-ce qu'un TDC ?



- ▶ Convertisseur temps-numérique
- ▶ Mesure un intervalle de temps
- ▶ Transforme le temps en donnée numérique
- ▶ Date finement les événements SPAD

III. Exigences principales pour notre TDC

III | Besoin TDC

Besoins fonctionnels

- ▶ Préserver l'instant d'arrivée des événements
- ▶ Transformer une information temporelle en donnée numérique
- ▶ Conserver assez d'information pour reconstruire la mesure
- ▶ Rester compatible avec des événements rapides et asynchrones


Contraintes d'intégration

- ▶ Implémentation réaliste dans un ASIC
- ▶ Lecture compacte et exploitable
- ▶ Consommation et surface maîtrisées
- ▶ Calibration possible hors circuit

Compromis central : préserver la finesse temporelle sans rendre la lecture, la calibration ou l'intégration irréalistes

III. Métriques clés d'un TDC

Métrique	Lecture physique
Résolution / LSB	largeur minimale d'un pas temporel
Plage dynamique	intervalle mesurable avant saturation
DNL	écart local de largeur d'un palier
INL	dérive cumulée face à la réponse idéale
Précision RMS	dispersion de l'erreur reconstruite




Une bonne résolution ne garantit pas, à elle seule, une précision temporelle faible

III. Cahier des charges du MPTDC

Paramètre	Valeur / cible
Résolution temporelle LSB	10 ps
DNL	< 1 LSB
INL	< 1 LSB
Horloge système	160 MHz
Surface totale estimée de l'ASIC	~ 10 mm ²
Surface estimée du MPTDC	~ 1 mm ²
Sortie numérique	16 bits DDR
Méthode de calibration	calibration externe pour cette version

Objectif : concilier finesse temporelle, intégration ASIC et calibration externe

III. Pourquoi l'horloge système ne suffit pas ?




- ▶ Les événements SPAD sont asynchrones
- ▶ Ils n'arrivent pas alignés sur l'horloge système
- ▶ À 160 MHz, la période vaut environ 6,25 ns
- ▶ Attendre le prochain front détruit l'information temporelle fine
- ▶ Il faut une mesure locale plus fine

Ce besoin motive le principe Vernier


Chapitre IV

Architecture MPTDC

IV. Principe Vernier monophasé




IV. Principe Vernier multiphase pour SPADMIC




- Pas fin subdivisé :
 $\Delta = T_{\text{LSB}}/N_e$
- Plusieurs observables pour un même événement
- Jusqu'à 15 mesures exportées par conversion dans SPADMIC
- Combinaison statistique externe :
gain $\sim 1/\sqrt{N}$

IV. Chronogramme du Vernier multiphase


IV | Arch. MPTDC



MPTDC : mesure locale, lecture système




IV. START/STOP avant l'horloge système



IV. Matrice 8×8 : observables non uniformes

IV | Arch. MPTDC



64 couples physiques sur 148 positions entières de -70 à +77 : 84 codes manquants.

codes absents

axes n_s / n_f


- ▶ 64 couples physiques observés
- ▶ Distribution temporelle non uniforme
- ▶ Certains codes sont absents
- ▶ Densité variable selon les couples
- ▶ Calibration externe nécessaire

IV. Snapshot avant clear




- ▶ L'image utile est figée avant nettoyage
- ▶ Le clear intervient après écriture contexte
- ▶ Le reset global reste séparé du clear de conversion
- ▶ La trame lit un contexte stable

Deux contextes réduisent le temps mort



Trame 16 bit : observables

Format actif du paquet narrow 16 bits




16 bit

$2N_{\text{det}} + 2 \text{ mots}$

$N_{\text{det}} \leq 15$

Chapitre V


Vérification et calibration



Le silicium exporte une trame compacte ; le décodage et la correction restent hors circuit.

- Répartition des codes non uniforme
- Observables bruts insuffisants seuls
- Trame compacte exportée par l'ASIC
- Décodage et correction hors ASIC
- LUT externe vers temps corrigé

V. Architecture du banc de vérification



- ▶ Stimuli dirigés et scénarios contraints
- ▶ Observation des sorties
- ▶ Comparaison au comportement attendu
- ▶ Vérification des paquets et cas limites
- ▶ Approche structurée inspirée des pratiques industrielles

V. RTL $\neq$ signoff physique

Ce que cela valide

Ordre snapshot / capture / clear

Cohérence des paquets et de la trame

Watchdogs et rétropression

Reset / clear fonctionnel

Scénarios de contrôle et cas limites

Ce que cela ne prouve pas

Métastabilité impossible

Timing setup / hold clos


Comportement post-layout

Jitter réel sous PVT

Performance silicium finale


Résultat présenté : validation RTL/Xcelium pré-silicium, pas signoff physique.

La mesure brute est fortement biaisée



- ▶ Avant LUT : biais $\approx -1,9$ ns
- ▶ Erreur structurée par les observables bruts
- ▶ Après LUT : centrage proche de zéro
- ▶ Validation numérique pré-silicium


V. Linéarité observable des codes atteints



- ▶ DNL pic $\approx 0,987$ LSB
- ▶ INL extrémité $\approx 1,553$ LSB
- ▶ Analyse limitée aux codes effectivement atteints
- ▶ Codes absents reconnus
- ▶ Non-uniformité cohérente avec la structure brute

motive la LUT externe

Après LUT : RMSE = 18,56 ps



≈ 1,94 ns

RMSE brute

18,56 ps


RMSE après LUT

38,99 ps

P99 erreur absolue

RTL/Xcelium – validation hors apprentissage – pré-silicium

Moyennage post-LUT : gain statistique



► $N = 1 \rightarrow 18,82$ ps

► $N = 4 \rightarrow 9,28$ ps

► $N = 15 \rightarrow 4,77$ ps

prudence : pas par événement unique

Chapitre VI

Limites et perspectives

La performance finale reste physique



- ▶ Oscillateurs réels
- ▶ Setup / hold / skew
- ▶ Jitter et variations PVT
- ▶ Revue CDC formelle
- ▶ Simulations post-layout
- ▶ Corrélation mesures silicium

Trois messages à retenir


1. Architecture : Vernier multiphase rendu intégrable dans SPADMIC.

2. Preuve numérique : protocole vérifié et calibration efficace en RTL/Xcelium.


3. Limite : performance physique à confirmer par post-layout et silicium.

Questions ?


Karim SABRA	CPE Lyon – IP2I / CNRS
Encadrant IP2I	Edouard Bechetoille
Encadrant école	Abdelbassat Massouri
Sujet	SPADMIC



Backup – Multiphase versus moyennage




multiphase : une conversion




moyennage : plusieurs mesures corrigées

Backup – Pourquoi trois axes MPTDC ?



Format actif du paquet narrow 16 bits



n_{fast}/n_{slow}


indices de phase

hit / STOP

clé LUT hôte


Backup – DNL/INL sur codes observés

VII | Backup



- DNL pic : 0,987 LSB
- INL extrémité : 1,553 LSB
- Codes manquants explicitement reconnus


Flot externe de caractérisation et calibration



split train


LUT figée

validation fresh



Backup – Watchdogs et absence de STOP

Front-end asynchrone : verrous START/STOP




START

timeout

CLEAR

Backup – CDC et compteurs Gray

VII | Backup




Backup – Roadmap de signoff physique

VII | Backup




Backup – Reset global vs clear de conversion

Reset global



Clear fonctionnel de conversion



reset global

snapshot / contexte

clear après image figée

- ▶ Pourquoi ne pas utiliser directement l'horloge système ?
- ▶ Que transporte vraiment la trame 16 bit ?
- ▶ Pourquoi l'erreur brute est-elle aussi biaisée ?
- ▶ Le moyennage promet-il moins de 5 ps par hit ?
- ▶ Que prouvent les 18,56 ps ?
- ▶ Où sont les risques CDC restants ?
- ▶ Que manque-t-il avant les mesures silicium ?
- ▶ Pourquoi trois axes MPTDC dans SPADMIC ?