

SPADMIC / MPTDC

Architecture, vérification et calibration d'un TDC Vernier multiphase

Karim SABRA

CPE Lyon – IP2I / CNRS

Encadrant IP2I : Édouard Bechetoille

Encadrant école : Abdelbassat Massouri

Année académique 2025–2026

1	Cadre et besoin système	CNRS/IP2I, SPADMIC, matrice SPAD	4 min
2	Problème de mesure	rôle d'un TDC, métriques, limite de <code>clk_sys</code>	4 min
3	Choix Vernier multiphase	principe Vernier, observation multiphase, non-uniformité	6 min
4	Architecture MPTDC	capture asynchrone, CDC, contextes, trame 16 bit	8 min
5	Validation et calibration	vérification RTL, LUT externe, résultats Xcelium	6 min
6	Limites et perspectives	pré-silicium, CDC/STA/PnR, mesures silicium	2 min

Message directeur : mesure exploitable


1 | Besoin



Le cadre est une chaîne d'instrumentation

1 | Besoin


CNRS / IN2P3 / IP2I : détecteurs, acquisition et microélectronique sont pensés ensemble.



- ▶ Besoin expérimental : transformer des événements en données.
- ▶ Contraintes fortes : intégration, bruit, débit, calibration.
- ▶ L'électronique conditionne directement la mesure exploitable.


Matrice SPAD : événements brefs

1 | Besoin




SPADMIC : lecture spatiale et temporelle

1 | Besoin





TDC : un compromis système




Métrique	Rôle	Support dans le récit
Résolution	pas temporel visé	Vernier / multiphase
Plage	fenêtre codable	compteurs grossiers
Linéarité	grille non uniforme	DNL / INL, LUT
RMS	dispersion résiduelle	RMSE, P99
Temps mort	capacité à repartir	contextes, clear, débit
Observabilité	correction possible	trame, clé LUT

clk_sys ne suffit pas




Le Vernier exploite deux délais proches



Le multiphase enrichit l'observation

3 | Vernier




observation multiphase

non-uniformité à calibrer


différent du moyennage post-LUT

Du principe Vernier au bloc actif





MPTDC : mesure locale, lecture système


4 | Arch. MPTDC



START/STOP avant clk_sys



Matrice : observables non uniformes



64 couples physiques sur 148 positions entières de -70 à +77 : 84 codes manquants.

codes absents


densité variable

correction LUT externe


Snapshot avant clear

4 | Arch. MPTDC


Reset global



Clear fonctionnel de conversion




Deux contextes réduisent le temps mort



Trame 16 bit : observables


Format actif du paquet narrow 16 bits




16 bit

$2N_{\text{det}} + 2 \text{ mots}$

$N_{\text{det}} \leq 15$



Le silicium exporte une trame compacte ; le décodage et la correction restent hors circuit.



Ce que cela soutient

Ordre snapshot / contexte / clear

Cohérence des paquets

Scénarios de contrôle et erreurs


Ce que cela ne prouve pas

Métastabilité impossible

Setup / hold / skew clos

Jitter et PVT silicium


La mesure brute est fortement biaisée



avant LUT : biais $\approx -1,9$ ns

après LUT : centrage proche de zéro

Après LUT : RMSE = 18,56 ps



$\approx 1,94$ ns

RMSE brute

18,56 ps


RMSE après LUT

38,99 ps

P99 erreur absolue

RTL/Xcelium – validation hors apprentissage – pré-silicium

Moyennage post-LUT : gain statistique



► $N = 1 \rightarrow 18,82$ ps.

► $N = 4 \rightarrow 9,28$ ps.

► $N = 15 \rightarrow 4,77$ ps.

prudence : pas par événement unique

La performance finale reste physique



- ▶ Oscillateurs réels.
- ▶ Setup / hold / skew.
- ▶ Jitter et variations PVT.
- ▶ Revue CDC formelle.
- ▶ Simulations post-layout.
- ▶ Corrélation mesures silicium.


1. Architecture : Vernier multiphase rendu intégrable dans SPADMIC.

2. Preuve numérique : protocole vérifié et calibration efficace en RTL/Xcelium.

3. Limite : performance physique à confirmer par post-layout et silicium.


Questions ?

Karim SABRA	CPE Lyon – IP2I / CNRS
Encadrant IP2I	Édouard Bechetoille
Encadrant école	Abdelbassat Massouri
Sujet	SPADMIC / MPTDC




Backup – Multiphase versus moyennage

7 | Backup




multiphase : une conversion




moyennage : plusieurs mesures corrigées

Backup – Pourquoi trois axes MPTDC ?



Format actif du paquet narrow 16 bits



n_{fast}/n_{slow}


indices de phase

hit / STOP

clé LUT hôte


Backup – DNL/INL sur codes observés

7 | Backup



- DNL pic : 0,987 LSB.
- INL extrémité : 1,553 LSB.
- Codes manquants explicitement reconnus.


Flot externe de caractérisation et calibration



split train

LUT figée


validation fresh



Backup – Watchdogs et absence de STOP

7 | Backup

Front-end asynchrone : verrous START/STOP




START

timeout

CLEAR

Backup – CDC et compteurs Gray

7 | Backup




Backup – Roadmap de signoff physique

7 | Backup




Backup – Reset global vs clear de conversion

Reset global



Clear fonctionnel de conversion



reset global

snapshot / contexte

clear après image figée

- ▶ Pourquoi ne pas utiliser directement `clk_sys` ?
- ▶ Que transporte vraiment la trame 16 bit ?
- ▶ Pourquoi l'erreur brute est-elle aussi biaisée ?
- ▶ Le moyennage promet-il moins de 5 ps par hit ?
- ▶ Que prouvent les 18,56 ps ?
- ▶ Où sont les risques CDC restants ?
- ▶ Que manque-t-il avant les mesures silicium ?
- ▶ Pourquoi trois axes MPTDC dans SPADMIC ?