

**CPE Lyon**

Rapport d'alternance (PFE) – 3<sup>e</sup> année  
IP2I – CNRS

## **Contexte de l'ASIC prototype SPADMIC et étude détaillée du cœur MPTDC**

De l'architecture de référence aux choix RTL, de vérification et de calibration du TDC

**Karim SABRA**

|                         |                                 |
|-------------------------|---------------------------------|
| <b>Encadrant IP2I</b>   | Édouard Bechetoille             |
| <b>Encadrant école</b>  | Abdelbassat Massouri            |
| <b>Année académique</b> | 2025–2026                       |
| <b>Période</b>          | septembre 2025 – septembre 2026 |



# Remerciements

Au terme de cette troisième année d’alternance, ce rapport marque l’aboutissement d’une étape importante de formation, à la fois sur le plan scientifique, technique et humain. Mes remerciements s’adressent à celles et ceux qui ont contribué à rendre ce travail possible dans un environnement exigeant et formateur.

Ils vont d’abord à M. Édouard Bechetoille, pour la qualité de son encadrement, sa disponibilité et la confiance accordée tout au long de cette période. Les échanges techniques menés autour de l’architecture numérique, de sa structuration et des contraintes d’intégration ont constitué un appui déterminant dans la progression de ce travail.

Des remerciements sincères sont également adressés à l’ensemble de l’équipe de microélectronique de l’IP2I. Le cadre de travail, la richesse des discussions et le niveau d’exigence scientifique rencontré au sein du laboratoire ont permis d’aborder ce sujet avec une vision plus large, à l’interface entre instrumentation et conception de circuits intégrés.

Une reconnaissance particulière est adressée au Dr. Imad Laktineh pour la dynamique de recherche dans laquelle s’inscrivent les travaux menés autour de **SPADMIC**. Son soutien et sa confiance ont contribué à donner à ce sujet un cadre scientifique stimulant, cohérent avec les enjeux actuels de l’instrumentation de détection.

Mes remerciements vont également à M. Labrak, responsable de la formation PSM, pour son accompagnement constant et l’attention portée au suivi des élèves tout au long de l’année.

Enfin, mes remerciements s’adressent à M. Abdelbassat Massouri, tuteur académique, ainsi qu’à l’ensemble des enseignants de la formation PSM et à la direction de **CPE Lyon**. Son accompagnement a compté bien au-delà du suivi académique formel : par ses remarques, ses questions souvent directes et sa manière de pousser systématiquement le raisonnement plus loin, il m’a aidé à ne pas m’arrêter à une première solution simplement acceptable, mais à chercher une version plus solide, plus cohérente et plus juste techniquement de mon travail. Cette exigence intellectuelle, relayée plus largement par la qualité du suivi pédagogique et de la formation, a joué un rôle essentiel dans la conduite de cette alternance.



# Résumé

Ce rapport présente l'architecture numérique de l'ASIC prototype **SPADMIC**, avec un accent volontairement placé sur son cœur de conversion temps-numérique **MPTDC**. L'objectif n'est pas de décrire un circuit totalement figé, mais de documenter de manière rigoureuse la brique la plus structurée du système, tout en la replaçant dans l'architecture générale de l'ASIC. Le document rappelle d'abord les fondements théoriques des convertisseurs temps-numérique, puis la logique de l'approche Vernier multiphase retenue comme référence. Il détaille ensuite la transition vers l'implémentation active de **MPTDC**, organisée autour de deux oscillateurs en anneau, d'une matrice de détection de phase  $8 \times 8$ , d'une gestion à deux contextes, d'une chaîne de lecture paquetisée et d'une calibration externe à l'ASIC. L'ensemble est replacé dans le contexte plus large de **SPADMIC**, aujourd'hui considéré comme un ASIC prototype de validation technologique et architecturale en vue d'une version future plus aboutie.

**Mots-clés :** convertisseur temps-numérique, Vernier multiphase, SPADMIC, MPTDC, architecture numérique, calibration externe à l'ASIC.



# Liste des acronymes

|        |                                                                                                 |
|--------|-------------------------------------------------------------------------------------------------|
| ASIC   | circuit intégré spécifique à une application ( <i>Application-Specific Integrated Circuit</i> ) |
| CDC    | traversée de domaines d'horloge ( <i>Clock Domain Crossing</i> )                                |
| CDV    | vérification pilotée par couverture ( <i>Coverage-Driven Verification</i> )                     |
| CMS    | <i>Compact Muon Solenoid</i>                                                                    |
| CNRS   | Centre National de la Recherche Scientifique                                                    |
| CSR    | registre de contrôle et statut ( <i>Control and Status Register</i> )                           |
| DFT    | conception pour le test ( <i>Design for Test</i> )                                              |
| DNL    | non-linéarité différentielle ( <i>Differential Non-Linearity</i> )                              |
| FIFO   | file premier entré, premier sorti ( <i>First-In, First-Out</i> )                                |
| IMC    | outil Cadence de fusion et d'analyse de couverture ( <i>Integrated Metrics Center</i> )         |
| INL    | non-linéarité intégrale ( <i>Integral Non-Linearity</i> )                                       |
| I2C    | bus série inter-circuits ( <i>Inter-Integrated Circuit</i> )                                    |
| IP2I   | Institut de Physique des 2 Infinis                                                              |
| LSB    | bit de poids faible ( <i>Least Significant Bit</i> )                                            |
| LUT    | table de correspondance ( <i>Look-Up Table</i> )                                                |
| MAE    | erreur absolue moyenne ( <i>Mean Absolute Error</i> )                                           |
| MMMC   | analyse multi-mode multi-coin ( <i>Multi-Mode Multi-Corner</i> )                                |
| PD     | détecteur de phase ( <i>Phase Detector</i> )                                                    |
| PDK    | kit de conception procédé ( <i>Process Design Kit</i> )                                         |
| PICMIC | capteur picoseconde-micromètre ( <i>PICosecond-MICrometer sensor</i> )                          |
| PVT    | procédé, tension, température                                                                   |
| RMSE   | racine de l'erreur quadratique moyenne ( <i>Root Mean Square Error</i> )                        |
| RMS    | écart quadratique moyen ( <i>Root Mean Square</i> )                                             |
| RO     | oscillateur en anneau ( <i>Ring Oscillator</i> )                                                |
| RPC    | chambre à plaques résistives ( <i>Resistive Plate Chamber</i> )                                 |
| RTL    | niveau transfert de registres ( <i>Register Transfer Level</i> )                                |
| SPAD   | diode à avalanche monophotonique ( <i>Single-Photon Avalanche Diode</i> )                       |
| STA    | analyse temporelle statique ( <i>Static Timing Analysis</i> )                                   |
| SVA    | assertions SystemVerilog ( <i>SystemVerilog Assertions</i> )                                    |
| TDC    | convertisseur temps-numérique ( <i>Time-to-Digital Converter</i> )                              |
| TDoA   | différence de temps d'arrivée ( <i>Time Difference of Arrival</i> )                             |
| UVM    | méthodologie universelle de vérification ( <i>Universal Verification Methodology</i> )          |
| VIP    | composant de propriété intellectuelle de vérification ( <i>Verification IP</i> )                |
| VRO    | oscillateur Vernier en anneau ( <i>Vernier Ring Oscillator</i> )                                |

# Table des matières

|          |                                                                                |           |
|----------|--------------------------------------------------------------------------------|-----------|
| <b>1</b> | <b>Introduction générale</b>                                                   | <b>1</b>  |
| 1.1      | Contexte et problématique . . . . .                                            | 1         |
| 1.2      | Périmètre et organisation du document . . . . .                                | 2         |
| <b>2</b> | <b>Présentation du CNRS et de l'IN2P3</b>                                      | <b>3</b>  |
| 2.1      | L'IN2P3 : un institut tourné vers la physique subatomique et l'instrumentation | 3         |
| <b>3</b> | <b>Présentation de l'IP2I et de l'équipe de microélectronique</b>              | <b>5</b>  |
| 3.1      | Présentation de l'équipe de microélectronique . . . . .                        | 5         |
| 3.2      | Inscription du travail réalisé dans l'équipe . . . . .                         | 6         |
| <b>4</b> | <b>Contexte de l'ASIC SPADMIC</b>                                              | <b>7</b>  |
| 4.1      | Place du TDC dans l'ASIC SPADMIC . . . . .                                     | 7         |
| 4.2      | Contribution numérique dans la puce . . . . .                                  | 8         |
| 4.3      | Contraintes fonctionnelles et technologiques . . . . .                         | 9         |
| 4.3.1    | Contraintes liées à la mesure . . . . .                                        | 9         |
| 4.3.2    | Contraintes d'intégration dans un circuit en <i>ASIC</i> . . . . .             | 9         |
| 4.4      | Maturité technique du cœur MPTDC . . . . .                                     | 9         |
| 4.5      | Objectifs techniques retenus pour le bloc étudié . . . . .                     | 10        |
| <b>5</b> | <b>Fondements théoriques des convertisseurs temps-numérique</b>                | <b>11</b> |
| 5.1      | Rôle d'un TDC dans une chaîne de détection . . . . .                           | 11        |
| 5.2      | Grandeurs de performance à considérer . . . . .                                | 12        |
| 5.2.1    | Résolution temporelle et plage dynamique . . . . .                             | 12        |
| 5.2.2    | Linéarité . . . . .                                                            | 12        |
| 5.2.3    | Précision temporelle RMS . . . . .                                             | 13        |
| 5.2.4    | Temps mort, débit et observabilité . . . . .                                   | 13        |
| 5.3      | Panorama des grandes familles d'architectures . . . . .                        | 13        |
| 5.4      | Pourquoi l'approche Vernier a été retenue . . . . .                            | 14        |



|          |                                                                                   |           |
|----------|-----------------------------------------------------------------------------------|-----------|
| 5.5      | Limites structurelles d'un Vernier multiphase . . . . .                           | 15        |
| <b>6</b> | <b>Principe Vernier et architecture de référence issue de la thèse</b>            | <b>16</b> |
| 6.1      | Principe Vernier appliqué à la mesure du temps . . . . .                          | 16        |
| 6.2      | Pourquoi passer à une architecture multiphase . . . . .                           | 17        |
| 6.3      | Architecture de référence . . . . .                                               | 18        |
| 6.4      | Lecture explicite de la matrice de phase . . . . .                                | 18        |
| 6.5      | Points de vigilance . . . . .                                                     | 19        |
| <b>7</b> | <b>Transition vers l'implémentation retenue</b>                                   | <b>21</b> |
| 7.1      | De la structure de référence à une architecture exploitable . . . . .             | 21        |
| 7.2      | Évolutions nécessaires dans le contexte SPADMIC . . . . .                         | 21        |
| 7.3      | Vision globale de l'architecture active . . . . .                                 | 22        |
| 7.4      | Choix d'intégration et compromis d'architecture . . . . .                         | 23        |
| <b>8</b> | <b>Architecture détaillée du cœur MPTDC intégré dans SPADMIC</b>                  | <b>26</b> |
| 8.1      | Vue d'ensemble fonctionnelle . . . . .                                            | 26        |
| 8.2      | Interface de capture asynchrone et prise en compte de <b>START/STOP</b> . . . . . | 29        |
| 8.3      | Oscillateurs en anneau et compteurs . . . . .                                     | 30        |
| 8.4      | Matrice de détection de phase 8x8 . . . . .                                       | 31        |
| 8.5      | Séquenceur de mesure ( <code>mptdc_meas_ctrl</code> ) . . . . .                   | 32        |
| 8.6      | Banque de contextes et double tampon . . . . .                                    | 34        |
| 8.7      | Chaîne de lecture et sérialisation . . . . .                                      | 34        |
| 8.8      | Mécanismes de surveillance et robustesse . . . . .                                | 36        |
| 8.9      | Contraintes RTL rencontrées et solutions retenues . . . . .                       | 37        |
| 8.9.1    | Traversée lent vers rapide et cohérence de <code>Nslow</code> . . . . .           | 37        |
| 8.9.2    | Capture asynchrone de <b>START/STOP</b> . . . . .                                 | 37        |
| 8.9.3    | Découverte du fait que <code>nfast_stop</code> vaut zéro . . . . .                | 38        |
| 8.9.4    | Sémantique du chemin <code>max_hits=1</code> et ordre réel des hits . . . . .     | 38        |
| 8.9.5    | Non-uniformité de la grille fine . . . . .                                        | 38        |
| 8.9.6    | Rétropression et libération des contextes . . . . .                               | 39        |
| 8.9.7    | Contraintes de synthèse et limites de clôture . . . . .                           | 39        |
| 8.10     | Lien avec la caractérisation . . . . .                                            | 39        |
| 8.11     | Vérification et validation . . . . .                                              | 40        |
| <b>9</b> | <b>Méthodologie de caractérisation et résultats</b>                               | <b>42</b> |
| 9.1      | Objectif de la caractérisation . . . . .                                          | 42        |

|           |                                                        |           |
|-----------|--------------------------------------------------------|-----------|
| 9.2       | Provenance des données finales . . . . .               | 42        |
| 9.3       | Observables utilisés pour la calibration . . . . .     | 43        |
| 9.4       | Structure brute avant correction . . . . .             | 44        |
| 9.5       | Résultat principal : correction par LUT . . . . .      | 45        |
| 9.6       | Gain statistique par moyennage . . . . .               | 47        |
| 9.7       | Linéarité de transfert . . . . .                       | 48        |
| 9.8       | Stress des frontières . . . . .                        | 48        |
| 9.9       | Limite architecturale et portée des chiffres . . . . . | 49        |
| 9.10      | Synthèse des résultats . . . . .                       | 49        |
| <b>10</b> | <b>Conclusion, limites et perspectives</b>             | <b>51</b> |
| 10.1      | Bilan technique . . . . .                              | 51        |
| 10.2      | Limites de portée . . . . .                            | 51        |
| 10.3      | Perspectives . . . . .                                 | 52        |

# Table des figures

|     |                                                                                                                                                                                                                                                                       |    |
|-----|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----|
| 4.1 | Architecture de lecture de <b>SPADMIC</b> . Les projections de la matrice alimentent en parallèle le chemin temporel <b>MPTDC</b> et le chemin spatial de position ; le contrôleur supérieur choisit ensuite le mode d'export vers le flux <b>TX</b> partagé. . . . . | 8  |
| 5.1 | Schéma de synthèse d'une chaîne de mesure temporelle, du détecteur au codage binaire. . . . .                                                                                                                                                                         | 11 |
| 6.1 | Schéma temporel de synthèse du principe Vernier détaillé. Le rattrapage progressif du chemin rapide structure la mesure grossière, tandis que l'observation multiphase raffine la position de la première coïncidence dans l'intervalle $T_{\text{LSB}}$ . . . . .    | 17 |
| 6.2 | Schéma de synthèse de l'architecture Vernier multiphase de référence, inspiré des principes décrits dans la thèse [2]. . . . .                                                                                                                                        | 18 |
| 6.3 | Carte de la matrice $8 \times 8$ des détecteurs de phase. Chaque cellule correspond à une paire $(n_s, n_f)$ et à un coefficient fin nominal associé. . . . .                                                                                                         | 19 |
| 7.1 | Transition matérielle entre l'architecture Vernier de référence et l'implémentation active <b>MPTDC</b> . Le style reprend celui du modèle de référence afin de rendre visibles les briques conservées, modifiées et ajoutées. . . . .                                | 22 |
| 7.2 | Carte des domaines temporels et des frontières CDC dans l'architecture active. Les traversées représentées transportent des commandes compactes, des compteurs Gray ou des images figées, et non des phases analogiques en évolution continue. . . . .                | 23 |
| 7.3 | Capture asynchrone des événements. Les fronts <b>START/STOP</b> arment directement les verrous et les anneaux ; <b>clk_sys</b> intervient ensuite pour protéger puis nettoyer la fenêtre de mesure. . . . .                                                           | 24 |
| 7.4 | Pipeline à deux contextes. Le snapshot protège la mesure terminée, puis le drain et la sérialisation d'un contexte peuvent se recouvrir avec la capture du contexte suivant. . . . .                                                                                  | 24 |
| 7.5 | Flux de sortie et calibration externe. L'ASIC exporte une trame compacte contenant les observables de mesure ; le décodage et la correction par LUT restent réalisés hors circuit. . . . .                                                                            | 25 |

|     |                                                                                                                                                                                                                                                                                            |    |
|-----|--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----|
| 8.1 | Vue fonctionnelle du cœur MPTDC. Le schéma met en évidence le passage des événements asynchrones vers les domaines oscillateurs, puis le gel de l'image de mesure et sa lecture dans le domaine système. . . . .                                                                           | 27 |
| 8.2 | Carte des domaines temporels et des frontières CDC. Les phases restent locales aux oscillateurs et à la matrice; le domaine système ne reçoit que des commandes compactes, des compteurs Gray ou une image déjà figée. . . . .                                                             | 28 |
| 8.3 | Diagramme fonctionnel de l'interface de capture asynchrone. Il ne s'agit pas d'un automate synchrone classique, mais d'une représentation des verrous, des conditions d'acceptation et du chemin de réarmement. . . . .                                                                    | 29 |
| 8.4 | Rôle de <code>phase0_snap</code> et <code>slow_boundary_inc</code> pour lever l'ambiguïté de frontière sur le compteur lent. Sans cette information, le comptage grossier lent peut être décalé de $\pm 1$ période locale. . . . .                                                         | 31 |
| 8.5 | Automate du séquenceur de mesure dans le domaine <code>clk_sys</code> . <code>SNAPSHOT</code> échantillonne l'image large, <code>COUNT</code> engage la capture et le clear front-end, puis <code>CLEAR</code> nettoie la matrice de phase et les compteurs. . . . .                       | 32 |
| 8.6 | Chronogramme simplifié d'une conversion complète. Le décalage d'un cycle rapide entre fermeture et capture permet de figer une matrice de phase stable avant l'arrêt et le clear. . . . .                                                                                                  | 33 |
| 8.7 | Automate du contrôleur de lecture. Après synchronisation du bit de drain, le contrôleur émet un enregistrement META, scanne la matrice gelée, puis libère le contexte. . . . .                                                                                                             | 35 |
| 8.8 | Automate du sérialiseur 16 bit. Le chemin maintenu émet un en-tête, deux mots par hit et un mot EOC; les anciens modes timestamp/FULL ne constituent plus des branches actives du protocole. . . . .                                                                                       | 35 |
| 8.9 | Format de paquet final sur 16 bit . . . . .                                                                                                                                                                                                                                                | 36 |
| 9.1 | DNL/INL observables sur la campagne de linéarité focalisée. Sur les codes atteints, le pic DNL vaut <b>0.987 LSB</b> et le pic INL aux extrémités vaut <b>1.553 LSB</b> . Les 2696 emplacements non observés reflètent la parcimonie de la grille brute, pas une perte de paquets. . . . . | 45 |
| 9.2 | Distribution de l'erreur temporelle avant et après correction LUT. La correction supprime le biais de l'ordre de 1.9 ns et recentre l'erreur autour de 0 ps. . . . .                                                                                                                       | 46 |
| 9.3 | Fonction de répartition cumulative (CDF, <i>Cumulative Distribution Function</i> ) de l'erreur absolue après correction. Le percentile 99 publié est 38.994 ps. . . . .                                                                                                                    | 46 |
| 9.4 | Réduction statistique de la RMSE, de la MAE et du P90 par moyennage. Le tracé est en échelle logarithmique sur $N$ afin de rendre visibles les régimes $N = 1$ à $N = 1000$ . . . . .                                                                                                      | 47 |
| 9.5 | Linéarité de transfert brute. La pente ajustée proche de 1.000 355 montre que l'échelle globale est correcte, tandis que l'INL de transfert aux extrémités de <b>35.907 LSB</b> quantifie les résidus de structure avant correction statistique fine. . . . .                              | 48 |

- 9.6 Stress des offsets autour de la frontière lente. La figure sépare RMS brut et biais moyen afin de montrer que le problème de frontière est traité comme une classe statistique mesurable, et non comme un cas masqué. . . . . 49

# Liste des tableaux

|     |                                                                                                                                                                                                                                                                  |    |
|-----|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|----|
| 5.1 | Comparaison synthétique des principales familles de <b>TDC</b> . Les ordres de grandeur sont indicatifs et servent ici à positionner le compromis recherché pour <b>SPADMIC</b> [2]. . . . .                                                                     | 14 |
| 7.1 | Arbitrages structurants qui font passer l'architecture Vernier de référence à un bloc réellement intégrable dans <b>SPADMIC</b> . . . . .                                                                                                                        | 23 |
| 8.1 | Paramètres architecturaux principaux de l'implémentation fonctionnelle <b>MPTDC</b> . . . . .                                                                                                                                                                    | 26 |
| 8.2 | Répartition fonctionnelle des principales briques matérielles de l'architecture active. . . . .                                                                                                                                                                  | 28 |
| 8.3 | Organisation du flot de vérification et de caractérisation. . . . .                                                                                                                                                                                              | 40 |
| 9.1 | Traçabilité des données finales utilisées pour les résultats MPTDC. Les volumes correspondent aux sorties du flot <code>run_report_flow.sh</code> et aux fichiers effectivement versionnés sous forme de résumés ou de figures. . . .                            | 43 |
| 9.2 | Observables exportées ou dérivées pour la correction moyenne. La clé LUT maintenue comporte 7 champs ; <code>slow_boundary_inc</code> reste indispensable en amont pour reconstruire <code>t_raw_ps</code> et inférer correctement les indices de phase. . . . . | 43 |
| 9.3 | Performance avant et après correction LUT sur les graines de validation tenues hors apprentissage. La RMSE baisse de 1940.325 ps à 18.555 ps, soit une réduction de 99.04 %. . . . .                                                                             | 45 |
| 9.4 | Étude de moyennage post-LUT. Le seuil 10 ps est franchi dès $N = 4$ , et le seuil 5 ps dès $N = 15$ . . . . .                                                                                                                                                    | 47 |

# Chapitre 1

## Introduction générale

Dans de nombreux systèmes de détection, le premier objectif est simple à formuler : savoir qu'un événement a eu lieu. Cette information binaire est déjà utile, mais elle devient rapidement insuffisante dès que l'on cherche à reconstruire plus finement ce qui s'est passé. Il faut alors connaître non seulement la présence d'un signal, mais aussi son instant d'apparition, sa position et sa relation avec les autres signaux observés.

Cette idée est particulièrement importante pour les détecteurs rapides. Une impulsion peut être très courte, arriver à un instant imprévisible et devoir être associée à d'autres informations avant d'être exploitable. L'électronique de lecture ne peut donc pas se contenter de compter les événements : elle doit aussi les dater, les organiser et les transmettre dans un format robuste.

Le projet **SPADMIC** s'inscrit dans ce cadre. Il s'agit d'un prototype d'**ASIC** (*Application-Specific Integrated Circuit*), c'est-à-dire un circuit intégré conçu pour une application dédiée. Il vise à intégrer une électronique de lecture numérique autour d'une matrice de **SPAD** (*Single-Photon Avalanche Diode*), des détecteurs capables de produire une impulsion lorsqu'un photon est détecté. Dans ce type de système, la mesure temporelle devient une information centrale.

Pour mesurer un intervalle de temps dans une chaîne numérique, on utilise un convertisseur temps-numérique, ou **TDC** (*Time-to-Digital Converter*). Le bloc étudié dans ce rapport est une version multiphase de ce type de convertisseur, appelée **MPTDC** (*Multi-Phase Time-to-Digital Converter*). L'objectif de ce rapport n'est pas de présenter immédiatement tous les détails de ce bloc, mais de construire progressivement le contexte : d'abord le rôle de la puce **SPADMIC**, puis les besoins de mesure temporelle, ensuite les principes des **TDC**, et enfin l'implémentation RTL détaillée du **MPTDC**. Le terme **RTL** (*Register Transfer Level*) désigne ici la description numérique du circuit avant synthèse matérielle.

### 1.1 Contexte et problématique

La conception d'un **TDC** de haute précision impose de concilier plusieurs exigences souvent difficiles à satisfaire simultanément. Il faut réduire le pas de quantification, conserver une plage dynamique utile, limiter le bruit et le jitter, et maintenir une architecture compatible avec une intégration dans un **ASIC**. Dans ce cadre, les architectures de type Vernier occupent une place particulièrement intéressante, car elles permettent de

s'affranchir partiellement de la limite imposée par le délai élémentaire d'une cellule logique en exploitant la différence entre deux délais voisins.

Dans **SPADMIC**, la présence de trois voies **TDC** ne vient pas d'un simple besoin de paralléliser trois événements indépendants. Elle est liée à l'organisation tri-axis déjà validée dans le cadre de **PICMIC** (*PICosecond-MICrometer sensor*) [1]. Ce concept repose sur une matrice de pixels hexagonaux interconnectés : la charge ou l'impulsion générée par un impact est projetée sur trois familles de lignes orientées selon  $-120^\circ$ ,  $0^\circ$  et  $120^\circ$ . Cette lecture projective réduit fortement le nombre de canaux électroniques actifs par rapport à une lecture pixel par pixel, tout en conservant assez d'information géométrique pour reconstruire la position par croisement des projections et calcul de centroïde. Les trois **TDC** correspondent donc aux trois axes de lecture d'un même événement physique, avant mutualisation de la sortie numérique.

La thèse d'Amina Annagrebah, utilisée ici comme référence théorique principale, propose une étude approfondie de ces architectures et, plus précisément, d'une approche Vernier à oscillateurs en anneau multiphase appliquée à des besoins de mesure temporelle de très haute précision [2]. Ce travail constitue une base particulièrement solide pour introduire les notions nécessaires avant d'aborder l'architecture développée dans le cadre du projet **SPADMIC** et son cœur **MPTDC**.

## 1.2 Périmètre et organisation du document

Le présent rapport adopte volontairement un périmètre maîtrisé. Au moment de la rédaction initiale, l'architecture globale de **SPADMIC** n'était pas encore totalement figée, même si elle s'est depuis davantage stabilisée. Il ne s'agit donc pas de décrire tout l'ASIC comme un objet déjà définitivement arrêté, mais de présenter de manière cohérente ce qui est déjà structuré, justifiable et techniquement défendable.

Le rapport s'ouvre sur la présentation du cadre scientifique et institutionnel au sein duquel s'inscrit l'alternance. Il introduit ensuite le contexte général du projet **SPADMIC**, les contributions numériques réalisées et la place du **MPTDC** dans la chaîne de lecture de l'ASIC. La partie suivante développe les fondements théoriques des **TDC**, leurs métriques de performance et les architectures de type Vernier. Sur cette base, l'étude se prolonge par la description de l'architecture de référence extraite de la thèse, puis par une transition vers l'implémentation effectivement retenue. Enfin, le rapport détaille l'architecture active de **MPTDC**, puis présente la méthodologie de caractérisation, les résultats de calibration et les limites encore ouvertes vers une future intégration plus aboutie.



## Chapitre 2

# Présentation du CNRS et de l'IN2P3

Le **Centre National de la Recherche Scientifique (CNRS)** occupe une place centrale dans le paysage de la recherche publique française. Organisme pluridisciplinaire, il a pour mission de produire des connaissances, de mobiliser les différentes disciplines scientifiques et d'éclairer les grands défis contemporains, en lien avec les autres acteurs de la recherche [3]. Cette organisation permet d'articuler recherche fondamentale, ingénierie et coopération avec les universités, les laboratoires et les grandes infrastructures scientifiques.

Dans les domaines relevant de la physique et de l'instrumentation, le CNRS joue un rôle déterminant non seulement par ses contributions scientifiques, mais aussi par sa capacité à fédérer des moyens humains et techniques autour de projets de long terme. Cette dimension est particulièrement visible dans les activités liées à la conception de détecteurs, à l'électronique associée, au traitement du signal et au développement de circuits intégrés spécialisés pour des environnements expérimentaux exigeants.

### 2.1 L'IN2P3 : un institut tourné vers la physique subatomique et l'instrumentation

Parmi les instituts du CNRS, l'**IN2P3 (Institut National de Physique Nucléaire et de Physique des Particules)** joue un rôle majeur dans la coordination de la recherche française en physique subatomique. Son champ d'action couvre notamment la physique des particules, la physique nucléaire, l'astrophysique et la cosmologie, ainsi que le développement des moyens expérimentaux nécessaires à ces disciplines. À ce titre, l'IN2P3 ne se limite pas à une activité purement théorique : il contribue également à la conception d'instrumentations complexes, de chaînes d'acquisition et de systèmes électroniques adaptés à des besoins de mesure de très haute précision [4].

L'activité de l'IN2P3 s'appuie sur un réseau de laboratoires, de plateformes technologiques et de collaborations nationales et internationales. Cette structuration favorise la conduite de projets ambitieux, dans lesquels les performances des détecteurs dépendent directement de la qualité de l'électronique développée en amont. Les problématiques de chronométrie fine, de lecture rapide, de robustesse et d'intégration sur *ASIC* occupent ainsi une place importante dans plusieurs thématiques de recherche portées par l'institut [4].

L'alternance présentée dans ce rapport s'inscrit dans cet environnement scientifique et technologique. Réalisée au sein de l'**IP2I**, elle prend place dans un contexte où l'électronique

de détection constitue une brique essentielle de la chaîne instrumentale. Le travail mené autour du **TDC** destiné au projet **SPADMIC** relève précisément de cette logique : traduire un besoin de mesure temporelle fine en une architecture intégrable sur circuit, compatible avec des contraintes élevées de précision, de lecture et de fiabilité.

## Chapitre 3

# Présentation de l'IP2I et de l'équipe de microélectronique

L'**Institut de Physique des 2 Infinis de Lyon (IP2I)** est une unité mixte de recherche placée sous la tutelle du **CNRS** et de l'**Université Claude Bernard Lyon 1**. L'institut développe des activités de recherche couvrant notamment la physique des particules, la physique nucléaire, l'astrophysique, la cosmologie, ainsi que les applications des rayonnements ionisants. Cette diversité scientifique s'accompagne d'un fort volet instrumental, au sein duquel la conception de détecteurs, de systèmes électroniques et de chaînes de lecture occupe une place structurante [5].

L'IP2I se distingue par un fonctionnement fortement interdisciplinaire. Chercheurs, enseignants-chercheurs, ingénieurs, techniciens et doctorants y collaborent autour de projets dans lesquels la qualité des dispositifs expérimentaux conditionne directement la pertinence des résultats scientifiques. Dans ce cadre, l'ingénierie n'intervient pas comme un simple support, mais comme une composante essentielle de la démarche de recherche, depuis l'expression du besoin jusqu'à la validation des solutions mises en œuvre [5].

### 3.1 Présentation de l'équipe de microélectronique

Au sein de cet environnement, l'équipe de **microélectronique** contribue au développement de circuits intégrés dédiés à l'instrumentation scientifique, en particulier pour les détecteurs nécessitant des performances élevées en précision temporelle, en compacité et en robustesse. Son activité couvre l'ensemble du cycle de développement, depuis la discussion avec les responsables scientifiques et la définition des contraintes jusqu'au prototypage, aux tests et à l'intégration dans des systèmes plus complets [6].

L'organisation de l'équipe repose sur deux pôles complémentaires :

- **le pôle conception analogique et mixte**, chargé de l'étude et de la conception des interfaces d'entrée, des circuits de polarisation, des fonctions de synchronisation et, plus largement, des éléments analogiques ou mixtes nécessaires au traitement fin du signal ;
- **le pôle conception et vérification numérique**, dédié à la définition des architectures numériques, au développement RTL, à la vérification fonctionnelle et à l'intégration des interfaces de lecture, en s'appuyant notamment sur des méthodologies telles que le *Digital on Top* (DoT) et l'*Universal Verification Methodology* (UVM).

Cette structuration favorise une approche transversale des projets. Les interactions entre analogique, mixte et numérique sont en effet constantes dès lors qu'il s'agit de concevoir des *ASIC* de détection à haute performance. L'équipe de microélectronique collabore ainsi étroitement avec les physiciens expérimentaux, qui définissent les besoins scientifiques, mais aussi avec les autres groupes techniques impliqués dans la lecture, l'acquisition et l'exploitation des données.

### 3.2 Inscription du travail réalisé dans l'équipe

Le travail présenté dans ce rapport s'inscrit pleinement dans cette dynamique collective. Il porte sur l'étude et l'implémentation d'un bloc de **conversion temps-numérique** destiné à être intégré dans l'ASIC **SPADMIC**. Ce sujet se situe à l'interface entre plusieurs problématiques : compréhension théorique de la mesure temporelle fine, choix d'architecture, organisation de la lecture des données et prise en compte des contraintes d'intégration dans un système complet.

Dans ce contexte, l'environnement offert par l'IP2I et par son équipe de microélectronique constitue un cadre particulièrement pertinent. Il permet d'aborder le sujet avec une vision à la fois scientifique, technologique et méthodologique, en reliant les besoins de la détection aux choix de conception retenus pour l'architecture étudiée dans la suite de ce rapport.

# Chapitre 4

## Contexte de l'ASIC SPADMIC

Le projet **SPADMIC** s'inscrit dans une démarche d'intégration d'une électronique de lecture dédiée à une matrice de **SPAD** (*Single-Photon Avalanche Diode*) [7], [8]. Dans un tel système, l'information utile n'est pas limitée à la simple détection d'un événement : l'instant précis auquel cet événement se produit devient lui aussi une grandeur à exploiter. La mesure temporelle fine n'est donc pas un simple complément fonctionnel ; elle conditionne directement la valeur scientifique du système complet, la qualité de la discrimination des événements et la pertinence des traitements numériques réalisés en aval.

Dans le contexte de cette alternance, **SPADMIC** doit être considéré comme un ASIC prototype. Il ne représente pas encore une version finale complètement figée, mais un véhicule de validation à deux niveaux : validation du comportement visé pour la matrice de SPAD dans le procédé choisi, et validation de l'architecture numérique de lecture qui devra ensuite évoluer vers une version plus avancée. Dans cet ensemble, le bloc de conversion temps-numérique développé autour du projet **MPTDC** apparaît comme l'une des briques les plus structurées et les plus documentées. Il dispose déjà d'un socle théorique clair, d'une implémentation RTL complète, d'une stratégie de calibration identifiée et d'un environnement de vérification cohérent. Cette maturité relative justifie qu'il constitue le cœur technique du présent rapport, sans être isolé artificiellement du reste de l'ASIC.

### 4.1 Place du TDC dans l'ASIC SPADMIC

Une matrice de **SPAD** produit des impulsions brèves, asynchrones et potentiellement nombreuses. Pour rendre ces impulsions exploitables, l'électronique de lecture doit remplir plusieurs rôles simultanément :

- détecter l'événement et le convertir en information numérique ;
- l'associer à un instant de référence avec une finesse compatible avec l'application visée ;
- conserver une plage dynamique suffisante pour couvrir des délais utiles allant bien au-delà du seul pas de quantification ;
- transmettre les données sans imposer un volume de sortie ou un nombre de broches irréaliste.

Cette combinaison de contraintes explique pourquoi un **TDC** destiné à **SPADMIC** ne peut pas être conçu comme un bloc isolé, uniquement optimisé pour la résolution. Il doit être pensé comme une brique mixte, à l'interface entre une capture asynchrone, une logique de mesure rapide, des mécanismes de stockage temporaires et une chaîne de lecture

numérique cadencée par une horloge système bien plus lente.

Dans l'architecture active de l'ASIC, ce besoin ne se traduit pas par un seul TDC central. La matrice de SPAD reprend le principe de lecture projective tri-axis introduit par **PICMIC** (*PICosecond-MICrometer sensor*) [1] : un événement local produit trois informations projetées suivant des directions géométriques autour de  $-120^\circ$ ,  $0^\circ$  et  $120^\circ$ . Les trois voies TDC ne sont donc pas seulement trois canaux indépendants ajoutés pour augmenter le débit ; elles correspondent aux trois axes temporels nécessaires pour reconstruire ensuite la position du cluster détecté par croisement géométrique et estimation de centroïde. La lecture numérique est mutualisée plus loin afin de conserver ce principe sans multiplier inutilement les sorties de l'ASIC.




FIGURE 4.1 – Architecture de lecture de **SPADMIC**. Les projections de la matrice alimentent en parallèle le chemin temporel **MPTDC** et le chemin spatial de position ; le contrôleur supérieur choisit ensuite le mode d'export vers le flux **TX** partagé.

La figure 4.1 montre bien cette dualité. Le chemin temporel reste fondé sur le principe Vernier et produit des enregistrements issus des trois axes **MPTDC**. En parallèle, le bloc de position reçoit directement les lignes projetées de la matrice et produit ses propres paquets spatiaux. Cette séparation est importante : le calcul de position ne dépend pas des sorties des **MPTDC**. Le contrôleur supérieur détermine seulement quel chemin est activé ou exporté : **TDC** seul, position seule ou fonctionnement mixte.

## 4.2 Contribution numérique dans la puce

Le travail réalisé ne se limite pas à l'écriture isolée du cœur **MPTDC**. Il s'inscrit dans une contribution numérique plus large à la chaîne **SPADMIC**. Cette contribution couvre notamment la définition des registres de contrôle et de statut, l'intégration avec le bus **I2C**, l'organisation de la lecture des événements, les mémoires **FIFO** (*First In, First Out*), la sérialisation de sortie et la définition des formats de paquets.

Cette vue système est importante pour la cohérence du rapport. Elle montre que le **MPTDC** n'est pas seulement un bloc de mesure, mais une brique qui doit dialoguer avec une infrastructure numérique complète. Les choix de protocole, de largeur de bus, de buffering et de mutualisation de sortie conditionnent directement la manière dont les données temporelles peuvent être exploitées hors de l'ASIC.

## 4.3 Contraintes fonctionnelles et technologiques

### 4.3.1 Contraintes liées à la mesure

Le premier niveau de contrainte est directement lié à la mesure elle-même. Un **TDC** intégré dans **SPADMIC** doit combiner :

- une résolution suffisamment fine pour rester pertinente dans un contexte de photon timing ;
- une plage dynamique utile, bien supérieure à quelques pas élémentaires ;
- une latence de réarmement courte, afin de ne pas transformer la chaîne de lecture en goulet d'étranglement ;
- une capacité à gérer plusieurs événements ou plusieurs détections associées à une même conversion ;
- une forme de robustesse face aux variations de procédé, de tension et de température.

Ces exigences ne peuvent pas être satisfaites par une architecture purement idéale. Dès que l'on passe à une implémentation réelle, il faut tenir compte du jitter des oscillateurs, de la non-uniformité de la grille fine, des frontières de comptage, des contraintes de communication entre domaines d'horloge et des limites imposées par la lecture des données.

### 4.3.2 Contraintes d'intégration dans un circuit en *ASIC*

Le second niveau de contrainte provient de l'intégration elle-même. Le projet vise une implémentation en technologie **XFAB XH018** (180 nm CMOS), ce qui impose de conserver un regard réaliste sur la complexité numérique embarquée. Dans un tel contexte, chaque choix architectural a un impact direct sur :

- la surface occupée par la matrice de détection de phase ;
- la profondeur des pipelines nécessaires à la fermeture temporelle ;
- la consommation associée aux oscillateurs, aux compteurs et à la lecture ;
- la difficulté de synthèse, de contraintes **STA** (*Static Timing Analysis*) et de revue **CDC** (*Clock Domain Crossing*) ;
- le coût en broches et en bande passante de la sortie numérique, d'autant plus sensible que l'ASIC doit agréger plusieurs voies temporelles avant l'export.

Autrement dit, une bonne architecture n'est pas seulement celle qui donne la meilleure formule de conversion. C'est aussi celle qui reste implémentable, vérifiable et intégrable sans déplacer les difficultés vers un autre niveau du système.

## 4.4 Maturité technique du cœur MPTDC

L'architecture globale de **SPADMIC** n'est pas encore entièrement figée, mais le bloc de conversion temps-numérique dispose déjà :

- d'un socle théorique solidement documenté dans la littérature et dans la thèse de référence [2] ;
- d'une implémentation active suffisamment riche pour révéler de vraies contraintes d'ingénierie ;
- d'une infrastructure de simulation, de collecte et de calibration permettant d'aller au-delà d'une simple description conceptuelle.

Cette maturité se traduit par des objets vérifiables : une hiérarchie RTL complète, des bancs d'intégration, un environnement VIP, des scripts de collecte lourde et une calibration

hors ASIC. Le **MPTDC** constitue donc le point où les contraintes de l'ASIC deviennent concrètes : capture asynchrone, domaines d'horloge multiples, stockage temporaire, flux de lecture partagé, non-uniformité de la grille temporelle et besoin de caractérisation statistique.

## 4.5 Objectifs techniques retenus pour le bloc étudié

À ce niveau du document, les objectifs doivent rester formulés comme des exigences système, avant d'introduire les détails Vernier et RTL dans les chapitres suivants :

- accroître la granularité de la quantification fine par une interpolation spatio-temporelle à haute densité ;
- accepter des impulsions de mesure réellement asynchrones, cohérentes avec la nature des événements détectés ;
- découpler la dynamique temporelle de la mesure immédiate du débit de lecture de l'ASIC ;
- exporter des observables suffisamment riches pour permettre une calibration externe évolutive ;
- limiter le coût d'intégration en broches, en bande passante et en logique de sortie ;
- maintenir une architecture vérifiable, caractérisable et compatible avec les contraintes d'un prototype en 180 nm.

Ces objectifs montrent déjà que la question centrale n'est pas seulement : « comment obtenir quelques picosecondes de résolution ? » La vraie question est plus large : « comment construire un **TDC** de haute précision qui reste cohérent avec une implémentation *ASIC*, une stratégie de vérification, un ASIC prototype à plusieurs voies TDC et un budget d'intégration réaliste ? »

### À retenir

Le cœur **MPTDC** est une brique d'architecture réelle, soumise à des contraintes de technologie, de domaines d'horloge, de lecture, de surface et de calibration. Son intérêt technique vient de cette articulation entre exigence temporelle, intégration ASIC et vérification numérique.



## Chapitre 5

# Fondements théoriques des convertisseurs temps-numérique

### 5.1 Rôle d'un TDC dans une chaîne de détection

Un convertisseur temps-numérique a pour fonction de transformer un intervalle de temps en un mot binaire exploitable par une chaîne numérique. Cette opération est indispensable dès lors que l'information utile n'est pas portée uniquement par l'amplitude d'un signal, mais aussi par son instant d'apparition, sa durée, ou le décalage temporel entre deux événements. Dans le domaine de l'instrumentation scientifique, cette capacité intervient notamment pour la chronométrie fine, la localisation temporelle d'un événement et l'amélioration de la reconstruction globale d'un système de détection [2], [9].

Dans sa forme la plus générale, un **TDC** reçoit deux événements : un événement de départ, qui initialise l'observation, puis un événement d'arrêt, qui ferme l'intervalle à mesurer. Dans une architecture intégrée réelle, cette vision simplifiée doit être enrichie : les événements sont asynchrones, la conversion peut produire plusieurs hits, la fermeture peut aussi être déclenchée par un watchdog, et la valeur exportée n'est pas toujours un horodatage final prêt à l'emploi. Dans de nombreuses architectures modernes, le **TDC** fournit plutôt un ensemble d'observables qui devront ensuite être interprétées, corrigées et parfois recalibrées.

La figure 5.1 résume cette idée à l'échelle système. Elle donne volontairement une vue d'ensemble avant de zoomer, dans les chapitres suivants, sur le mécanisme Vernier puis sur l'architecture qui l'exploite. Une chaîne de lecture dédiée à la mesure du temps comprend généralement un détecteur ou une source d'événement, une interface d'entrée chargée de mettre le signal en forme, puis un **TDC** responsable de la conversion de l'information temporelle en données numériques.



FIGURE 5.1 – Schéma de synthèse d'une chaîne de mesure temporelle, du détecteur au codage binaire.

Dans la thèse de référence, cette problématique est traitée dans le contexte d'une électronique de lecture destinée à des applications de physique des particules, où la qualité

de la mesure temporelle conditionne directement la performance du système complet [2]. Même si le cas d'usage étudié dans le présent rapport diffère, les contraintes fondamentales restent proches : obtenir une mesure fine, robuste et intégrable.

## 5.2 Grandeurs de performance à considérer

L'analyse d'un **TDC** ne se limite pas à sa seule résolution nominale. Plusieurs métriques complémentaires sont nécessaires pour caractériser son comportement [2]. Dans un projet comme **SPADMIC**, cette lecture multi-critère est indispensable, car une amélioration d'une grandeur peut dégrader fortement une autre.

### 5.2.1 Résolution temporelle et plage dynamique

La première métrique est la résolution temporelle, souvent notée  $T_{\text{LSB}}$ . Elle correspond au plus petit intervalle de temps que le convertisseur peut discriminer. Dans un convertisseur idéal, cette grandeur joue un rôle analogue au bit de poids faible d'un convertisseur amplitude-numérique. Dans la pratique, cette grandeur ne doit pas être confondue avec la précision mesurée en **RMS** : une résolution nominale très fine ne garantit pas, à elle seule, une dispersion faible.

La seconde métrique est la plage dynamique. Elle désigne l'intervalle maximal que le convertisseur peut mesurer tout en conservant un codage exploitable. En pratique, une architecture très précise mais de faible dynamique devient rapidement difficile à utiliser si elle ne couvre pas les délais réellement rencontrés dans le système. Dans un **Vernier** à oscillateurs en anneau, cette dynamique dépend non seulement du nombre de comptes grossiers disponibles, mais aussi du temps nécessaire au rattrapage entre oscillateur lent et oscillateur rapide.

### 5.2.2 Linéarité

La linéarité traduit l'écart entre la caractéristique réelle du convertisseur et sa caractéristique idéale. Deux indicateurs sont classiquement utilisés [2], [10] :

- la non-linéarité différentielle (**DNL**), qui mesure l'écart de largeur d'un palier par rapport à 1 LSB ;
- la non-linéarité intégrale (**INL**), qui cumule ces écarts le long de la fonction de transfert.

Dans le cadre rappelé par la thèse, ces grandeurs peuvent être exprimées sous la forme :

$$\text{DNL}(n) = \frac{\Delta T_{n+1,n} - T_{\text{LSB}}}{T_{\text{LSB}}} \quad (5.1)$$

$$\text{INL}(i) = \sum_{n=1}^i \text{DNL}(n) \quad (5.2)$$

Une bonne résolution ne suffit donc pas. Un convertisseur réellement exploitable doit également conserver une linéarité compatible avec la précision recherchée.

### 5.2.3 Précision temporelle RMS

Une autre métrique essentielle est l'erreur de conversion exprimée sous forme **RMS**. Elle reflète la dispersion de l'erreur lorsque le convertisseur est soumis aux différentes sources d'aléas : bruit électronique, jitter, bruit de quantification ou variations des conditions opératoires. Dans la thèse, cette grandeur est utilisée comme indicateur central de la précision temporelle effective du convertisseur [2]. Pour un **TDC Vernier**, cette métrique est particulièrement sensible au jitter cumulé des oscillateurs et à la façon dont la frontière grossière/fine est reconstruite.

### 5.2.4 Temps mort, débit et observabilité

Dans une architecture embarquée, il faut également considérer le temps mort et le débit. Le temps mort représente l'intervalle minimal entre deux mesures acceptées. Il dépend de la fermeture de la conversion, du nettoyage interne des détecteurs de phase, de la remise à zéro des compteurs et du mécanisme de réarmement. Le débit, lui, dépend en plus de la lecture, de la profondeur des files FIFO et de la présence éventuelle de rétropression sur la sortie numérique.

Enfin, l'observabilité constitue une métrique moins classique mais essentielle dans ce travail. Un **TDC** qui n'exporte qu'un code final compact peut être suffisant dans un cas d'usage simple, mais il devient difficile à recalibrer, à diagnostiquer ou à caractériser finement. À l'inverse, un bloc qui exporte des observables riches permet un traitement externe à l'ASIC plus puissant, au prix d'un format de sortie plus élaboré.

## 5.3 Panorama des grandes familles d'architectures

La littérature distingue plusieurs familles d'architectures pour la mesure d'intervalles de temps [2], [9]. Parmi les plus importantes, on retrouve :

- les architectures analogiques de type **TAC**, qui convertissent le temps en tension avant numérisation ;
- les architectures numériques à **compteur**, très intégrables mais limitées par la fréquence d'horloge requise pour atteindre de très fines résolutions ;
- les structures à **ligne à délais**, qui exploitent les retards élémentaires des cellules logiques ;
- les architectures à **oscillateurs en anneau**, intéressantes pour combiner compacité et dynamique ;
- les architectures **Vernier**, qui exploitent la différence entre deux délais ou deux périodes proches pour descendre sous le seuil technologique imposé par un seul élément de retard.

Le tableau 5.1 synthétise les compromis les plus importants. Les ordres de grandeur indiqués sont volontairement donnés à titre comparatif : ils dépendent fortement de la technologie, du niveau d'intégration et des choix d'implémentation. Ils restent néanmoins suffisants pour motiver le choix architectural retenu dans **SPADMIC**.

| Architecture              | Principe                                                      | Résolution typique                | Plage dynamique  | Surface                     | Puissance                             |
|---------------------------|---------------------------------------------------------------|-----------------------------------|------------------|-----------------------------|---------------------------------------|
| TAC analogique            | Intégration d'un courant sur condensateur puis conversion ADC | 10 ps à 100 ps                    | Moyenne          | Moyenne                     | Moyenne à élevée                      |
| Compteur numérique        | Horloge de référence échantillonnée au <b>START/STOP</b>      | > 100 ps sauf horloge très rapide | Très large       | Faible                      | Forte si l'horloge monte en fréquence |
| Ligne à délais            | Propagation d'une impulsion le long d'une chaîne de retard    | 10 ps à 100 ps                    | Courte à moyenne | Élevée si la plage augmente | Faible à moyenne                      |
| DLL / PLL / interpolation | Phases verrouillées ou interpolation fractionnaire            | 5 ps à 20 ps                      | Moyenne          | Moyenne à élevée            | Moyenne à élevée                      |
| Oscillateur en anneau     | Comptage sur oscillateur local et capture de phase            | 20 ps à 100 ps                    | Moyenne à large  | Faible à moyenne            | Moyenne                               |
| Vernier ligne à délais    | Deux chaînes à retards légèrement différents                  | 1 ps à 20 ps                      | Moyenne          | Élevée                      | Moyenne                               |
| Vernier RO multiphase     | Deux oscillateurs + observation multiphase des croisements    | 5 ps à 20 ps nominal brut         | Moyenne à large  | Moyenne                     | Moyenne                               |

TABLE 5.1 – Comparaison synthétique des principales familles de **TDC**. Les ordres de grandeur sont indicatifs et servent ici à positionner le compromis recherché pour **SPADMIC** [2].

## 5.4 Pourquoi l'approche Vernier a été retenue

La thèse montre clairement que les architectures Vernier occupent une position particulièrement favorable lorsque l'on cherche à atteindre des résolutions très fines tout en conservant une intégration réaliste en technologie CMOS [2], [9], [11]. Cet intérêt tient à un point fondamental : la résolution n'est plus fixée par le délai absolu d'une seule cellule, mais par la différence entre deux délais voisins. Il devient alors possible de descendre sous le seuil technologique apparent d'un simple inverseur.

Dans le contexte **SPADMIC**, plusieurs arguments renforcent ce choix :

- les événements **START/STOP** sont asynchrones, ce qui se prête naturellement à une architecture déclenchée par événements plutôt qu'à une simple logique synchrone à horloge unique ;
- les oscillateurs en anneau permettent de construire une architecture compacte, répliquable et compatible avec une logique purement numérique ;
- l'observation multiphase améliore la granularité fine sans imposer une ligne à délais extrêmement longue ;
- l'export d'observables riches autorise une calibration externe à l'ASIC, ce qui détend fortement les contraintes de correction embarquée.

Le choix Vernier ne signifie toutefois pas que l'architecture devient simple. Il déplace au contraire la difficulté : au lieu de subir surtout la limite de l'horloge de référence, le concepteur doit désormais gérer le jitter des oscillateurs, la non-uniformité de la grille fine, les ambiguïtés de frontière et les contraintes de traversée entre domaines d'horloge.

## 5.5 Limites structurelles d'un Vernier multiphase

Une architecture Vernier multiphase apporte donc un gain réel, mais ce gain n'est pas gratuit. Les limites les plus importantes sont les suivantes :

- la grille fine n'est pas uniformément couverte ; toutes les valeurs intermédiaires ne sont pas atteignables ;
- les oscillateurs introduisent du jitter cumulé, qui augmente avec le temps de conversion ;
- la cohérence entre comptage grossier et détection fine dépend fortement de la gestion correcte des frontières temporelles ;
- l'architecture fait intervenir plusieurs domaines d'horloge et des signaux asynchrones, ce qui impose une discipline RTL et CDC beaucoup plus stricte qu'un simple schéma de principe.

### À retenir

Le choix d'un **Vernier multiphase** dans **SPADMIC** vient d'un compromis clair : cette architecture donne un chemin réaliste vers une résolution fine dans une implémentation numérique intégrable, mais elle impose en échange une forte maîtrise des effets de frontière, du jitter, du format de données exporté et de la calibration externe à l'ASIC.

Dans cette optique, la suite du rapport ne cherche pas à accumuler les schémas de toutes les familles de **TDC**. Elle privilégie au contraire une montée en précision : principe Vernier, architecture de référence, contraintes d'implémentation, puis description détaillée du bloc **MPTDC**.

## Chapitre 6

# Principe Vernier et architecture de référence issue de la thèse

### 6.1 Principe Vernier appliqué à la mesure du temps

Le principe Vernier consiste à comparer deux évolutions temporelles voisines mais non identiques. Dans un **TDC** Vernier, cette idée se traduit par l'utilisation de deux chemins de propagation, ou de deux oscillateurs, dont les délais élémentaires diffèrent légèrement. L'information temporelle n'est alors plus codée par une période unique, mais par la différence entre deux périodes proches [2], [9], [11].

Dans le cas d'un Vernier à oscillateurs en anneau, un oscillateur lent est déclenché par l'événement de départ, tandis qu'un oscillateur rapide est déclenché par l'événement d'arrêt. Comme la période de l'oscillateur rapide est plus faible, ce dernier rattrape progressivement l'oscillateur lent. La première coïncidence utile permet de localiser l'intervalle mesuré avec une finesse déterminée par l'écart entre les deux périodes.

La formulation de base rappelée dans la thèse s'écrit sous la forme [2] :

$$T_{\text{in}} = N_{\text{slow}} T_{\text{slow}} + N_{\text{fast}} T_{\text{LSB}} \quad (6.1)$$

$$T_{\text{LSB}} = T_{\text{slow}} - T_{\text{fast}} \quad (6.2)$$

Cette écriture met en évidence deux idées majeures. D'une part, le temps mesuré repose sur une décomposition en composantes grossière et fine. D'autre part, la résolution n'est pas fixée par une période absolue mais par la différence entre deux périodes voisines. Cette propriété est à l'origine de l'intérêt de l'approche Vernier pour les mesures de très haute précision.

Dans une écriture plus proche d'une implémentation multiphase, la mesure peut être lue comme :

$$T_{\text{mes}} \approx N_{\text{slow}} T_{\text{slow}} + N_{\text{fast}} (T_{\text{slow}} - T_{\text{fast}}) + t_{\text{fine}}(n_s, n_f) \quad (6.3)$$

où  $N_{\text{slow}}$  et  $N_{\text{fast}}$  correspondent aux compteurs grossiers, tandis que  $t_{\text{fine}}(n_s, n_f)$  représente la correction associée à la cellule de phase effectivement activée. Dans un montage multiphase, cette dernière contribution n'est plus un simple résidu abstrait : elle est directement portée par l'indice de phase lent  $n_s$  et l'indice de phase rapide  $n_f$ .

La figure 6.1 met ce mécanisme en scène sous forme temporelle détaillée. Le rattrapage progressif du chemin rapide par rapport au chemin lent illustre directement la séparation entre l'information grossière, liée au nombre de cycles accumulés avant coïncidence, et l'information fine, portée par la position de la coïncidence elle-même.




FIGURE 6.1 – Schéma temporel de synthèse du principe Vernier détaillé. Le rattrapage progressif du chemin rapide structure la mesure grossière, tandis que l'observation multiphase raffine la position de la première coïncidence dans l'intervalle  $T_{LSB}$ .

## 6.2 Pourquoi passer à une architecture multiphase

La thèse ne s'arrête pas à une architecture Vernier monophasé classique. Elle étudie une adaptation multiphase inspirée de l'approche 2D Vernier, de manière à exploiter simultanément plusieurs sorties de phase des oscillateurs en anneau [2]. Cette extension augmente le nombre de points d'observation et améliore l'efficacité de la quantification temporelle.

Dans cette approche, la résolution temporelle multiphase  $\Delta$  est liée à la résolution monophasé  $T_{LSB}$  par la relation :

$$\Delta = \frac{T_{LSB}}{n_b} \quad (6.4)$$

où  $n_b$  représente le nombre d'étages exploités dans l'oscillateur en anneau.

Autrement dit, l'approche multiphase ne remplace pas le principe Vernier ; elle le raffine en subdivisant l'intervalle élémentaire  $T_{LSB}$  grâce à l'observation simultanée de plusieurs taps. Là où un Vernier simple attendrait la coïncidence sur une seule paire de phases, une architecture multiphase observe une famille entière de combinaisons et transforme ce rattrapage en une grille 2D.

La thèse montre également que l'architecture multiphase permet, en première approximation :

- de réduire le temps de conversion par rapport à l'approche monophasé ;
- d'améliorer la résolution temporelle ;
- de limiter l'impact du jitter cumulé, dont la croissance suit une loi en racine du temps d'observation.

Cette propriété est importante, car elle montre qu'un gain de résolution ne provient pas uniquement d'une interpolation plus fine, mais aussi d'une meilleure exploitation du comportement temporel global des oscillateurs [2]. En d'autres termes, l'amélioration n'est pas purement géométrique ; elle agit aussi sur le temps nécessaire pour conclure une mesure et donc sur l'accumulation de jitter.

### 6.3 Architecture de référence

Après la vue temporelle du rattrapage, la figure 6.2 synthétise l'architecture de référence retenue dans la thèse. Celle-ci s'organise autour de quatre briques principales :

- les deux oscillateurs en anneau, lent et rapide ;
- une matrice de détection de phase chargée d'observer la coïncidence entre les phases ;
- les compteurs, qui assurent la partie grossière de la mesure ;
- une mémoire ou structure de stockage, qui fige les informations utiles au moment de la conversion.




FIGURE 6.2 – Schéma de synthèse de l'architecture Vernier multiphase de référence, inspiré des principes décrits dans la thèse [2].

Sur le plan conceptuel, cette structuration est particulièrement intéressante pour un futur passage vers une implémentation numérique plus complète. Elle sépare clairement la génération des phases, leur observation, le comptage grossier et le stockage des résultats. Cette séparation fonctionnelle facilite ensuite les adaptations nécessaires à une intégration plus large dans un système de lecture.

### 6.4 Lecture explicite de la matrice de phase

Dans l'implémentation active du projet, la matrice de détection de phase utilise 8 phases lentes et 8 phases rapides, soit  $8 \times 8 = 64$  cellules. Chaque cellule correspond à une paire  $(n_s, n_f)$ , avec :

- $n_s \in \{0, \dots, 7\}$  pour l'indice de phase lente ;
- $n_f \in \{0, \dots, 7\}$  pour l'indice de phase rapide.

Le coefficient fin nominal utilisé dans le RTL est alors gouverné par la relation :

$$\text{fine\_coef}(n_s, n_f) = 11 n_s - 10 n_f \quad (6.5)$$

qui provient directement du rapport entre le pas lent (55 ps) et la différence Vernier élémentaire (5 ps), soit  $K_{\text{Vernier}} = 11$ .

Ce point est fondamental, car il montre que l'information fine n'est pas issue d'une simple énumération régulière. Elle dépend d'une combinaison linéaire d'indices de phase. La figure 6.3 représente cette structure sur la matrice complète.






FIGURE 6.3 – Carte de la matrice  $8 \times 8$  des détecteurs de phase. Chaque cellule correspond à une paire  $(n_s, n_f)$  et à un coefficient fin nominal associé.

Cette représentation permet de lire immédiatement deux phénomènes. D’une part, les diagonales traduisent la progression régulière du rattrapage Vernier. D’autre part, la matrice  $8 \times 8$  ne projette pas ses cellules de manière uniforme sur l’axe temporel fin : plusieurs couples distincts produisent des coefficients voisins, alors que certains coefficients ne sont pas représentés. Cette propriété suffit ici comme point de vigilance théorique. Elle expliquera plus loin le choix d’exporter des observables riches et de confier la correction fine à une calibration externe, plutôt que d’introduire une correction matérielle prématurée dans le cœur ASIC.

## 6.5 Points de vigilance

Les bénéfices de l’approche Vernier ne doivent pas masquer ses contraintes. La thèse souligne en particulier plusieurs points de vigilance [2] :

- la sensibilité au *mismatch* lorsque la différence de délai devient très faible ;
- l’influence du bruit de premier ordre lié aux variations de procédé, de tension et de température ;
- le rôle du jitter cumulé dans les oscillateurs en anneau ;
- la nécessité d’une stratégie de calibration adaptée.

Dans le cas du projet **SPADMIC**, il faut y ajouter des points plus directement liés à l’implémentation :

- la cohérence entre comptages grossiers et détection fine lorsque l'événement **STOP** tombe sur une frontière de phase ;
- la maîtrise des traversées entre domaines d'horloge, car les oscillateurs ne sont asservis ni à **clk\_sys** ni entre eux ;
- la nécessité d'un format de sortie qui reste exploitable malgré la complexité des données brutes.

#### À retenir

L'architecture Vernier de référence explique pourquoi la résolution fine est théoriquement accessible. L'architecture active du projet devra ensuite résoudre un second problème : comment capturer cette information sans perdre la cohérence du comptage grossier, sans allonger excessivement le temps mort, et sans rendre la lecture ou la calibration impraticables.

## Chapitre 7

# Transition vers l'implémentation retenue

### 7.1 De la structure de référence à une architecture exploitable

La structure décrite dans la thèse constitue une base théorique et architecturale solide, mais elle ne peut pas être reprise telle quelle dans un projet de lecture numérique complet sans adaptation. Dans le cadre du projet **SPADMIC**, la problématique ne consiste pas uniquement à démontrer le potentiel d'un **TDC** Vernier multiphase. Il faut également organiser la capture des événements, le stockage des résultats, leur transmission et leur exploitation à l'extérieur de l'ASIC dans un prototype complet.

La continuité entre la thèse et l'implémentation actuelle se situe donc au niveau des principes fondamentaux :

- utilisation de deux oscillateurs proches pour définir une résolution issue d'une différence de délai ;
- séparation entre information grossière et information fine ;
- observation multiphase par matrice de détection ;
- nécessité d'une calibration adaptée pour transformer les observables brutes en temps exploitable.

La différence majeure est que l'objet étudié ici n'est plus une cellule de référence isolée, mais une version intégrable dans une chaîne de lecture ASIC. L'implémentation active est construite directement autour d'une matrice de détection  $8 \times 8$ , d'une capture asynchrone et d'une chaîne de lecture dans `clk_sys`. Ces choix fixent le contrat de l'architecture réelle : préserver le principe Vernier tout en obtenant un bloc routable, vérifiable et compatible avec un prototype en 180 nm.

### 7.2 Évolutions nécessaires dans le contexte SPADMIC

L'architecture actuellement développée s'écarte toutefois du prototype de thèse sur plusieurs aspects structurants. Elle doit en effet répondre à des besoins plus larges de robustesse, d'intégration numérique et de lecture :

- prise en charge d'événements **START/STOP** avec une logique asynchrone explicite ;
- séparation entre la capture rapide et la lecture système ;
- format de sortie numérique compatible avec une chaîne de lecture externe ;

- calibration pensée comme une opération externe à l'ASIC, et non comme une correction embarquée figée dans le silicium.

Ces choix traduisent un déplacement du centre de gravité du problème. Dans la thèse, l'accent est mis sur la démonstration et la compréhension approfondie de l'architecture Vernier multiphase. Dans l'implémentation actuelle, l'objectif devient plus systémique : il faut préserver les bénéfices du principe Vernier tout en construisant une architecture de lecture cohérente, réarmable, vérifiable et intégrable.

### 7.3 Vision globale de l'architecture active

Avant d'isoler les arbitrages de conception, il faut d'abord placer les blocs dans leur topologie numérique globale. La figure 7.1 reprend le formalisme matériel de l'architecture de référence et montre les transformations essentielles : la prélogique devient un front-end de capture asynchrone, la matrice de phase est ramenée à  $8 \times 8$ , la mémoire d'échantillonnage devient une banque de contextes, et une chaîne de lecture système est ajoutée en sortie.




FIGURE 7.1 – Transition matérielle entre l'architecture Vernier de référence et l'implémentation active **MPTDC**. Le style reprend celui du modèle de référence afin de rendre visibles les briques conservées, modifiées et ajoutées.

Cette transition doit aussi être lue sous l'angle des domaines temporels. L'architecture réelle superpose une zone d'événements asynchrones, deux familles de signaux issues des oscillateurs lent et rapide, puis un domaine système `clk_sys` chargé du séquençage de capture, du drain et de la sérialisation. La figure 7.2 fournit cette carte de lecture avant l'analyse détaillée des compromis.




FIGURE 7.2 – Carte des domaines temporels et des frontières CDC dans l’architecture active. Les traversées représentées transportent des commandes compactes, des compteurs Gray ou des images figées, et non des phases analogiques en évolution continue.

La carte de la figure 7.2 annonce déjà les difficultés qui seront détaillées au chapitre suivant : la logique de mesure ne se résume pas à un automate unique. Elle s’appuie sur des traversées asynchrones, des compteurs Gray pour transporter les informations d’oscillateurs, puis une séparation stricte entre capture des événements, gel de l’image de mesure et lecture dans `clk_sys` [12], [13].

| Contrainte                      | Risque principal                                                                   | Choix retenu                                                                            |
|---------------------------------|------------------------------------------------------------------------------------|-----------------------------------------------------------------------------------------|
| Événements d’entrée asynchrones | Perte de précision ou métastabilité si forçage prématuré dans un domaine synchrone | Interface de capture asynchrone à verrous <i>set/reset</i>                              |
| Matrice de phase active         | Surface, charge des taps et durée de scan si la matrice grossit                    | Matrice $8 \times 8$ régulière, suffisante pour exporter les observables de calibration |
| Lecture pendant la mesure       | Temps mort dicté par le drain et le sérialiseur                                    | Deux contextes, capture et drain découplés                                              |
| Correction des non-idéalités    | Coût silicium élevé si correction embarquée figée                                  | Calibration externe à l’ASIC avec export d’observables riches                           |
| Intégration au système          | Trop grand nombre de broches ou protocole trop ambigu                              | Bus 16 bit, mots typés, gestion explicite de la rétropression                           |

TABLE 7.1 – Arbitrages structurants qui font passer l’architecture Vernier de référence à un bloc réellement intégrable dans **SPADMIC**.

## 7.4 Choix d’intégration et compromis d’architecture

Le passage du principe Vernier à un bloc ASIC intégrable impose de figer une architecture qui reste suffisamment riche pour la calibration, mais suffisamment compacte pour être routée, vérifiée et intégrée dans le prototype **SPADMIC**. L’implémentation active retient ainsi une matrice de phase  $8 \times 8$ , deux contextes de capture et une sortie numérique étroite. La matrice fournit les couples de phase nécessaires à l’observation fine, tout en limitant la surface, la charge appliquée aux taps d’oscillateur, la complexité de drain et l’effort de fermeture temporelle.

La capture des événements reste volontairement asynchrone. Les signaux **START** et **STOP**

ne sont pas d'abord ramenés dans `clk_sys`, car cela déplacerait l'incertitude temporelle sur le chemin même que le **TDC** doit mesurer. Le front-end déclenche donc l'oscillateur lent au plus près de **START**, puis l'oscillateur rapide au plus près de **STOP**. Le domaine système intervient ensuite pour protéger l'image de mesure, orchestrer le nettoyage et préparer la lecture, sans transformer les phases analogiques en bus synchrones continus.




FIGURE 7.3 – Capture asynchrone des événements. Les fronts **START/STOP** arment directement les verrous et les anneaux ; `clk_sys` intervient ensuite pour protéger puis nettoyer la fenêtre de mesure.

Le découplage entre capture et lecture repose sur une banque à deux contextes. Ce choix évite de faire dépendre directement le réarmement du temps nécessaire au drain et à la sérialisation. Un contexte peut conserver une conversion fermée pendant que l'autre redevient disponible pour la mesure suivante. Cette organisation reste volontairement limitée : elle masque une partie de la latence de lecture sans introduire une file de contextes coûteuse, difficile à vérifier et peu justifiée pour le prototype visé.




FIGURE 7.4 – Pipeline à deux contextes. Le snapshot protège la mesure terminée, puis le drain et la sérialisation d'un contexte peuvent se recouvrir avec la capture du contexte suivant.

La sortie adopte enfin un protocole de sortie compact sur 16 bit, sous forme d'une trame de mesure structurée. Le paquet contient un en-tête, des mots de données associés aux hits et un mot de fin. Il transporte les informations nécessaires à la reconstruction externe : instantané de phase lente (`phase0_snap`), classe de frontière temporelle (`stop_phase_disc`) et bit de correction de frontière lente (`slow_boundary_inc`). Les anciens encodages de mode sont conservés uniquement comme compatibilité logicielle. La correction finale est donc déplacée hors ASIC : le silicium exporte une description stable et riche de la mesure, tandis que la LUT et les modèles de calibration restent évolutifs côté hôte.




FIGURE 7.5 – Flux de sortie et calibration externe. L'ASIC exporte une trame compacte contenant les observables de mesure ; le décodage et la correction par LUT restent réalisés hors circuit.

### À retenir

La transition vers l'implémentation n'est pas une simple étape d'encapsulation. Elle transforme le principe Vernier en un bloc ASIC complet : capture asynchrone, matrice de phase compacte, double contexte, lecture `clk_sys`, paquet 16 bit et calibration externe forment un même compromis d'intégration.

## Chapitre 8

# Architecture détaillée du cœur MPTDC intégré dans SPADMIC

### 8.1 Vue d'ensemble fonctionnelle

L'architecture active développée dans **MPTDC** prolonge directement les principes étudiés dans la thèse [2], tout en les organisant dans une structure beaucoup plus complète et plus proche d'un usage système. Le bloc n'est plus seulement un cœur Vernier abstrait : il associe une capture asynchrone des événements, deux générateurs de phases en anneau, un comptage grossier, une matrice de phase, une image de contexte, une chaîne de lecture en horloge système, un FIFO, un sérialiseur 16 bit et plusieurs mécanismes de surveillance. Dans l'architecture active de l'ASIC, ce cœur est ensuite réutilisé sur trois voies TDC avant mutualisation de la lecture de sortie.

Les paramètres principaux de l'architecture sont rappelés dans le tableau 8.1. Ils correspondent au MPTDC Top et au cœur de mesure MPTDC actifs dans le RTL, respectivement traçables vers `mptdc_top_asic` et `mptdc_core`.

| Paramètre                             | Valeur                         |
|---------------------------------------|--------------------------------|
| Géométrie Vernier                     | $8 \times 8$ phases            |
| Délai de tap lent                     | 55 ps                          |
| Délai de tap rapide                   | 50 ps                          |
| Différence élémentaire de délai       | 5 ps                           |
| Pas brut exporté (DELTA_LSB)          | 10 ps                          |
| Nombre de contextes                   | 2                              |
| Nombre maximal de hits par conversion | 15                             |
| Horloge système                       | 160 MHz                        |
| Profondeur FIFO                       | 64 mots                        |
| Interface de sortie                   | trame de mesure sur bus 16 bit |

TABLE 8.1 – Paramètres architecturaux principaux de l'implémentation fonctionnelle **MPTDC**.






FIGURE 8.1 – Vue fonctionnelle du cœur MPTDC. Le schéma met en évidence le passage des événements asynchrones vers les domaines oscillateurs, puis le gel de l'image de mesure et sa lecture dans le domaine système.

La figure 8.1 peut être lue en trois étages :

- **prise de possession de l'événement** : la sélection d'entrée et l'interface de capture asynchrone capturent **START/STOP**, choisissent la source active et réservent un contexte ;
- **cœur de mesure** : les générateurs de phases, les compteurs Gray, la matrice de phase, la capture de frontière et le séquenceur de mesure produisent l'image brute de la conversion ;
- **export des données** : la banque de contextes, le contrôleur de lecture, le FIFO synchrone et le sérialiseur 16 bit transforment cette image en trames exploitables côté hôte.

Le tableau 8.2 résume cette répartition fonctionnelle. Les noms RTL exacts sont indiqués uniquement pour assurer la traçabilité vers le dépôt.

| Fonction matérielle                                           | Domaine dominant         | Rôle                                                                                                        |
|---------------------------------------------------------------|--------------------------|-------------------------------------------------------------------------------------------------------------|
| Interface de capture asynchrone<br>(mptdc_async_frontend_v2)  | Asynchrone               | Capture <b>START/STOP</b> , allocation de contexte, pilotage des oscillateurs                               |
| Générateurs de phases lent et rapide<br>(mptdc_osc_wrapper)   | Oscillateurs             | Génération des taps de phase lents et rapides                                                               |
| Compteurs grossiers Gray<br>(mptdc_gray_cnt_sync)             | Lent / rapide            | Comptage grossier et transfert Gray sécurisé                                                                |
| Matrice de phase<br>(mptdc_pd_cell ×64)                       | Rapide                   | Détection de croisement et capture locale de <b>nfast_hit</b>                                               |
| Capture de frontière temporelle<br>(mptdc_stop_capture_async) | Asynchrone               | Capture de <b>phase0_snap</b> , <b>slow_boundary_inc</b> et <b>stop_phase_disc</b> au moment de <b>STOP</b> |
| Séquenceur de mesure<br>(mptdc_meas_ctrl)                     | clk_sys                  | Séquençage snapshot, comptage, capture et clear ordonné après synchronisation de la mesure                  |
| Banque de contextes<br>(mptdc_context_bank)                   | Image statique / clk_sys | Gel atomique d'un contexte terminé                                                                          |
| Contrôleur de lecture<br>(mptdc_drain_ctrl)                   | clk_sys                  | Lecture du contexte figé, génération des enregistrements META/HIT                                           |
| FIFO synchrone<br>(mptdc_sync_fifo)                           | clk_sys                  | Découplage entre production des enregistrements et sérialisation                                            |
| Sérialiseur 16 bit<br>(mptdc_narrow16_tx_v2)                  | clk_sys                  | Sérialisation de la trame de mesure sur le bus 16 bit                                                       |
| Mécanismes de surveillance<br>(mptdc_watchdog)                | Mixte                    | Robustesse contre <b>STOP</b> manquant, blocage ou absence de progression                                   |

TABLE 8.2 – Répartition fonctionnelle des principales briques matérielles de l'architecture active.




FIGURE 8.2 – Carte des domaines temporels et des frontières CDC. Les phases restent locales aux oscillateurs et à la matrice ; le domaine système ne reçoit que des commandes compactes, des compteurs Gray ou une image déjà figée.

La figure 8.2 permet d'insister sur un point essentiel : l'architecture ne peut pas être comprise comme une simple machine synchrone. Elle manipule au moins trois groupes temporels distincts :

- **clk\_sys** pour la configuration, le séquenceur de mesure, le contrôleur de lecture, le FIFO, le sérialiseur et la surveillance globale ;
- le domaine lent, lié à **slow\_phase[0]**, pour le comptage grossier du chemin lent ;
- le domaine rapide, lié à **fast\_phase[0]**, pour le comptage rapide et la matrice de

phase.

À cela s'ajoute un tissu d'événements asynchrones : **START**, **STOP**, les signaux de remise à zéro de l'interface de capture et les captures de frontière déclenchées directement sur l'événement **STOP**. Cette superposition de domaines est l'une des raisons pour lesquelles les contraintes RTL et CDC occupent une place centrale dans cette architecture.

## 8.2 Interface de capture asynchrone et prise en compte de START/STOP

L'interface de capture asynchrone, traçable vers `mptdc_async_frontend_v2`, constitue la porte d'entrée réelle du système. Son rôle n'est pas seulement de mémoriser l'arrivée de **START** et de **STOP**. Elle doit aussi :

- décider si un départ peut être accepté ;
- allouer immédiatement un contexte libre ;
- démarrer l'oscillateur lent au plus près de **START** ;
- démarrer l'oscillateur rapide au plus près de **STOP** ;
- fournir une logique de clear compatible avec la fermeture de conversion.

**Front-end asynchrone : verrous START/STOP**




FIGURE 8.3 – Diagramme fonctionnel de l'interface de capture asynchrone. Il ne s'agit pas d'un automate synchrone classique, mais d'une représentation des verrous, des conditions d'acceptation et du chemin de réarmement.

L'interface de capture repose sur des verrous asynchrones *set/reset*. Le latch `start_latched` n'est posé que si trois conditions sont réunies :

1. `conv_arm` est actif ;
2. au moins un contexte est libre ;
3. aucune mesure n'est déjà en cours pour cette interface de capture.

Cette logique correspond exactement à l'expression RTL `start_async_i & any_ctx_free & conv_arm_i`. Une fois accepté, **START** remplit deux fonctions : il pose `start_latched` et déclenche `osc_slow_en_async_o`. Le système entre alors dans une mesure encore incomplète : le compteur lent démarre, mais la détection de phase reste inactive tant que **STOP** n'est pas arrivé.

Le latch `stop_latched` est conditionné par `start_latched`. Un STOP isolé, ou trop précoce, n'a donc pas d'effet nominal. En revanche, dès qu'une mesure est active, STOP ou un STOP synthétique issu de la surveillance lente pose `stop_latched`, ce qui produit trois conséquences immédiates :

- démarrage de l'oscillateur rapide ;
- activation logique de la fenêtre de détection de phase ;
- disponibilité du bloc pour la fermeture pilotée ensuite par le séquenceur de mesure.

Un point particulièrement important concerne la logique de liberté des contextes. Dans l'interface de capture, `ctx_free` est dérivé du seul état de drain et non de `start_latched`. Ce choix évite une boucle combinatoire délicate et autorise un réarmement rapide après capture, sans attendre la fin complète du drain du paquet précédent. Il est directement lié à l'objectif de faible temps mort.

Enfin, l'interface de capture produit un signal `start_rejected`. Celui-ci pulse lorsqu'un départ arrive alors qu'aucun contexte n'est disponible ou que `conv_arm` n'est pas actif. Ce signal n'est pas un simple détail de mise au point : il sert ensuite au comptage réel des débordements côté `clk_sys`.

### 8.3 Oscillateurs en anneau et compteurs

Le cœur Vernier de l'architecture s'appuie sur deux oscillateurs en anneau, lents et rapides, observés au travers de 8 taps de phase chacun. Dans la version comportementale utilisée en simulation, les paramètres nominalement retenus sont :

- 55 ps par tap pour l'oscillateur lent ;
  - 50 ps par tap pour l'oscillateur rapide ;
  - soit des demi-périodes comportementales de 440 ps et 400 ps pour les huit taps actifs.
- Il faut toutefois bien distinguer deux échelles :

1. l'échelle de la période globale des oscillateurs, utile pour raisonner sur le temps de conversion et le nombre de tours grossiers ;
2. l'échelle élémentaire de la différence de délais entre taps, qui gouverne la finesse Vernier.

Dans le package RTL, cette finesse élémentaire est codée par `DELTA_STEP = 5 ps`, tandis que la reconstruction brute exportée utilise `DELTA_LSB = 10 ps` comme pas du coefficient Vernier. La différence n'est pas contradictoire : elle vient du contrat de reconstruction numérique choisi par l'architecture.

Le comptage grossier est confié à deux compteurs Gray de synchronisation, traçables vers `mptdc_gray_cnt_sync`. Cette brique a plusieurs caractéristiques importantes :

- le compteur source est binaire dans son domaine local ;
- sa version Gray est envoyée dans un second domaine via une chaîne à deux bascules annotée `ASYNC_REG` ;
- un chemin d'instantané séparé permet de transférer une valeur gelée sans détruire la progression continue du compteur ;
- pour le compteur lent, une capture asynchrone sur l'événement STOP est utilisée afin que `Nslow` représente bien la frontière de STOP et non une observation plus tardive.

Le choix du codage Gray est classique, mais ici il est particulièrement pertinent. Puisque un seul bit change par incrément, l'ambiguïté de traversée entre domaines reste bornée, ce qui est bien plus sûr qu'un transfert binaire direct au voisinage d'une frontière [12], [13].

Un point contre-intuitif est apparu lors de la lecture et de la mise au point du RTL : le

champ interne `nfast_stop` est aujourd'hui toujours nul. La raison est simple, mais non évidente si l'on reste au niveau du schéma global : dans l'architecture active, l'oscillateur rapide démarre précisément au moment de `STOP`. Le compteur rapide vaut donc naturellement zéro à cette frontière. Le paquet narrow actif ne l'exporte plus ; il reste seulement visible dans certains enregistrements internes ou outils historiques, au cas où la politique de démarrage de l'oscillateur rapide évoluerait.

## 8.4 Matrice de détection de phase $8 \times 8$

La matrice de détection de phase constitue la brique qui transforme les oscillateurs en mesure fine. Chaque cellule de détection de phase, traçable vers `mptdc_pd_cell`, observe un couple formé d'un tap lent et d'un tap rapide. Le principe retenu est le suivant :

- la phase lente est échantillonnée sur les fronts du tap rapide ;
- un pipeline de profondeur 2 détecte la transition utile ;
- lors de la première détection, la cellule fige un bit `hit_level` et capture la valeur courante de `nfast_count`.

Les cellules sont mémorisantes : une fois déclenchées, elles restent à 1 jusqu'à l'assertion de `pd_clear`. Cette décision est essentielle pour permettre un mode multi-hit cohérent pendant plusieurs cycles rapides. Effacer les cellules trop tôt détruirait des informations déjà pertinentes avant même la capture de contexte.

L'autre difficulté de cette brique est la cohérence à la frontière grossière/fine. Une simple matrice de phase ne suffit pas, car le compteur lent peut changer quasiment en même temps que `STOP`. La capture asynchrone de frontière, traçable vers `mptdc_stop_capture_async`, capture donc quatre informations au moment exact de `STOP` :

- `phase0_snap` : état de la phase lente 0 ;
- `stop_phase_disc` : secteur discret de la phase lente au front de `STOP`, exporté dans le second mot de donnée du paquet pour la calibration ;
- `phase7d_snap` : sonde de mise au point ;
- `slow_boundary_inc` : bit de correction de frontière.




FIGURE 8.4 – Rôle de `phase0_snap` et `slow_boundary_inc` pour lever l'ambiguïté de frontière sur le compteur lent. Sans cette information, le comptage grossier lent peut être décalé de  $\pm 1$  période locale.

La figure 8.4 illustre ce point. Sans capture explicite de cette frontière, le système risque de reconstruire un `Nslow` décalé d'un pas complet au voisinage de la phase 0. Le discriminateur `stop_phase_disc` ne remplace pas ce bit de correction ; il ajoute une classe

discrète de frontière utilisée par la LUT de calibration pour séparer des combinaisons brutes qui seraient sinon aliasées. Cette ambiguïté ne relève pas d'une simple imperfection de simulation : elle est inhérente à toute mesure où un événement asynchrone coupe un compteur au voisinage d'une transition.

La matrice complète est visualisée figure 6.3. Elle montre que l'information fine est riche, mais non uniforme. Chaque cellule correspond à un couple  $(n_s, n_f)$  et à un coefficient nominal  $11n_s - 10n_f$ . L'ensemble de ces coefficients ne remplit pas uniformément l'espace temporel, ce qui explique pourquoi la calibration reste indispensable.

## 8.5 Séquenceur de mesure (mptdc\_meas\_ctrl)

Le contrôle de fermeture de conversion a été déplacé dans le domaine `clk_sys`. Ce choix est déterminant pour le jury : la matrice de phase reste déclenchée par les taps rapides, mais le séquençage qui fige l'image, compte les hits, réserve le contexte et nettoie le front-end est cadencé par l'horloge système à 160 MHz. L'automate actif suit donc la séquence RTL :

ST\_M\_IDLE → ST\_M\_MEASURE → ST\_M\_SNAPSHOT  
→ ST\_M\_COUNT → ST\_M\_CLEAR → ST\_M\_IDLE.




FIGURE 8.5 – Automate du séquenceur de mesure dans le domaine `clk_sys`. SNAPSHOT échantillonne l'image large, COUNT engage la capture et le clear front-end, puis CLEAR nettoie la matrice de phase et les compteurs.

Chaque état a un rôle précis :

- ST\_M\_IDLE : attente de `meas_active`, c'est-à-dire d'un START et d'un STOP déjà capturés puis synchronisés ;
- ST\_M\_MEASURE : maintien de l'oscillateur rapide par `osc_keep_alive` et dernière fenêtre d'accumulation PD ;
- ST\_M\_SNAPSHOT : échantillonnage des huit réductions de lignes et gel de l'image statique par `snapshot_en` ;
- ST\_M\_COUNT : addition finale, saturation du `hit_count`, production des flags, impulsion `capture_en` et `fe_clear` ;

- **ST\_M\_CLEAR** : nettoyage `pd_clear` de la matrice de phase et des compteurs avant retour à l'état libre.

La fermeture de conversion est donc moins spéculative que dans l'ancienne description : le front-end asynchrone capture d'abord l'existence de la mesure complète, puis l'automate `clk_sys` réalise une séquence déterministe de cinq cycles système. Le chemin `max_hits=1` reste utile, car il limite le nombre de hits conservés et accélère la décision logique, mais il ne transforme plus la séquence de teardown en fermeture purement rapide.

Les flags de fermeture peuvent provenir de trois sources :

1. **chemin `max_hits=1`** : un OR de la matrice indique qu'au moins un hit a été mémorisé ;
2. **chemin compté `max_hits>1`** : un compteur de hits saturant, pipeliné sur deux étages d'addition, atteint le seuil programmé ;
3. **surveillance de timeout** : la mesure est fermée lorsque la progression attendue n'apparaît pas.

Le chemin compté mérite une attention particulière. Pour tenir la fermeture temporelle dans une logique proche de 1 GHz, le comptage des 64 cellules ne peut pas être réalisé en un seul arbre combinatoire monolithique. Le RTL retient donc :

- des popcounts par ligne ;
- un arbre d'addition équilibré ;
- un registre intermédiaire ;
- puis une comparaison avec `max_hits`.

Cette solution ajoute une frontière enregistrée, mais elle déplace le point chaud hors du domaine rapide et rend le chemin synthétisable dans l'enveloppe `clk_sys`. La conséquence mesurée est explicite : le temps mort numérique RTL publié n'est pas l'ancien objectif de quelques cycles rapides. Le chiffre défendable pour le rapport est un réarmement lossless d'environ 39 ns dans le modèle RTL à oscillateurs idéaux et récepteur toujours prêt, c'est-à-dire une mesure de réarmement numérique pré-silicium plutôt qu'une garantie de temps mort analogique final.




FIGURE 8.6 – Chronogramme simplifié d'une conversion complète. Le décalage d'un cycle rapide entre fermeture et capture permet de figer une matrice de phase stable avant l'arrêt et le clear.

Le chronogramme de la figure 8.6 résume l'enchaînement. Le point clé est le suivant : `capture_en` n'est pas déclenché au même instant que l'observation d'une mesure active. La séquence **SNAPSHOT/COUNT** laisse une frontière enregistrée entre l'image large et la capture

de contexte, afin que la matrice et les compteurs observés soient stables lorsque le contexte est figé.

Il faut enfin souligner une subtilité importante : dans le RTL actif, il n'existe plus de bit de mode séparé pour le premier hit. Le comportement de fermeture la plus précoce est obtenu lorsque `max_hits = 1`, par un chemin rapide d'OR-réduction. Ce réglage réduit la durée de mesure, mais ne garantit pas nécessairement un paquet mono-hit strictement chronologique : plusieurs cellules peuvent déjà avoir enregistré des hits au moment où l'automate rapide observe `any_hit`.

## 8.6 Banque de contextes et double tampon

Le rôle de la banque de contextes, traçable vers `mptdc_context_bank`, est de geler l'image complète d'une conversion dans un contexte identifié. L'instantané comprend notamment :

- le bitmap complet des 64 cellules actives ;
- les `nfast_hit` locaux pour chaque cellule ;
- `nslow_snap`, `nfast_snap` et `nfast_stop` ;
- `phase0_snap`, `slow_boundary_inc` et `stop_phase_disc` ;
- le nombre de hits contractuel `hit_count` ;
- les drapeaux de fermeture.

L'écriture est engagée par `capture_en` pendant l'état `ST_M_COUNT`. La lecture, elle, est combinatoire côté système, mais elle n'est autorisée qu'après synchronisation du bit de drain vers `clk_sys`. On ne transporte donc pas tout l'instantané au travers d'un CDC mot à mot ; on transporte seulement l'information « ce contexte est maintenant figé et prêt à être lu ».

Le choix de deux contextes, déjà introduit au chapitre précédent, prend ici tout son sens. Le contexte capturé bascule en état `DRAINING` pendant qu'un autre contexte peut redevenir disponible pour une mesure suivante. La chaîne de sortie est ainsi largement retirée du chemin critique de réarmement immédiat. En revanche, sous forte rétropression, les deux contextes peuvent se retrouver occupés, ce qui réactive alors le signal `start_rejected`.

L'automate de drain ajoute une protection supplémentaire : un masque `released_mask` évite de resélectionner immédiatement un contexte qui vient d'être libéré alors que son état synchronisé n'a pas encore eu le temps de retomber dans `clk_sys`. Cette précaution est discrète dans le RTL, mais elle est essentielle pour éviter des relectures fantômes d'un contexte déjà relâché.

## 8.7 Chaîne de lecture et sérialisation

La chaîne de lecture se compose de trois briques principales :

1. le contrôleur de lecture (`mptdc_drain_ctrl`), qui lit un contexte figé et produit des enregistrements internes ;
2. un FIFO synchrone, qui amortit le décalage entre production et émission ;
3. le sérialiseur 16 bit (`mptdc_narrow16_tx_v2`), qui sérialise ces enregistrements sur le bus de sortie.



FSM mptdc\_drain\_ctrl dans clk\_sys





FIGURE 8.7 – Automate du contrôleur de lecture. Après synchronisation du bit de drain, le contrôleur émet un enregistrement META, scanne la matrice gelée, puis libère le contexte.

Le drain travaille en ordre de parcours fixe : l'indice lent est majoritaire, puis l'indice rapide. Cette propriété a une conséquence méthodologique très importante : **event\_seq**, puis **hit\_idx** dans les fichiers de campagne, décrivent un **ordre de paquets**, pas un ordre chronologique des événements physiques. Ce point a été exploré côté calibration : l'ordre de parcours s'est révélé plus stable et plus reproductible qu'une tentative de réordonnancement temporel.

Le sérialiseur 16 bit, traçable vers `mptdc_narrow16_tx_v2`, utilise désormais un automate unique : `S_IDLE`, `S_HEADER`, `S_HIT_FETCH`, `S_HIT_W0`, `S_HIT_W1` et `S_EOC`. Il n'existe plus de chemin actif `RAW_TIMESTAMP` ou `FULL`. Les champs CSR historiques restent décodables côté registre pour compatibilité logicielle, mais ils ne sélectionnent plus un format de sortie différent.

FSM du sérialiseur mptdc\_narrow16\_tx\_v2



Protocole v2.7 fixe : aucun état W2, aucune branche RAW\_TIMESTAMP/FULL active.

FIGURE 8.8 – Automate du sérialiseur 16 bit. Le chemin maintenu émet un en-tête, deux mots par hit et un mot EOC ; les anciens modes timestamp/FULL ne constituent plus des branches actives du protocole.




FIGURE 8.9 – Format de paquet final sur 16 bit. Le paquet contient un en-tête, deux mots fixes par hit et un mot EOC. Le bit `header[2]` transporte `slow_boundary_inc`, nécessaire à la reconstruction correcte des rares cas de frontière.

Le contrat de paquetisation en sortie peut être résumé ainsi :

- **en-tête** : [15:14]=10, contexte local ou tag source selon le niveau d'intégration, `phase0_snap`, `hit_count`, `flags`, `slow_boundary_inc` en bit [2], puis deux bits réservés ;
- **mot W0** : `nslow` en [14:8] et `nfast_hit` en [7:1] ;
- **mot W1** : `ns` en [14:11], `nf` en [10:7] et `stop_phase_disc` en [2:0] ;
- **EOC** : fin de conversion, avec [15:14]=11 et un identifiant de conversion local dans le sérialiseur autonome.

En flux réel, la taille de paquet est unique :

$$N_{\text{paquet}} = 2 \times \text{hit\_count} + 2 \quad (8.1)$$

où le terme constant 2 regroupe l'en-tête et le mot de fin. L'adaptateur de lecture partagé dans `arb/rtl` reprend le même contrat et ne modifie pas `header[2]` lorsqu'il ajoute l'identité de source.

La prise en charge de la rétropression est explicite : si `narrow_ready` retombe à 0, le sérialiseur et le drain conservent leur position courante. Aucun mot n'est perdu, mais l'occupation des contextes et du FIFO peut augmenter. C'est là que réapparaît la différence entre temps mort immédiat et tenue en débit soutenu.

## 8.8 Mécanismes de surveillance et robustesse

La robustesse du bloc ne repose pas sur un unique mécanisme de surveillance, mais sur trois niveaux complémentaires :

1. **surveillance lente de départ** : si `START` arrive mais que `STOP` ne survient jamais, un compteur dans le domaine lent injecte un `STOP` synthétique après saturation ;
2. **surveillance rapide de mesure** : si la fenêtre active reste trop longue dans l'automate de mesure, la fermeture est forcée avec un flag de timeout ;

3. **surveillance globale système** : si aucune conversion n'aboutit plus ou qu'un blocage global apparaît, un reset forcé d'urgence peut être émis.

Cette hiérarchie est cohérente avec la structure de l'architecture :

- la surveillance lente traite un défaut d'arrivée de **STOP** ;
- la surveillance rapide traite une mesure ouverte trop longtemps ;
- la surveillance globale traite un défaut de progression du système dans son ensemble.

Il faut y ajouter la synchronisation de reset vers le domaine rapide, assurée par une brique dédiée (`mptdc_reset_sync`). Ce bloc est standard, mais son rôle est crucial : sans désassertion propre du reset dans le domaine rapide, la logique de capture et de fermeture serait exposée à des comportements transitoires difficiles à maîtriser.

## 8.9 Contraintes RTL rencontrées et solutions retenues

Cette section adopte volontairement une lecture « problème → analyse → solution ». Elle constitue le point où la description architecturale rejoint le raisonnement d'ingénierie.

### 8.9.1 Traversée lent → rapide et cohérence de `Nslow`

**Problème.** Le compteur lent évolue dans son propre domaine d'oscillateur, alors que l'instantané de contexte est engagé depuis `clk_sys`. Une lecture naïve de `Nslow` au moment de `ST_M_COUNT` risquerait de refléter une valeur postérieure à la vraie frontière **STOP**.

**Analyse.** Le défaut n'est pas marginal : au voisinage de la phase 0, un simple cycle de décalage se traduit par une erreur grossière importante. Il faut donc capturer une image du compteur lent au moment de **STOP**, tout en gardant un transfert CDC sûr.

**Solution retenue.** Le compteur Gray de synchronisation utilise un instantané asynchrone sur **STOP**, puis une chaîne à deux bascules vers le domaine destination. En parallèle, la capture de frontière fournit `phase0_snap` et `slow_boundary_inc` pour réparer les cas de transition lente. Cette combinaison garantit une cohérence bien meilleure que celle d'un simple échantillonnage tardif dans le domaine rapide.

### 8.9.2 Capture asynchrone de **START/STOP**

**Problème.** Une capture synchrone classique aurait simplifié le RTL, mais au prix d'une perte directe de fidélité temporelle. Les événements d'entrée ne sont pas alignés sur `clk_sys`.

**Analyse.** L'architecture Vernier exige au contraire de faire démarrer les oscillateurs au plus près des événements physiques. L'interface de capture doit donc porter elle-même l'état de possession de la mesure.

**Solution retenue.** Le projet retient des verrous asynchrones *set/reset* pour `start_latched` et `stop_latched`. Ce n'est pas une faiblesse de style RTL ; c'est un

choix architectural assumé. Une vérification de synthèse spécifique confirme d'ailleurs que ces latches sont intentionnels.

### 8.9.3 Découverte du fait que `nfast_stop` vaut zéro

**Problème.** Certains enregistrements internes et outils historiques transportent encore un champ `nfast_stop`. Intuitivement, on pourrait s'attendre à ce qu'il contienne une information physique utile sur le compteur rapide à l'instant `STOP`.

**Analyse.** La lecture du RTL montre au contraire que l'oscillateur rapide démarre précisément à `STOP`. Le compteur rapide vaut donc toujours zéro sur cette frontière, dans l'architecture actuelle.

**Solution retenue.** Le champ reste une réserve d'évolution interne, mais il doit être présenté honnêtement dans le rapport : aujourd'hui, il n'est pas porteur d'une information de mesure utile dans le paquet de sortie actif. L'observable pertinente est `nfast_hit`, capturée par chaque cellule PD après le démarrage du rapide.

### 8.9.4 Sémantique du chemin `max_hits=1` et ordre réel des hits

**Problème.** Le réglage `max_hits=1` peut laisser penser qu'un seul hit, strictement chronologique, sera toujours exporté.

**Analyse.** Ce n'est pas ce que fait réellement le RTL. Les cellules PD sont cadencées par l'ensemble des taps rapides ; plusieurs d'entre elles peuvent déjà avoir latched un hit au moment où l'automate rapide constate `any_hit`. De plus, le drain émet les hits dans l'ordre de scan de la matrice, et non dans un ordre temporel reconstruit.

**Solution retenue.** Le rapport doit employer une formulation précise : `max_hits=1` active un chemin de fermeture la plus précoce possible. Il réduit la durée de mesure, mais n'impose pas un paquet mono-hit chronologique. Les champs `event_seq` et `hit_idx` sont des indices d'ordre de mise en paquet.

### 8.9.5 Non-uniformité de la grille fine

**Problème.** La grille fine issue de  $11n_s - 10n_f$  présente des trous et des écarts de densité. Cette non-uniformité peut être vue comme une faiblesse de l'architecture.

**Analyse.** Elle est en réalité structurelle. Elle ne vient ni d'un bug RTL ni d'un défaut ponctuel des oscillateurs, mais du codage même choisi pour exploiter la matrice  $8 \times 8$ .

**Solution retenue.** Le projet assume ce caractère non uniforme et le traite par calibration externe à l'ASIC. La stratégie retenue n'essaie donc pas de rendre la grille parfaitement uniforme dans le silicium ; elle s'appuie sur l'export d'observables suffisants pour reconstruire ensuite un temps corrigé de bien meilleure qualité.

### 8.9.6 Rétropression et libération des contextes

**Problème.** Une interface de sortie étroite implique des risques de blocage aval. Si le drain ou le sérialiseur se bloquent, l'interface de capture peut se retrouver indirectement pénalisée.

**Analyse.** Le risque ne se situe pas dans la perte immédiate des données, car le RTL conserve sa position en cas de `narrow_ready = 0`. Le vrai risque est l'occupation durable des deux contextes, qui rend alors tout nouveau **START** inacceptable.

**Solution retenue.** Le drain et le sérialiseur restent tolérants au blocage aval, tandis qu'un masque de libération empêche la relecture prématurée d'un contexte en cours de retombée CDC. Cette solution protège la cohérence interne, tout en rendant le signal `start_rejected` visible pour compter les pertes d'acceptation.

### 8.9.7 Contraintes de synthèse et limites de clôture

**Problème.** Une architecture de ce type ne peut pas être décrite honnêtement comme totalement couverte par un flot classique de clôture. Les oscillateurs réels, les réseaux complets d'horloges générées et certains points de CDC restent très spécifiques.

**Analyse.** Le dépôt contient déjà une intention de contraintes claire : groupes d'horloges asynchrones, chemins faux sur les entrées asynchrones, protection des synchroniseurs, horloges virtuelles sur les stubs d'oscillateur. En revanche, ce dispositif reste un flot d'essai, pas une fermeture MMMC complète avec modèles réels d'oscillateurs.

**Solution retenue.** Le rapport présente donc ces contraintes avec honnêteté. L'architecture est suffisamment structurée pour une synthèse d'essai et une revue d'architecture, mais la partie oscillateur, les réseaux complets d'horloges générées et la clôture finale restent explicitement à consolider.

## 8.10 Lien avec la caractérisation

L'architecture active est conçue dès l'origine pour une calibration externe à l'ASIC. La philosophie générale est simple : le silicium exporte des observables brutes riches, tandis que la reconstruction temporelle et la correction statistique restent côté hôte. Cette décision est un choix d'architecture : elle évite de figer trop tôt une LUT ou un moteur de régression dans le silicium, et elle laisse la caractérisation faire évoluer les modèles.

Les observables exportés, le protocole de collecte, la LUT de calibration et les résultats quantitatifs sont donc traités dans un chapitre séparé. Cette séparation évite de mélanger deux niveaux de discours : le présent chapitre explique comment le RTL produit les données ; le chapitre 9 explique comment ces données sont exploitées pour mesurer la qualité du codage, la correction par calibration et la robustesse de flux.

## 8.11 Vérification et validation

La stratégie de vérification du projet est volontairement en couches. Elle ne cherche pas à tout prouver par un unique environnement. Elle combine au contraire plusieurs niveaux complémentaires :

- des bancs unitaires pour les blocs feuille ;
- des bancs d'intégration pour les chemins de conversion de bout en bout ;
- un environnement VIP orienté scénarios, avec moniteur, vérificateur de cohérence et points de couverture ;
- des campagnes de collecte de données pour la calibration et la caractérisation ;
- des campagnes à délai fixe pour la mesure empirique du RMS mono-coup et du gain en moyennage.

Le tableau 8.3 résume cette organisation.

| Niveau                | Objectif                                                                              | Exemples                                                                                                                                              |
|-----------------------|---------------------------------------------------------------------------------------|-------------------------------------------------------------------------------------------------------------------------------------------------------|
| Unitaire              | Vérifier un bloc isolé sans le bruit du système complet                               | tb_input_mux_unit<br>tb_watchdog_unit<br>tb_context_bank_unit<br><i>etc.</i><br>tb_single_conv<br>tb_backpressure<br>tb_start_wdt<br>tb_firsthit_mode |
| Intégration           | Vérifier les chemins complets à travers mptdc_top_asic                                | (chemin max_hits=1)<br>smoke_single_conv<br>backpressure_integrity<br>vip_ref_stop_cdv<br>vip_maxhits_matrix                                          |
| VIP                   | Générer des scénarios pilotés, observer et vérifier la cohérence des paquets acceptés | tb_campaign_collect<br>run_campaign                                                                                                                   |
| Campagnes de collecte | Balayer large en délai pour l'analyse statistique                                     | run_fixed_delay<br>analyze_fixed_delay                                                                                                                |
| Délais fixes          | Prouver le RMS mono-coup et les lois de moyennage à délai constant                    |                                                                                                                                                       |

TABLE 8.3 – Organisation du flot de vérification et de caractérisation.

La campagne finale de vérification numérique donne une image plus forte que le smoke initial :

- `ci/run_smoke.sh` passe ;
- `ci/run_full_regression.sh` passe sur **9/9** benches d'intégration maintenus ;
- la campagne VIP finale passe **1024/1024** exécutions, soit **16** scénarios fonctionnels exécutés sur **64** graines chacun.

Ce résultat doit être présenté précisément. Il couvre les scénarios de fumée, requêtes de modes historiques vérifiées comme compatibles avec le paquet fixe, contrat first-hit, intégrité sous rétropression, watchdogs, récupération, lecture CSR, reset dur, référence STOP qualifiée et matrice `max_hits`. Les 1024 exécutions passent sans échec, ce qui donne une base solide pour défendre la cohérence protocolaire avant la discussion de calibration.

La couverture fonctionnelle existe également, mais elle dépend des outils Cadence et d'un flot de campagne spécifique. Les scripts du dépôt montrent une intégration claire avec *IMC*, des points de couverture conditionnés par `MPTDC_ENABLE_FUNC_COV`, et des campagnes dédiées plus lourdes. Il faut néanmoins distinguer cette infrastructure d'une méthodologie de clôture complète : le dépôt fournit une base de confiance solide sur le comportement fonctionnel, pas une clôture physique ou CDC exhaustive au sens industriel final. Les assertions SVA sont utilisées comme garde-fous de protocole et de handshake

pendant la simulation ; elles ne remplacent ni la revue CDC ni la STA finale.

#### À retenir

La validation du projet doit être lue sur deux plans. Le premier plan est fonctionnel : les benches unitaires, d'intégration, de campagne et le VIP final à **1024/1024 PASS** donnent une confiance solide dans le comportement du RTL et dans les observables exportés. Le second plan reste ouvert : les oscillateurs réels, les contraintes complètes d'horloges générées, la revue CDC exhaustive et la clôture de synthèse ne sont pas encore des objets clos dans le dépôt.

Ainsi, l'architecture **MPTDC** n'est ni un simple exercice théorique, ni un bloc prétendument finalisé sur tous les plans. Elle constitue une implémentation déjà riche, cohérente et mesurable, dont l'intérêt principal pour ce rapport est précisément de montrer comment une idée Vernier multiphase devient un système RTL réel, avec ses compromis, ses limites et ses résultats.

## Chapitre 9

# Méthodologie de caractérisation et résultats

### 9.1 Objectif de la caractérisation

La caractérisation du **MPTDC** ne cherche pas seulement à afficher une erreur moyenne faible. Elle doit répondre à une question plus structurante pour un jury : le RTL exporté-il assez d’observables pour transformer une grille Vernier non uniforme en mesure temporelle exploitable, traçable et vérifiable ? Le raisonnement suit donc quatre niveaux complémentaires :

1. la validation fonctionnelle du protocole et des scénarios de robustesse ;
2. la structure brute de codes, avant toute correction hors circuit ;
3. la calibration par table de correspondance (*Look-Up Table*, LUT) sur des données tenues hors apprentissage ;
4. la linéarité et les limites d’interprétation, en distinguant clairement RTL, modèle comportemental et performance silicium future.

Cette séparation est essentielle. Une erreur quadratique moyenne (RMSE, *Root Mean Square Error*) faible après calibration ne prouve pas à elle seule la robustesse du flux de sortie. À l’inverse, une campagne VIP (*Verification IP*) propre ne constitue pas une preuve de précision temporelle. Les résultats ci-dessous sont donc présentés comme une chaîne de preuves : protocole fonctionnel, volume statistique, observables de calibration, puis précision reconstruite.

Les métriques employées sont définies ici pour éviter toute ambiguïté : la MAE (*Mean Absolute Error*) est l’erreur absolue moyenne, la DNL (*Differential Non-Linearity*) mesure la non-linéarité différentielle entre codes adjacents, et l’INL (*Integral Non-Linearity*) mesure l’écart cumulé à une droite de référence. La campagne CDV (*Coverage-Driven Verification*) désigne ici la vérification pilotée par couverture.

### 9.2 Provenance des données finales

Les résultats numériques de ce chapitre proviennent du flot final exécuté avec *Xcelium* :

```
MPTDC/scripts/sim/run_report_flow.sh -sim xrun -jobs 24
-rebuild -out-dir /sim/ksabra/mptdc_final_protocol_v27_boundaryfix
```



Les artefacts sources sont archivés dans le bundle versionné `MPTDC/report_artifacts`. Les figures publiées sont les exports finaux du flot `generate_report_plots.py`, réutilisés dans le répertoire `Rapport_5PSM_KS/figures/tdc/final_mptdc`. Aucun fichier CSV brut lourd de campagne n'est intégré au dépôt.

| Bloc d'analyse                         | Volume final                                                  | Rôle dans le rapport                                                                                            |
|----------------------------------------|---------------------------------------------------------------|-----------------------------------------------------------------------------------------------------------------|
| VIP CDV                                | 1024/1024 exécutions réussies                                 | non-régression des scénarios de protocole, rétropression, watchdog, reset, CSR et matrice <code>max_hits</code> |
| Sweep large<br>RAW_FEATURES            | 32 graines × 100 000 conversions,<br>48 000 000 lignes utiles | statistique brute avant calibration et construction des histogrammes de reconstruction                          |
| Apprentissage LUT                      | 24 graines,<br>36 000 000 lignes                              | estimation des corrections moyennes par clé observable                                                          |
| Validation tenue<br>hors apprentissage | 8 999 942 lignes<br>appariées                                 | métriques publiées avant/après LUT, sans réutiliser les graines d'apprentissage                                 |
| Délais fixes                           | 10 délais, 60 fichiers<br>CSV                                 | diagnostic du biais brut sur délais connus, non utilisé comme métrique finale calibrée                          |
| Linéarité focalisée                    | 800 000 lignes<br>mono-hit valides                            | DNL/INL observables et linéarité de transfert                                                                   |
| Frontières<br>temporelles              | 8 graines dédiées                                             | stress des classes de frontière utilisées par la calibration                                                    |

TABLE 9.1 – Traçabilité des données finales utilisées pour les résultats MPTDC. Les volumes correspondent aux sorties du flot `run_report_flow.sh` et aux fichiers effectivement versionnés sous forme de résumés ou de figures.

### 9.3 Observables utilisés pour la calibration

L'architecture n'exporte pas uniquement un timestamp brut. Elle fournit une image partielle de la conversion : compteur lent, compteur rapide local, indices de phase et classes de frontière. Ces observables sont nécessaires parce que la matrice  $8 \times 8$  ne forme pas une règle uniforme en 10 ps. Le tableau 9.2 précise le rôle de chaque champ.

| Champ                          | Origine                                 | Rôle pour la correction                                                                                  |
|--------------------------------|-----------------------------------------|----------------------------------------------------------------------------------------------------------|
| <code>ns_inf, nf_inf</code>    | inférés depuis<br><code>t_raw_ps</code> | indices de phase lente et rapide ; les 64 combinaisons actives sont distinguables dans l'algèbre Vernier |
| <code>nslow</code>             | paquet META / W0                        | compteur grossier lent à la frontière de mesure                                                          |
| <code>nfast_hit</code>         | cellule PD active                       | compteur rapide local capturé au moment du hit de phase                                                  |
| <code>stop_phase_disc</code>   | paquet v2.7, W1[2:0]                    | discriminateur 3 bit de secteur lent au front STOP                                                       |
| <code>phase0_snap</code>       | en-tête de paquet                       | classe binaire de frontière grossière/fine                                                               |
| <code>slow_boundary_inc</code> | en-tête v2.7,<br>header[2]              | report du cas rare où la frontière lente impose une correction grossière d'un pas                        |
| <code>hit_idx</code>           | ordre d'export CSV                      | ordre de paquets du hit, pas ordre chronologique physique                                                |

TABLE 9.2 – Observables exportées ou dérivées pour la correction moyenne. La clé LUT maintenue comporte 7 champs ; `slow_boundary_inc` reste indispensable en amont pour reconstruire `t_raw_ps` et inférer correctement les indices de phase.

La méthode publiée est donc une LUT de correction moyenne indexée par :

```
(ns_inf, nf_inf, nslow, nfast_hit,
  stop_phase_disc, phase0_snap, hit_idx).
```

L'entraînement final construit 9946 classes de LUT, avec une population médiane de 3664 échantillons par classe. Ce point est important : la correction n'est pas une interpolation visuelle sur quelques points, mais une statistique extraite de 36 000 000 lignes d'apprentissage.

La campagne boundary-fix confirme que `slow_boundary_inc` est bien présent dans les paquets maintenus : sur la validation tenue hors apprentissage, 11 025 lignes portent ce bit à 1, soit 0.1225 %. Cette proportion est faible, mais suffisante pour créer des erreurs grossières si le bit n'est pas visible côté hôte. Le protocole v2.7 le conserve donc dans `header[2]` sans augmenter le nombre de mots transmis.

## 9.4 Structure brute avant correction

Avant calibration, la reconstruction brute présente un biais systématique important. Sur le sweep large `RAW_FEATURES`, l'erreur moyenne vaut  $-1895.77$  ps, l'écart-type vaut 412.49 ps et la RMSE atteint 1940.13 ps. Le pic de non-linéarité différentielle (DNL, *Differential Non-Linearity*) observable est de **1.000 LSB** dans cette analyse large, tandis que le pic de non-linéarité intégrale (INL, *Integral Non-Linearity*) atteint **89.190 LSB**. Ces valeurs ne sont pas la précision finale ; elles justifient le besoin de correction hors ASIC.




FIGURE 9.1 – DNL/INL observables sur la campagne de linéarité focalisée. Sur les codes atteints, le pic DNL vaut **0.987 LSB** et le pic INL aux extrémités vaut **1.553 LSB**. Les 2696 emplacements non observés reflètent la parcimonie de la grille brute, pas une perte de paquets.

La figure 9.1 doit être lue avec précision. La grille complète entre les codes bruts 209 et 3281 contient 3073 emplacements scalaires possibles, mais seulement 377 codes sont atteints dans la campagne mono-hit. La métrique DNL/INL publiée s’applique donc aux codes observables ; elle ne transforme pas la matrice Vernier en convertisseur uniforme sans trous.

## 9.5 Résultat principal : correction par LUT

La validation publiée utilise 6 graines tenues hors apprentissage. Après appariement LUT, 8 999 942 lignes sont utilisées pour les métriques finales, soit seulement 58 lignes non appariées sur 9 000 000. La couverture effective de la LUT sur cette validation est donc de 99.9994 %.

| Métrique  | Échantillons | Moyenne      | MAE         | RMSE        | p99 $ e $   |
|-----------|--------------|--------------|-------------|-------------|-------------|
| Avant LUT | 8 999 942    | −1895.968 ps | 1895.968 ps | 1940.325 ps | 2624.000 ps |
| Après LUT | 8 999 942    | −0.008 ps    | 15.219 ps   | 18.555 ps   | 38.994 ps   |

TABLE 9.3 – Performance avant et après correction LUT sur les graines de validation tenues hors apprentissage. La RMSE baisse de 1940.325 ps à 18.555 ps, soit une réduction de 99.04 %.




FIGURE 9.2 – Distribution de l'erreur temporelle avant et après correction LUT. La correction supprime le biais de l'ordre de 1.9 ns et recentre l'erreur autour de 0 ps.




FIGURE 9.3 – Fonction de répartition cumulative (CDF, *Cumulative Distribution Function*) de l'erreur absolue après correction. Le percentile 99 publié est 38.994 ps.

Le point fort du résultat n'est pas seulement la RMSE de 18.555 ps. Le biais moyen résiduel vaut  $-0.008$  ps, la médiane de l'erreur absolue vaut 13.483 ps, et le percentile 95 vaut 35.399 ps. La correction agit donc à la fois sur le centrage et sur la dispersion.

## 9.6 Gain statistique par moyennage

Le flot final inclut une étude de moyennage réalisée côté analyse sur le bassin d'erreurs post-LUT. Cette étude ne remplace pas un banc de mesure physique répétée à délai strictement constant ; elle quantifie l'effet attendu lorsque plusieurs échantillons indépendants corrigés peuvent être combinés.

| Nombre de mesures $N$ | RMSE      | MAE       | P90       |
|-----------------------|-----------|-----------|-----------|
| 1                     | 18.823 ps | 15.528 ps | 31.581 ps |
| 2                     | 13.227 ps | 10.704 ps | 21.616 ps |
| 4                     | 9.284 ps  | 7.448 ps  | 15.185 ps |
| 10                    | 5.920 ps  | 4.744 ps  | 9.823 ps  |
| 15                    | 4.769 ps  | 3.802 ps  | 7.882 ps  |
| 100                   | 1.867 ps  | 1.494 ps  | 3.062 ps  |
| 400                   | 0.928 ps  | 0.744 ps  | 1.530 ps  |

TABLE 9.4 – Étude de moyennage post-LUT. Le seuil 10 ps est franchi dès  $N = 4$ , et le seuil 5 ps dès  $N = 15$ .




FIGURE 9.4 – Réduction statistique de la RMSE, de la MAE et du P90 par moyennage. Le tracé est en échelle logarithmique sur  $N$  afin de rendre visibles les régimes  $N = 1$  à  $N = 1000$ .

Pour le rapport, la formulation défendable est donc la suivante : la précision mono-échantillon corrigée est de 18.56 ps RMSE ; avec moyennage statistique, elle descend à 9.28 ps pour  $N = 4$  et à 4.77 ps pour  $N = 15$ . La valeur sub-picoseconde de 0.93 ps à  $N = 400$  est une projection statistique d'analyse, pas une spécification du mode multi-hit RTL courant.

## 9.7 Linéarité de transfert

La linéarité de transfert complète mesure la relation entre le temps vrai moyen et le temps brut moyen. Sur la campagne focalisée, la pente calculée entre les extrémités vaut 1.010 825 ps/ps, avec un offset de 1076.27 ps. La régression par ajustement aux moindres carrés donne une pente de 1.000 355 ps/ps et un offset de 1164.38 ps. Les pics d'INL de transfert valent **35.907 LSB** avec la droite d'extrémités et **30.836 LSB** avec l'ajustement, soit respectivement 359.07 ps et 308.36 ps avec le pas de 10 ps.




FIGURE 9.5 – Linéarité de transfert brute. La pente ajustée proche de 1.000 355 montre que l'échelle globale est correcte, tandis que l'INL de transfert aux extrémités de **35.907 LSB** quantifie les résidus de structure avant correction statistique fine.

Cette figure complète la lecture DNL/INL. Les codes atteints peuvent avoir une DNL observable bornée, tout en conservant une courbure de transfert sur la reconstruction brute. C'est précisément l'intérêt de publier les deux vues : l'une décrit la densité des codes, l'autre la fidélité temporelle moyenne.

## 9.8 Stress des frontières

Les frontières temporelles sont le point le plus sensible de l'architecture, car **STOP** peut couper le compteur lent au voisinage d'une transition. La campagne focalisée isole ces zones afin de vérifier que les classes `phase0_snap`, `slow_boundary_inc` et `stop_phase_disc` restent exploitables par la calibration.




FIGURE 9.6 – Stress des offsets autour de la frontière lente. La figure sépare RMS brut et biais moyen afin de montrer que le problème de frontière est traité comme une classe statistique mesurable, et non comme un cas masqué.

La conclusion à retenir n'est pas que les frontières disparaissent. Elles restent des zones de sensibilité physique et logique. Le résultat défendable est que les champs exportés donnent à l'analyse offline une classe observable pour les corriger statistiquement.

## 9.9 Limite architecturale et portée des chiffres

Les chiffres précédents ne doivent pas être interprétés comme une promesse de résolution déterministe hit-par-hit à quelques picosecondes. L'analyse Oracle menée pendant la mise au point a montré un plancher d'information d'environ 79 ps pour certaines clés packet-visibles : plusieurs événements physiquement distincts peuvent produire la même observation exportée. La LUT peut alors corriger l'erreur moyenne de cette classe, mais elle ne peut pas inventer une information non exportée par le RTL.

Cette limite ne contredit pas le résultat 18.56 ps RMSE. Elle précise sa nature : il s'agit d'une performance statistique calibrée sur une distribution de validation, pas d'un identifiant unique de chaque événement individuel. Le choix d'architecture est cohérent avec l'objectif SPADMIC : exporter des observables riches, garder le silicium simple, puis réaliser la reconstruction temporelle et l'amélioration statistique côté hôte.

## 9.10 Synthèse des résultats

La campagne finale établit quatre résultats quantitatifs :

- la non-régression VIP est propre : 1024/1024 **exécutions réussies** ;
- la reconstruction brute est fortement biaisée :  $-1895.77$  ps de moyenne et  $1940.13$  ps RMSE sur 48 000 000 lignes utiles ;

- la LUT ramène la validation tenue hors apprentissage à 18.56 ps RMSE, 15.22 ps MAE et 38.99 ps au percentile 99 ;
- la linéarité observable atteint **0.987 LSB** de DNL crête et **1.553 LSB** d'INL aux extrémités sur les codes atteints, tandis que l'INL de transfert brute reste à **35.907 LSB** avec la droite d'extrémités.

#### À retenir

La caractérisation finale montre que le **MPTDC** exporte les observables nécessaires à une correction externe robuste. Sur 8 999 942 lignes de validation tenues hors apprentissage, la RMSE passe de 1940.33 ps avant LUT à 18.56 ps après LUT, avec un percentile 99 de 38.99 ps. Ce résultat est fort pour une caractérisation RTL comportementale, mais il doit rester présenté comme une preuve numérique pré-silicium : les oscillateurs réels, le jitter PVT, la revue CDC complète et la STA finale restent des étapes séparées.



## Chapitre 10

# Conclusion, limites et perspectives

### 10.1 Bilan technique

Le travail présenté dans ce rapport montre le passage d'un principe Vernier multiphase vers une implémentation **RTL** exploitable dans le contexte **SPADMIC**. Le cœur **MPTDC** actif conserve l'idée centrale de la thèse, c'est-à-dire l'utilisation de deux oscillateurs proches et d'une matrice de phase, mais il l'organise autour d'une architecture intégrable : capture asynchrone **START/STOP**, matrice  $8 \times 8$ , double contexte, drain en `clk_sys`, FIFO synchrone, sérialiseur 16 bit et watchdogs.

Le protocole de sortie a également été figé. La version maintenue est le paquet `raw_features/v2.7` : un en-tête, deux mots par hit, puis un mot de fin de conversion. Les anciens codes `RAW_TIMESTAMP` et `FULL` ne sont plus des formats actifs concurrents. Le bit `slow_boundary_inc`, restauré dans `header[2]`, complète `phase0_snap` et `stop_phase_disc` pour rendre les cas de frontière visibles à la reconstruction hôte.

La campagne finale *Xcelium* fournit une validation numérique cohérente avec ce contrat. Le **VIP** passe 1024/1024 exécutions, la campagne principale analyse 48 000 000 lignes utiles, et la calibration externe par LUT ramène la validation tenue hors apprentissage de 1940.32 ps RMSE avant correction à 18.56 ps après correction. Le percentile 99 après LUT vaut 38.99 ps. Ces valeurs démontrent que les observables exportées suffisent à corriger efficacement la structure non uniforme du codage brut, dans le cadre du modèle RTL caractérisé.

### 10.2 Limites de portée

Ces résultats restent des résultats de simulation et de caractérisation **RTL**/*Xcelium*. Ils ne doivent pas être présentés comme des mesures silicium. Les oscillateurs utilisés dans la campagne restent des modèles comportementaux ; la macro analogique réelle, son jitter, ses variations PVT et son contrat d'interface devront être consolidés séparément.

La grille fine Vernier reste intrinsèquement non uniforme. La LUT corrige les classes observées et réduit fortement le biais, mais elle ne transforme pas le bloc en convertisseur uniforme idéal. La performance publiée est donc une performance statistique calibrée sur une distribution de validation, pas une garantie déterministe que chaque hit individuel contient une information temporelle unique à quelques picosecondes.

Enfin, la structure RTL est organisée pour être défendable physiquement, mais la clôture industrielle n'est pas achevée. Les contraintes CDC, les chemins asynchrones liés à **START/STOP**, les horloges générées par les oscillateurs, la STA multi-corners et la validation post-layout restent des étapes nécessaires avant une revendication de signoff ASIC complet.

### 10.3 Perspectives

Les prochaines étapes naturelles sont d'abord physiques : revue CDC formelle, STA complète, simulation post-synthèse, puis post-layout avec les modèles d'oscillateurs et les délais extraits. Cette étape doit vérifier que le partitionnement actuel, qui place le drain et la sérialisation dans `clk_sys`, conserve sa marge lorsque les réseaux d'horloges et les charges réelles remplacent les modèles comportementaux.

Le second axe concerne l'exploitation hôte. Le protocole v2.7 donne un contrat compact et stable ; il faut maintenant figer le décodeur logiciel associé, versionner explicitement les LUT produites par caractérisation et définir les règles de rejet ou de repli pour les paquets incomplets, anciens ou hors domaine de calibration.

Le dernier axe est expérimental. Une fois le silicium disponible, les mêmes métriques devront être reconstruites à partir de mesures physiques : distribution brute, couverture des codes, sensibilité aux frontières, efficacité de la LUT, bruit résiduel et robustesse aux conditions d'alimentation, température et débit. C'est cette comparaison qui permettra de séparer ce qui relève du RTL, du modèle d'oscillateur et du comportement réel de la macro.

#### À retenir

Le **MPTDC** atteint dans ce travail un état cohérent de fin de conception numérique : architecture RTL stabilisée, protocole v2.7 fixé, campagne VIP large sans échec et calibration externe efficace sur données tenues hors apprentissage. La suite du projet n'est donc plus de changer le format de sortie, mais de porter ce contrat vers la validation physique : CDC, STA, post-layout, macro oscillateur réelle et mesures silicium.

# Bibliographie

- [1] H. ABREU, E. BECHETOILLE, G. BERTOLONE et al., « PICMIC-0 : a 5  $\mu\text{m}$  pitch hexagonal pixel sensor with an original tri-axis readout, » *Journal of Instrumentation*, t. 19, n° 05, p. C05015, 2024, Topical Workshop on Electronics for Particle Physics 2023. DOI : [10.1088/1748-0221/19/05/C05015](https://doi.org/10.1088/1748-0221/19/05/C05015). adresse : <https://hal.science/hal-04578170>.
- [2] A. ANNAGREBAH, « Etude du Convertisseur Temps-Numérique de très haute précision pour des applications en Physique des particules pour les mises à jour du détecteur CMS auprès du LHC, » Spécialité Microélectronique, Thèse de doctorat, Université de Lyon, 2021. adresse : <https://theses.hal.science/tel-03690502v1>.
- [3] CNRS. « Le CNRS. » (15 mai 2025), adresse : <https://www.cnrs.fr/fr/le-cnrs> (visité le 29/03/2026).
- [4] IN2P3. « Presentation of the institute. » (2 sept. 2025), adresse : <https://www.in2p3.cnrs.fr/en/presentation-institute> (visité le 29/03/2026).
- [5] INSTITUT DE PHYSIQUE DES 2 INFINIS DE LYON. « Présentation du laboratoire. » (), adresse : <https://www.ip2i.in2p3.fr/institut/> (visité le 29/03/2026).
- [6] INSTITUT DE PHYSIQUE DES 2 INFINIS DE LYON. « Micro-électronique. » (), adresse : <https://www.ip2i.in2p3.fr/support-a-la-recherche/electronique/> (visité le 29/03/2026).
- [7] S. COVA, M. GHIONI, A. LACAITA, C. SAMORI et F. ZAPPA, « Avalanche photodiodes and quenching circuits for single-photon detection, » *Applied Optics*, t. 35, n° 12, p. 1956-1976, 1996. DOI : [10.1364/AO.35.001956](https://doi.org/10.1364/AO.35.001956).
- [8] W. BECKER, *Advanced Time-Correlated Single Photon Counting Techniques* (Springer Series in Chemical Physics). Berlin : Springer, 2005, t. 81, ISBN : 978-3-540-26047-9. DOI : [10.1007/3-540-28882-1](https://doi.org/10.1007/3-540-28882-1).
- [9] S. HENZLER, *Time-to-Digital Converters* (Springer Series in Advanced Microelectronics). Dordrecht : Springer, 2010, t. 29, ISBN : 978-90-481-8627-3. DOI : [10.1007/978-90-481-8628-0](https://doi.org/10.1007/978-90-481-8628-0).
- [10] J. KALISZ, « Review of methods for time interval measurements with picosecond resolution, » *Metrologia*, t. 41, n° 1, p. 17-32, 2004. DOI : [10.1088/0026-1394/41/1/004](https://doi.org/10.1088/0026-1394/41/1/004).
- [11] P. DUDEK, S. SZCZEPAŃSKI et J. V. HATFIELD, « A high-resolution CMOS time-to-digital converter utilizing a Vernier delay line, » *IEEE Journal of Solid-State Circuits*, t. 35, n° 2, p. 240-247, fév. 2000. DOI : [10.1109/4.823448](https://doi.org/10.1109/4.823448).
- [12] R. GINOSAR, « Metastability and Synchronizers : A Tutorial, » *IEEE Design & Test of Computers*, t. 28, n° 5, p. 23-35, 2011. DOI : [10.1109/MDT.2011.113](https://doi.org/10.1109/MDT.2011.113).
- [13] C. E. CUMMINGS, *Simulation and Synthesis Techniques for Asynchronous FIFO Design*, SNUG (Synopsys Users Group), San Jose, CA, 2002. adresse : [http://www.sunburst-design.com/papers/CummingsSNUG2002SJ\\_FIF01.pdf](http://www.sunburst-design.com/papers/CummingsSNUG2002SJ_FIF01.pdf).