

SPADMIC

Architecture, vérification et calibration d'un TDC Vernier multiphase dans l'ASIC
SPADMIC

Karim SABRA

CPE Lyon – IP2I / CNRS

Encadrant IP2I : Edouard Bechetoille
Encadrant école : Abdelbassat Massouri

Année académique 2025–2026

Plan

- I. Cadre du projet
- II. Projet SPADMIC
- III. Besoin système et choix d'architecture
- IV. Architecture MPTDC
- V. Vérification et calibration
- VI. Limites et perspectives

Chapitre I

Cadre du projet



CNRS

- ▶ Organisme national de recherche publique
- ▶ Recherche scientifique, instrumentation et développement technologique



IP2I / IN2P3


- ▶ Physique subatomique et physique des particules
- ▶ Laboratoire lyonnais du CNRS et de l'Université Lyon 1
- ▶ Équipe microélectronique : pôles analogique/mixte et numérique

Chapitre II

Projet SPADMIC

II. Introduction au projet SPADMIC

Vue simplifiée du prototype ASIC SPADMIC




- Prototype ASIC de lecture pour matrice SPAD
- Mesure temporelle fine associée aux événements détectés

Chapitre III

Besoin système et choix d'architecture

III. Qu'est-ce qu'un TDC ?



- ▶ Convertisseur temps-numérique
- ▶ Mesure un intervalle de temps
- ▶ Transforme le temps en donnée numérique
- ▶ Date finement les événements SPAD

III. Exigences principales pour notre TDC

III | Besoin TDC

Besoins fonctionnels

- ▶ Préserver l'instant d'arrivée des événements
- ▶ Transformer une information temporelle en donnée numérique
- ▶ Conserver assez d'information pour reconstruire la mesure
- ▶ Rester compatible avec des événements rapides et asynchrones


Contraintes d'intégration

- ▶ Implémentation réaliste dans un ASIC
- ▶ Lecture compacte et exploitable
- ▶ Consommation et surface maîtrisées
- ▶ Calibration possible hors circuit

Compromis central : préserver la finesse temporelle sans rendre la lecture, la calibration ou l'intégration irréalistes

III. Métriques clés d'un TDC


Métrique	Lecture physique
Résolution / LSB	largeur minimale d'un pas temporel
Plage dynamique	intervalle mesurable avant saturation
DNL	écart local de largeur d'un palier
INL	dérive cumulée face à la réponse idéale
Précision RMS	dispersion de l'erreur reconstruite



III. Cahier des charges du MPTDC

Paramètre	Valeur / cible
Résolution temporelle LSB	10 ps
DNL	< 1 LSB
INL	< 1 LSB
Horloge système	160 MHz
Temps mort	25 ns idéalement
Surface totale estimée de l'ASIC	~ 10 mm ²
Surface estimée du MPTDC	~ 1 mm ²
Sortie numérique	16 bits DDR
Méthode de calibration	calibration externe pour cette version

III. Pourquoi l'horloge système ne suffit pas ?




- ▶ Les événements SPAD sont asynchrones et non alignés sur l'horloge système
- ▶ À 160 MHz, la période vaut environ 6,25 ns
- ▶ Attendre le prochain front détruit l'information temporelle fine
- ▶ Il faut une mesure locale plus fine


Chapitre IV

Architecture MPTDC

IV. Principe Vernier monophasé




IV. Principe Vernier multiphase pour SPADMIC




- Pas fin subdivisé : $\Delta = T_{\text{LSB}}/N_e$
- Plusieurs observables pour un même événement
- Jusqu'à 15 mesures exportées par conversion dans SPADMIC
- Combinaison statistique externe : gain $\sim 1/\sqrt{N}$

IV. Chronogramme du Vernier multiphase




Source : Annagrebah 2021 ; chronogramme simplifié

MPTDC : mesure locale, lecture système



IV. Entrées : domaine asynchrone





SPAD / calibration


capture asynchrone

aucun clk_sys avant lancement

IV. START/STOP et stop qualifier



IV. Anneaux, matrice et frontière CDC




Frontière CDC
anneaux/matrice → clk_sys


Risque binaire
skew post-routage
⇒ mot instable

Choix Gray
un seul bit change
entre deux codes

IV. Domaine clk_sys et sortie




IV. FSM de mesure : snapshot, capture, clear



- ▶ START accepté si bloc armé et contexte libre
- ▶ STOP utile seulement après START latché
- ▶ Après mesure complète : 5 cycles `clk_sys`
- ▶ À 160 MHz : environ 31 ns de réarmement local
- ▶ Lecture TX hors chemin critique grâce aux contextes

Deux contextes réduisent le temps mort




IV. Flux exporté vers calibration



- ▶ Image de contexte figée dans l'ASIC
- ▶ Trame compacte exportée
- ▶ Décodage hôte des observables
- ▶ LUT externe vers temps corrigé

Trame 16 bit : observables



- ▶ Header : identifie la voie TDC et le contexte
- ▶ Mots HIT : compteurs et indices utiles à la LUT
- ▶ Métadonnées : statut utile sans détailler chaque bit
- ▶ EOC : ferme la trame et donne le comptage utile

16 bit


$2N_{\text{det}} + 2 \text{ mots}$

$N_{\text{det}} \leq 15$

Chapitre V


Vérification et calibration

V. Architecture du banc de vérification




- ▶ Le test choisit les scénarios et paramètres
- ▶ Le driver applique les entrées au DUT
- ▶ Le monitor observe sans influencer la simulation
- ▶ Le scoreboard compare au golden model
- ▶ Structure proche d'un environnement de TB industriel

V. LUT et méthode de calibration




- ▶ Pré-silicium : balayer des délais connus et collecter les trames
- ▶ Construire une clé avec compteurs, phases, statuts et métadonnées
- ▶ Apprendre une correction moyenne, puis figer la LUT
- ▶ En silicium : réutiliser le mux d'entrée pour injecter une référence de calibration

RMS / précision : effet de la LUT




- ▶ Avant LUT : biais $\approx -1,9$ ns
- ▶ RMSE brute $\approx 1,94$ ns
- ▶ Erreur structurée par les observables bruts
- ▶ Après LUT : RMSE = 18,56 ps
- ▶ P99 absolu $\approx 38,99$ ps

V. Linéarité observable des codes atteints



- ▶ DNL pic $\approx 0,987$ LSB : certains paliers bruts sont plus larges ou plus étroits
- ▶ INL en extrémité utile : ordre de grandeur ~ 1 LSB sur la plage réaliste observée
- ▶ Les codes absents sont déclarés hors domaine observé, pas cachés
- ▶ Pour l'application, ces signatures sont corrigées par la LUT avant le temps final

Moyennage post-LUT : gain statistique



- ▶ $N = 1 \rightarrow 18,82$ ps
- ▶ $N = 4 \rightarrow 9,28$ ps
- ▶ $N = 15 \rightarrow 4,77$ ps

Chapitre VI

Limites et perspectives

La performance finale reste physique




Déjà défendu

- ▶ Séquence START/STOP, snapshot, capture, clear
- ▶ Trame compacte et observables exportés
- ▶ LUT efficace en validation RTL/Xcelium

Encore à signer

- ▶ CDC/STA avec skew et délais routés
- ▶ Extraction post-layout, jitter et PVT
- ▶ Corrélation avec mesures silicium

Un travail par boucles successives



- ▶ La vérification révèle les ambiguïtés du cahier des charges
- ▶ Le RTL rend visibles les choix cachés de microarchitecture
- ▶ CDC, STA et PnR peuvent remettre en cause une hypothèse logique
- ▶ La méthode utile est itérative : mesurer, corriger, revalider

Trois messages à retenir

1. Architecture : Vernier multiphase intégré à SPADMIC avec export d'observables.


2. Preuve numérique : protocole vérifié et LUT efficace en RTL/Xcelium.

3. Limite : précision finale à confirmer par CDC, STA, post-layout et silicium.

Questions ?

Karim SABRA	CPE Lyon – IP2I / CNRS
Encadrant IP2I	Edouard Bechetoille
Encadrant école	Abdelbassat Massouri
Sujet	SPADMIC

Flot externe de caractérisation et calibration



Backup – RTL $\neq$ signoff physique

Ce que cela valide

Ordre snapshot / capture / clear

Cohérence des paquets et de la trame

Watchdogs et rétropression

Reset / clear fonctionnel

Scénarios de contrôle et cas limites

Ce que cela ne prouve pas

Métastabilité impossible

Timing setup / hold clos

Comportement post-layout


Jitter réel sous PVT

Performance silicium finale


Résultat présenté : validation RTL/Xcelium pré-silicium, pas signoff physique.

Backup – Reset global vs clear de conversion

Reset global



Clear fonctionnel de conversion



reset global

snapshot / contexte

clear après image figée