Blocos combinatórios fundamentais

Tópicos

Descodificadores e Codificadores

Exercícios

1 Projecte um descodificador de 2 entradas para 4 saídas. O circuito deverá ter 2 entradas adicionais de validação (*enable*), uma activa a "1" e outra activa a "0".




Figura 1 Descodificador de 2 para 4

2 Usando o programa *DesignWorks* crie um subcircuito com o bloco da figura 1. Construa então, a partir desse bloco elementar, um descodificador de 4 entradas para 16 saídas. Justifique as suas opções e simule o funcionamento do circuito.




Figura 2 Descodificador de 4 para 16

3 Considere a seguinte função booleana não necessariamente mínima. Sugira uma implementação baseada em descodificadores de 4 entradas para 16 saídas e portas *OR* adicionais.

$$f(A, B, C, D) = \overline{A} \cdot B \cdot C + A \cdot D + A \cdot C$$

4 Projecte um codificador de prioridade com saída de 3 *bits*. Para além das entradas e saídas de dados, o circuito deverá ter uma linha de *enable* (*E*) e uma saída (*OS*) indicando se a codificação é válida (ambas *active low*). Uma codificação é válida quando estão activas a entrada *E* e pelo menos uma das entradas de dados. Verifique por simulação o funcionamento do circuito.




Figura 3 Codificador de prioridade de 8 para 3

Exercícios Complementares

- 5 Mostre como implementaria um descodificador de 6 entradas para 64 saídas usando descodificadores genéricos 2:4 e 4:16.
- 6 Implemente a função $f(A, B, C, D) = \overline{A} \cdot \overline{B} \cdot D + \overline{A} \cdot B \cdot D + A \cdot \overline{C} \cdot \overline{D} + A \cdot C \cdot \overline{D}$ recorrendo a um descodificador 4:16 e a uma porta OR com fan in arbitrário.
- 7 Relativamente à figura 4, determine a expressão mais simples para a função f(A,B,C,D)

Figura 4