### **Aulas 17, 18 e 19**

- Limitações das arquiteturas single-cycle
- Versão de referência de uma arquitetura multi-cycle
- Exemplos de funcionamento numa arquitetura multi-cycle:
  - Instruções tipo R
  - Acesso à memória LW
  - Salto condicional BEQ
  - Salto incondicional J
- Unidade de controlo para o datapath multi-cycle
  - Diagrama de estados da unidade de controlo
- Sinais de controlo e valores do datapath multi-cycle
  - Exemplo com execução sequencial de três instruções

Bernardo Cunha, José Luís Azevedo, Arnaldo Oliveira

### Tempo de execução das instruções (single-cycle)

- Como visto anteriormente, a frequência máxima do relógio de sincronização está limitada pelo tempo de execução da instrução "mais longa"
- Os tempos de execução das várias instruções suportadas pelo datapath single-cycle correspondem ao somatório dos atrasos introduzidos por cada um dos elementos funcionais envolvidos na execução da instrução
- Note-se que apenas os elementos funcionais que se encontram em série contribuem para aumentar o tempo necessário para concluir a execução da instrução (caminho crítico)

### Tempo de execução das instruções

- Consideremos os seguintes tempos de atraso introduzidos por cada um dos elementos funcionais do datapath singlecycle:
  - Acesso à memória para leitura t<sub>RM</sub>
  - Acesso à memória para preparar a escrita t<sub>wm</sub>
  - Acesso ao register file para leitura t<sub>RRF</sub>
  - Acesso ao register file para preparar a escrita tweet
  - Operação da ALU t<sub>ALU</sub>
  - Operação de um somador t<sub>ADD</sub>
  - Unidade de controlo t<sub>CNTL</sub>
  - Extensor de sinal t<sub>SE</sub>
  - Shift Left 2 t<sub>SL2</sub>
  - Tempo de setup do PC t<sub>stPC</sub>

# Tempo de execução das


 Considerando os tempos de atraso várias instruções suportadas pelo

#### Instruções tipo R:

•  $t_{EXEC} = t_{RM} + max(t_{RRF}, t_{CNTL}) +$ 

#### Instrução SW:

•  $t_{EXEC} = t_{RM} + max(t_{RRF}, t_{CNTL}, t_{S})$ 



#### Instrução LW:

•  $t_{EXEC} = t_{RM} + max(t_{RRF}, t_{CNTL}, t_{SE}) + t_{ALU} + t_{RM} + t_{WRF}$ 

#### Instrução BEQ:

•  $t_{\text{EXEC}} = t_{\text{RM}} + \text{max}(\frac{\text{max}(t_{\text{RRF}}, t_{\text{CNTL}}) + t_{\text{ALU}}}{\text{comparação}}) + t_{\text{SL2}} + t_{\text{ADD}}}) + t_{\text{stPC}}$ Instrução J:

•  $t_{EXEC} = t_{RM} + max(t_{CNTL}, t_{SL2}) + t_{stPC}$ 

#### Notas:

- 1. Considera-se que o tempo de cálculo de PC+4 é muito inferior ao somatório dos restantes tempos envolvidos na execução da instrução
- 2. O tempo t<sub>CNTI</sub> inclui o tempo de atraso da unidade de controlo da ALU
- 3. Desprezam-se os tempos de atraso introduzidos pelos *multiplexers*
- 4. Só se considera o t<sub>stPC</sub> nas instruções de controlo de fluxo.

### Tempo de execução das instruções

 Considerando os tempos de atraso anteriores, os tempos de execução das várias instruções suportadas pelo datapath single cycle serão:

#### Instruções tipo R:

•  $t_{EXEC} = t_{RM} + max(t_{RRF}, t_{CNTL}) + t_{ALU} + t_{WRF}$ 

#### Instrução SW:

•  $t_{\text{EXEC}} = t_{\text{RM}} + \text{max}(t_{\text{RRF}}, t_{\text{CNTL}}, t_{\text{SE}}) + t_{\text{ALU}} + t_{\text{WM}}$ 

#### Instrução LW:

•  $t_{\text{EXEC}} = t_{\text{RM}} + \text{max}(t_{\text{RRF}}, t_{\text{CNTL}}, t_{\text{SE}}) + t_{\text{ALU}} + t_{\text{RM}} + t_{\text{WRF}}$ 

#### Instrução BEQ:

•  $t_{\text{EXEC}} = t_{\text{RM}} + \text{max}(\frac{\text{max}(t_{\text{RRF}}, t_{\text{CNTL}}) + t_{\text{ALU}}}{\text{comparação}}) + t_{\text{SL2}} + t_{\text{ADD}}}) + t_{\text{stPC}}$ Instrução J:

•  $t_{EXEC} = t_{RM} + max(t_{CNTL}, t_{SL2}) + t_{stPC}$ 

#### Notas:

- 1. Considera-se que o tempo de cálculo de PC+4 é muito inferior ao somatório dos restantes tempos envolvidos na execução da instrução
- 2. O tempo t<sub>CNTI</sub> inclui o tempo de atraso da unidade de controlo da ALU
- 3. Desprezam-se os tempos de atraso introduzidos pelos *multiplexers*
- 4. Só se considera o t<sub>stPC</sub> nas instruções de controlo de fluxo.

### Tempo de execução das instruções - exemplo

 Considerem-se os seguintes valores hipotéticos para os tempos de atraso introduzidos por cada um dos elementos funcionais do datapath single-cycle:

Acesso à memória para leitura (t <sub>RM</sub> ):	5ns
<ul> <li>Acesso à memória para preparar escrita (twm):</li> </ul>	5ns
Acesso ao register file para leitura (t <sub>RRF</sub> ):	3ns
Acesso ao register file para preparar escrita (tweet):	3ns
<ul> <li>Operação da ALU (t<sub>ALU</sub>):</li> </ul>	4ns
<ul> <li>Operação de um somador (t<sub>ADD</sub>):</li> </ul>	1ns
• Multiplexers e restantes elementos funcionais:	0ns
Unidade de controlo (t <sub>CNTL</sub> ):	1ns
■ Tempo de setup do PC (t <sub>stPC</sub> ):	1ns

### Tempo de execução das instruções - exemplo

#### • Instruções tipo R:

• 
$$t_{EXEC} = t_{RM} + max(t_{RFR}, t_{CNTL}) + t_{ALU} + t_{WFR}$$
  
= 5 + max(3, 1) + 4 + 3 = 15 ns

### • Instrução SW:

• 
$$t_{\text{EXEC}} = t_{\text{RM}} + \text{max}(t_{\text{RFR}}, t_{\text{CNTL}}, t_{\text{SE}}) + t_{\text{ALU}} + t_{\text{WM}}$$
  
= 5 + max(3, 1, 0) + 4 + 5 = 17 ns

#### • Instrução LW:

• 
$$t_{\text{EXEC}} = t_{\text{RM}} + \text{max}(t_{\text{RFR}}, t_{\text{CNTL}}, t_{\text{SE}}) + t_{\text{ALU}} + t_{\text{RM}} + t_{\text{WFR}}$$
  
= 5 + max(3, 1, 0) + 4 + 5 + 3 = **20 ns**

### • Instrução BEQ:

• 
$$t_{EXEC} = t_{RM} + max(max(t_{RFR}, t_{CNTL}) + t_{ALU}, t_{SE} + t_{SL2} + t_{ADD}) + t_{StPC}$$
  
= 5 + max(max(3, 1) + 4, 0 + 0 + 1) + 1 = **13 ns**

#### • Instrução J:

• 
$$t_{EXEC} = t_{RM} + max(t_{CNTL}, t_{SL2}) + t_{stPC} = 5 + max(1, 0) + 1 = 7 \text{ ns}$$

### Limitações das soluções single-cycle

• Face à análise anterior, a máxima frequência de trabalho seria:

$$fmax = 1 / 20ns = 50MHz$$

- Com a mesma tecnologia, contudo, uma multiplicação ou divisão poderia demorar um tempo da ordem dos 150ns
- Para poder suportar uma ALU com capacidade para efetuar operações de multiplicação/divisão, a frequência de relógio máxima do nosso datapath baixaria para 6.66Mhz
- Esta frequência máxima limitaria a eficiência de todas as outras instruções, mesmo que as instruções de multiplicação ou divisão sejam raramente utilizadas
- Uma solução possível, mas tecnicamente complicada, seria usar um relógio de frequência variável, ajustável em função da instrução que vai ser executada

### Limitações das soluções single-cycle

 Genericamente, o tempo de execução de um programa pode ser calculado como:

$$Texec_{CPU} = \#Instruções \times CPI \times Clock \_Cycle_{CPU}$$

sendo CPI o número médio de ciclos de relógio por instrução na execução do programa em causa; no caso da implementação single-cycle o CPI é 1, logo:

$$Texec_{CPU} = \#Instruções \times Clock \_Cycle_{CPU}$$

 O desempenho relativo de um CPU (CPU<sub>ANALISE</sub>) relativamente a outro (CPU<sub>REFERENCIA</sub>) pode ser expresso por:

$$\frac{Desempenho_{CPU\_ANALISE}}{Desempenho_{CPU\_REFERENCIA}} = \frac{Texec_{CPU\_REFERENCIA}}{Texec_{CPU\_ANALISE}}$$

### Limitações das soluções single-cycle

- Calcular o ganho de desempenho que se obteria com uma implementação de clock variável relativamente a uma com o clock fixo, na execução de um programa com o seguinte mix de instruções:
  - 20% de lw, 10% de sw, 50% de tipo R, 15% de branches e 5% de jumps
  - assumindo os tempos execução determinados anteriormente para os vários tipos de instruções (LW: 20ns, SW: 17ns, R-Type: 15ns, BEQ: 13ns, J: 7ns)
- Para este exemplo, o tempo médio de execução de cada instrução num CPU com *clock* variável é calculado como:

$$T_{INSTR} = 0.2*20 + 0.1*17 + 0.5*15 + 0.15*13 + 0.05*7$$

 O ganho de desempenho do CPU com clock variável relativamente a um com clock fixo seria então:

$$\frac{Des_{CPU\_CLOCK\_VARIAVEL}}{Des_{CPU\_CLOCK\_FIXO}} = \frac{\#Instru\~c\~oes \times 20}{\#Instru\~c\~oes \times (0,2 \times 20 + 0,1 \times 17 + 0,5 \times 15 + 0,15 \times 13 + 0,05 \times 7)} = 1,29$$

A implementação com *clock* variável não é viável mas permite-nos entender o que está a ser sacrificado quando todas as instruções têm que ser executadas num único ciclo de relógio com dimensão fixa

### Limitações das soluções single-cycle - conclusões

- Num datapath que suporte instruções com complexidade variável, é a instrução mais lenta que determina a máxima frequência de trabalho, mesmo que seja um instrução pouco frequente
- Uma vez que o ciclo de relógio é igual ao maior tempo de atraso de todas as instruções, não é útil usar técnicas que reduzam o atraso do caso mais comum mas que não melhorem o maior tempo de atraso (isto é, o atraso do caminho crítico)
  - Isto contraria um dos princípios-chave de desenho: make the common case fast (o que é mais comum deve ser mais rápido)
- Elementos funcionais que estejam envolvidos na execução de uma mesma instrução não podem ser usados para mais do que uma operação por ciclo de relógio (ex: memória de instruções e de dados, ALU e somadores, ...)

### Alternativa às soluções single-cycle

- Em vez de desenvolver uma estratégia baseada num relógio de frequência variável, é preferível abdicar do princípio de que todas as instruções devem ser executadas num único ciclo de relógio
- Em alternativa, as várias instruções que compõem o set de instruções podem ser executadas em vários ciclos de relógio (*multi-cycle*):
  - A execução da instrução é decomposta num conjunto de operações
  - Cada uma dessas operações faz uso de um elemento funcional fundamental: memória, register file ou ALU
  - Em cada ciclo de relógio poderá ser realizada uma ou mais operações, desde que sejam independentes (por exemplo, instruction fetch e cálculo de PC+4 ou operand fetch e cálculo do BTA)
- Desta forma, o período de relógio fica apenas limitado pelo maior dos tempos de atraso de cada um dos elementos funcionais fundamentais
- Para os tempos de atraso que considerámos anteriormente, a máxima frequência de relógio seria assim: fmax = 1 / t<sub>RM</sub> = 1 / 5ns = 200MHz

### Alternativa às soluções single-cycle

- Uma outra vantagem duma solução de execução em vários ciclos de relógio (*multi-cycle*) é que um **mesmo elemento funcional** pode ser utilizado mais do que uma vez, no contexto da execução duma mesma instrução, desde que em ciclos de relógio distintos:
  - A memória externa poderá ser partilhada por instruções e dados
  - A mesma ALU poderá ser usada, para além das operações que já realizava na implementação single-cycle, para:
    - Calcular o valor de PC+4
    - Calcular o endereço alvo das instruções de salto condicional (BTA)
- A versão multi-cycle passará assim a ter:
  - Uma única memória para programa e dados (arquitetura Von Neumann)
  - Uma única ALU, em vez de uma ALU e dois somadores

### O datapath Multi-cycle

- A arquitetura multi-cycle do MIPS que vamos analisar adota um ciclo de instrução composto por um máximo de cinco passos distintos, cada um deles executado em 1 ciclo de relógio
- A distribuição das operações por estes 5 passos tenta distribuir equitativamente o trabalho a realizar em cada ciclo
- Na definição destes passos pressupõe-se que durante um ciclo de relógio apenas é possível efetuar uma das seguintes operações fundamentais:
  - Acesso à memória externa (uma escrita ou uma leitura)
  - Acesso ao Register File (uma escrita ou uma leitura)
  - Operação na ALU
- No mesmo ciclo de relógio, podem ser realizadas operações em elementos operativos distintos, desde que sejam independentes
  - Exemplos: um acesso à memória externa e uma operação na ALU,
     ou um acesso ao Register File e uma operação na ALU

### O datapath Multi-cycle – fases de execução

#### Fase 1 (memória, ALU):

Instruction fetch e cálculo de PC+4

#### Fase 2 (unidade de controlo, register file, ALU):

Instruction decode, operand fetch e cálculo do branch target address

#### Fase 3 (ALU):

- Execução da operação na ALU (instruções tipo R / addi / slti), ou
- Cálculo do endereço de memória (instr. de acesso à memória), ou
- Comparação dos operandos instrução branch (conclusão da instrução)


#### Fase 4 (memória, register file):

- Acesso à memória para leitura (instrução LW), ou
- Acesso à memória para escrita (conclusão da instrução SW), ou
- Escrita no Register File (conclusão das instruções tipo R / addi / slti: write-back)


#### Fase 5 (register file):

Escrita no Register File (conclusão da instrução LW: write-back)

### O datapath Multi-cycle




### O datapath Multi-cycle (sem BEQ e J)




- Uma única memória para programa e dados
  - Um multiplexer no barramento de endereços da memória permite selecionar o endereço a usar:
    - o conteúdo do PC (para leitura da instrução) ou
    - o valor calculado na ALU (para acesso de leitura/escrita de dados nas instruções LW/SW)
- Uma única ALU (em vez de uma ALU e dois somadores)

### O datapath Multi-cycle (sem BEQ e J)




 Registos adicionados à saída dos elementos funcionais fundamentais para armazenamento de informação obtida/calculada durante o ciclo de relógio corrente e que será utilizada no ciclo de relógio seguinte

### O datapath Multi-cycle (sem BEQ e J)




- A utilização de uma única ALU obriga às seguintes alterações nas suas entradas:
  - Um multiplexer adicional na primeira entrada, que escolhe entre a saída do registo A e a saída do registo PC
  - O multiplexer da segunda entrada é aumentado para poder suportar o incremento do PC (constante 4) e o cálculo do endereço alvo das instruções de branch (BTA - branch target address)

### O datapath Multi-cycle com as instruções de salto



- Com as instruções de salto, o registo PC pode ser atualizado com um dos valores:
  - A saída da ALU que contém o PC+4 calculado durante o instruction fetch (na 1ª fase)
  - A saída do registo ALUOut que armazena o endereço alvo das instruções de branch (BTA) calculado na ALU (na 2ª fase)
  - Jump Target Address 26 LSB da instrução multiplicados por 4 (shift left 2) concatenados com os 4 MSB do PC atual (o PC foi já incrementado na 1ª fase)

### O datapath Multi-cycle, com os sinais de controlo




# O datapath Multi-cycle – sinais de controlo


Sinal	Efeito quando não activo ('0')	Efeito quando activo ('1')  O conteúdo da memória no endereço indicado é apresentado à saída	
MemRead	Nenhum		
MemWrite	Nenhum	O conteúdo do registo de memória, cujo endereço é fornecido, é substituido pelo valor apresentado à entrada	
ALUSeIA	O primeiro operando da ALU é o PC	O primeiro operando da ALU provém do registo indicado no campo rs	
RegDst	O endereço do registo destino provém do campo rt	O endereço do registo destino provém do campo rd	
RegWrite	Nenhum	O registo indicado no endereço de escrita é alterado pelo valor presente na entrada de dados	
MemtoReg	O valor apresentado para escrita no registo destino provém da ALU	O valor apresentado na entrada de dados do Register File provém do Data Register	
lorD	O PC é usado para fornecer o endereço à memória externa	A saída do registo AluOut é usada para providenciar um endereço para a memória externa	
IRWrite	Nenhum	O valor lido da memória externa é escrito no Instruction Register	
PCWrite	Nenhum	O PC é actualizado <b>incondicionalmente</b> na próxima transição activa do sinal de relógio	
PCWriteCond	Nenhum	O PC é actualizado <b>condicionalmente</b> na próxima transição activa do relógio	

# O datapath Multi-cycle – sinais de controlo

Sinal	Valor	Efeito
ALUSelB	00	A segunda entrada da ALU provém do registo indicado pelo campo rt
	01	A segunda entrada da ALU é a constante 4
	10	A segunda entrada da ALU é a versão de sinal extendido dos 16 bits menos significativos do IR (instruction register)
	11	A segunda entrada da ALU é a versão de sinal extendido e deslocada de dois bits, dos 16 bits menos significativos do IR (instruction register)
ALUOp	00	ALU efetua uma adição
	01	ALU efetua uma subtracção
	10	O campo "function code" da instrução determina qual a operação da ALU
	11	ALU efetua um SLT
PCSource -	00	O valor do PC é atualizado com o resultado da ALU (IF)
	01	O valor do PC é atualizado com o resultado da AluOut (Branch)
	10	O valor do PC é atualizado com o valor target do Jump
	11	Não usado




### Ações realizadas nas transições ativas do relógio (0→1)




### Ações realizadas nas transições ativas do relógio (0→1)

Passo	Ação p/ as R-Type / ADDI / SLTI	Ação p/ instruções que referenciam a memória	Ação p/ os branches	
Instruction fetch	IR = Memory[PC] PC = PC + 4			
Instruction decode, register fetch, cálculo do BTA	A = Reg[ IR[25:21] ] B = Reg[ IR[20:16] ] ALUOut = PC + (sign extended( IR[15:0] ) << 2)			
Execução (tipoR/addi/slti), cálculo de endereços ou conclusão dos branches	ALUOut = A op B ou ALUOut = A op extend(IR[15:0])	ALUOut = A+sign-extended( IR[15:0]) )	If (A == B) then PC = ALUOut	
Acesso à memória (leitura-LW; ou escrita- SW) ou escrita no File Register (write-back, instruções tipo R/addi/slti)	Tipo R: Reg[ IR[15:11] ]= ALUOut ADDI / SLTI: Reg[ IR[20:16] ]= ALUOut	MDR = Memory[ALUOut] ou Memory[ALUOut] = B		
Escrita no File Register (write-back, instrução LW)		Reg[ IR[20:16] ] = MDR		

### O datapath Multi-cycle completo



### O datapath Multi-cycle completo



### Módulo de atualização do PC – VHDL

```
library ieee;
use ieee.std logic 1164.all;
entity PCupdate is
 port(clk : in std_logic;
     reset : in std_logic;
     zero : in std logic;
     PCSource: in std_logic_vector(1 downto 0);
     PCWrite: in std_logic;
     PCWriteCond: in std_logic;
     PC4 : in std_logic_vector(31 downto 0);
     BTA : in std_logic_vector(31 downto 0);
     jAddr : in std_logic_vector(25 downto 0);
     pc : out std logic vector(31 downto 0));
end PCupdate;
```

### Módulo de atualização do PC – VHDL


```
architecture Behavioral of PCupdate is
  signal s pc : std logic vector(31 downto 0);
  signal s pcEnable : std logic;
begin
  s_pcEnable <= PCWrite or (PCWriteCond and zero);</pre>
  process(clk)
 begin
     if(rising edge(clk)) then
         if(reset = '1') then
             s pc <= (others => '0');
         elsif(s_pcEnable = '1') then
             case PCSource is
                 when "01" => -- BTA
                     s pc <= BTA;
                 when "10" => -- JTA
                     s_pc <= s_pc(31 downto 28) & jAddr & "00";</pre>
                 when others => -- PC + 4
                     s pc <= PC4;
             end case:
         end if:
     end if;
  end process;
 pc <= s pc;
end Behavioral;
```


### Exemplos de funcionamento


- Nos exemplos seguintes as cores indicam o estado, o valor ou a utilização dos sinais de controlo, barramentos e elementos de estado/combinatórios. O significado atribuído a cada cor é:
- Sinais de controlo:
  - vermelho  $\rightarrow$  0
  - verde → diferente de zero
  - cinzento → "don't care"
- Barramentos:
  - azul → Relevantes no contexto do ciclo da instrução
  - preto → Não relevantes no contexto do ciclo da instrução
- Elementos de estado / combinatórios:
  - fundo branco → Não usados no contexto do ciclo da instrução
  - fundo de cor → Usados no contexto do ciclo da instrução
- Elementos de estado:
  - fundo de cor com textura → Escritos no final do ciclo de relógio corrente


### Funcionamento do datapath nas instruções do tipo R


- Fase 1:
  - Instruction fetch
  - Cálculo de PC+4
- Fase 2:
  - Leitura dos registos
  - Descodificação da instrução
  - Cálculo do endereço-alvo das instruções de branch
- Fase 3:
  - Cálculo da operação na ALU
- Fase 4:
  - Write-back
























# Funcionamento do datapath na instrução LW


- Fase 1:
  - Instruction fetch
  - Cálculo de PC+4
- Fase 2:
  - Leitura dos registos
  - Descodificação da instrução
  - Cálculo do endereço-alvo das instruções de branch
- Fase 3:
  - Cálculo na ALU do endereço a aceder na memória
- Fase 4:
  - Leitura da memória
- Fase 5:
  - Write-back




























# Funcionamento do datapath na instrução BEQ


- Fase 1:
  - Instruction fetch
  - Cálculo de PC+4
- Fase 2:
  - Leitura dos registos
  - Descodificação da instrução
  - Cálculo do endereço-alvo das instruções de branch (BTA)
- Fase 3:
  - Comparação dos dois registos na ALU (subtração)
  - Conclusão da instrução de branch com eventual escrita do registo PC com o BTA


# Instrução BEQ







# Instrução BEQ





# Instrução BEQ







# Funcionamento do datapath na instrução J


- Fase 1:
  - Instruction fetch
  - Cálculo de PC+4
- Fase 2:
  - Leitura dos registos
  - Descodificação da instrução
  - Cálculo do endereço-alvo das instruções de branch
- Fase 3:
  - Conclusão da instrução J com a seleção do JTA como próximo endereço do PC


# Instrução J







# Instrução J






# Instrução J






- No datapath single-cycle, cada instrução é executada num único ciclo de relógio:
  - a unidade de controlo é responsável pela geração de um conjunto de sinais que não se alteram durante a execução de cada instrução.
  - a relação entre os sinais de controlo e o código de operação pode assim ser gerado por um circuito meramente combinatório.
- No datapath multi-cycle, cada instrução é decomposta num conjunto de ciclos de execução, correspondendo cada um destes a um período de relógio distinto:
  - a geração dos sinais de controlo ao longo do conjunto de ciclos em que é decomposta cada instrução depende da instrução particular que está a ser executada.
  - a solução combinatória deixa portanto de poder ser utilizada neste caso, sendo necessário recorrer a uma máquina de estados.




- Os dois primeiros ciclos de instrução são comuns a todas as instruções
- Correspondem a dois estados únicos, sendo a transição entre ambos incondicional e independente de qualquer sinal de entrada




 O segundo estado tem cinco destinos distintos, dependendo do valor do campo OP da instrução

Nos diagramas apresentados os sinais de saída não explicitados em cada estado são irrelevantes (e.g. multiplexers) ou encontram-se no estado não ativo (controlo de elementos de estado).


- Nas instruções do tipo "R", são necessários mais dois estados:
  - Um para controlar a execução da operação aritmética ou lógica e para assegurar o encaminhamento do 2º operando para a ALU
  - Outro para escrever o resultado no registo destino




- Na instrução "ADDI", são necessários mais dois estados:
  - Um para definir a operação a realizar na ALU e para assegurar o encaminhamento do 2º operando para a ALU
  - Outro para escrever o resultado no registo destino




- Para a instrução "SLTI", é necessário mais um estado:
  - Para definir a operação a realizar na ALU e para assegurar o encaminhamento do 2º operando para a ALU
  - A conclusão desta instrução é igual à instrução "ADDI" (daí a partilha do estado 9)




- Nas instruções de "load / store", o estado dois é dedicado a determinar o endereço da memória externa sobre a qual será efetuada a operação de escrita ou leitura
- A instrução de "load" obriga a um estado suplementar, face à instrução de "store", para permitir a escrita do valor lido no registo destino



 As instruções de "branch" condicional e as instruções de "jump", finalmente, carecem apenas de mais um estado para poderem ser completadas







- A unidade de controlo que acabamos de desenhar tem apenas 12 estados (4 variáveis de estado). A representação do seu aspeto funcional na forma de um diagrama de estados é portanto perfeitamente razoável
- Uma versão completa do datapath do MIPS (mais de cem instruções distintas) pode implicar ciclos de execução que variem entre dois e vinte períodos de relógio, complicando significativamente o diagrama de estados
- Em arquiteturas do Set de Instruções mais complexas, com um número muito superior de instruções agrupadas num número muito variado de classes, a unidade de controlo pode requerer milhares de estados agrupados em centenas de sequências distintas
- Nestes casos, o recurso a uma representação gráfica da máquina de estados é não só inapropriada como virtualmente impossível de realizar. A micro-programação é uma forma alternativa de representar a unidade de controlo do ponto de vista funcional

```
library ieee;
use ieee.std logic 1164.all;
entity ControlUnit is
 port( Clock : in std logic;
       Reset : in std logic;
       OpCode : in std logic vector(5 downto 0);
       PCWrite : out std logic;
       IRWrite : out std logic;
       IorD : out std logic;
       PCSource: out std logic vector(1 downto 0);
       RegDest : out std logic;
       PCWriteCond: out std logic;
       MemRead : out std logic;
       MemWrite: out std logic;
       MemToReg : out std logic;
       ALUSelA : out std logic;
       ALUSelB : out std logic vector(1 downto 0);
       RegWrite: out std logic;
       ALUop : out std logic vector(1 downto 0));
end ControlUnit;
```

```
architecture Behavioral of ControlUnit is
 type TState is (E0, E1, E2, E3, E4, E5, E6, E7, E8, E9,
                  E10, E11);
 signal CS, NS : TState;
begin
 -- processo síncrono da máquina de estados (ME)
 process(Clock) is
 begin
    if(rising edge(Clock)) then
       if(Reset = '1') then
         CS \leq E0;
        else
        CS \le NS;
       end if:
    end if:
 end process;
 -- processo combinatório da ME na próxima página
end Behavioral;
```

```
process(CS, OpCode) is
begin
   PCWrite <= '0'; IRWrite <= '0'; IorD <= '0'; ReqDest <= '0';
   PCWriteCond<= '0'; MemRead <= '0'; MemWrite <= '0'; MemToReq <= '0';
   RegWrite <= '0'; PCSource <= "00"; ALUOP <= "00"; ALUSelA <= '0';
   ALUSelB <= "00";
   NS <= CS;
   case CS is
       when E0 =>
           MemRead <= '1'; PCWrite <= '1'; IRWrite <= '1'; ALUSelB <= "01";</pre>
           NS <= E1:
       when E1 =>
           ALUSelB <= "11";
           if(OpCode = "0000000") then NS <= E6;    -- R-Type instructions</pre>
           elsif(OpCode = "100011" or OpCode = "101011" or
                  OpCode = "001000") then -- LW, SW, ADDI
               NS \le E2:
           elsif(OpCode = "001010") then NS <= E8; -- SLTI</pre>
           elsif(OpCode = "000100") then NS <= E10;-- BEQ</pre>
           elsif(OpCode = "000010") then NS <= E11;-- J</pre>
           end if:
       when E6 => -- R-Type instructions
           ALUSelA <= '1'; ALUop <= "10";
           NS \le E7:
       when E7 => -- R-Type instructions
           RegWrite <= '1'; RegDest <= '1';</pre>
          NS \le E0;
       -- ( . . . )
   end case:
                                                    Processo combinatório
end process:
```







#### **Funcionamento do DP**

00400048 add \$2, \$3, \$4 # 00641020 0040004C sw \$2, -4(\$6) # ACC2FFFC 00400050 or \$4, \$6, \$3 # 00C32025

Valores calculados /<br/>obtidos em cada ciclo<br/>de relógio:\$320001FA6\$481002378\$610012480





**DETI-UA, 2017/18** 

Opcodes: **SW** - 0x2B, **ADD** - 0x20, **OR** - 0x25

Aulas 17,18,19 - 66