Laboratório de Sistemas Digitais Aula Teórica-Prática 5

Ano Letivo 2016/17

Modelação em VHDL de registos e módulos combinatórios de deslocamento

Resumo dos estilos de codificação adequados à síntese



Conteúdo

- Modelação em VHDL
 - Registos de deslocamento
 - Módulos combinatórios de deslocamento (shifters)
- Sistematização da estrutura típica de processos relativos a circuitos combinatórios e sequenciais
 - Templates e estilos de codificação recomendados
 - Processos com condições síncronas e assíncronas
 - Regras fundamentais e boas práticas

Operações de Deslocamento

Deslocamento	Operando	Resultado (deslocam. de 1 bit)	Resultado (deslocam. de 2 bits)
À esquerda <u>lógico ou aritmético</u> (introduz 0's)	01 00	1 00 <u>0</u>	00 <u>00</u>
	01 01	1 01 <u>0</u>	01 <u>00</u>
À direita <u>lógico</u> (introduz 0's)	0011	<u>0</u> 001	<u>00</u> 00
	10 11	<u>0</u> 10 1	<u>00</u> 10
À direita <u>aritmético</u> (preserva o sinal)	00 11	<u>0</u> 001	<u>00</u> 00
	10 11	<u>1</u> 101	<u>11</u> 10

Aplicações típicas:

Conversão de dados <u>paralelo</u> \leftrightarrow <u>série</u> em sistemas computacionais de/para as interfaces Ethernet, SATA, PCIe, etc.

Algoritmos de deteção e correção de erros em sistemas de comunicação, etc.

Abordagens / implementações típicas:


- Iterativa (registo de deslocamento c/clock)
- Paralela (combinatória barrel shifter)


Deslocar i bits à esq. ⇔ × 2i

Deslocar i bits à direita ⇔ ÷ 2i




Interface e Estrutura de um Registo de Deslocamento





Na maior parte dos casos são necessárias apenas algumas destas entradas/saídas série/paralelas

Interface e Estrutura de um Registo de Deslocamento Bidirecional



enable	loadEn	dirLeft	Operação
0	-	-	Nenhuma (registo inalterado)
1	1	-	Carregamento paralelo
1	0	1	Deslocamento p/ a esquerda
1	0	0	Deslocamento p/ a direita


Determine a função lógica de cada sinal de seleção dos multiplexadores em função das entradas "loadEn" e "dirLeft"



Exemplo de Registo de Deslocamento

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity ShiftReg is
 port(clk
                 : in std logic;
      loadEn : in std logic;
      dataIn : in std logic vector(7 downto 0);
      dirLeft : in std logic;
       dataOut
                : out std logic vector(7 downto 0));
end ShiftReg;
architecture RTL of ShiftReg is
  signal s shiftReg : std logic vector(7 downto 0);
begin
 process(clk)
 begin
    if (rising edge(clk)) then
      if (loadEn = '1') then
        s shiftReg <= dataIn;
      elsif (dirLeft = '1') then
        s shiftReg <= s shiftReg(6 downto 0) & '0';
      else
        s shiftReg <= '0' & s shiftReg(7 downto 1);
      end if:
    end if:
  end process;
  dataOut <= s shiftReg;</pre>
```

Exemplo com carregamento paralelo de uma "palavra" e o seu deslocamento bit-a-bit de forma síncrona com o clock




loadEn	dirLeft	Operação		
1	-	Carregamento paralelo		
0	1	Deslocamento p/ a esquerda		
0	0	Deslocamento p/ a direita		

Como realizar um deslocamento aritmético para a direita? (ex. $\underline{1}010 >> 1 = \underline{11}01$) Como realizar rotações?




Simulação do Registo de Deslocamento

 Simulação do carregamento paralelo e deslocamento para a <u>direita</u> (loadEn = '1' -> loadEn = '0'; dirLeft = '0')



Simulação do Registo de Deslocamento


 Simulação do carregamento paralelo e deslocamento para a <u>esquerda</u> (loadEn = '1' -> loadEn = '0'; dirLeft = '1')



Mais um Exemplo de um Registo de Deslocamento

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity IterShifter is
 port(clk
                  : in std logic;
      loadEn : in std logic;
      sInLeft
                 : in std logic;
      sInRight
                  : in std logic;
                  : in std logic vector(7 downto 0);
       dataIn
      dirLeft : in std logic;
                  : out std logic vector(7 downto 0));
       dataOut
end IterShifter;
architecture RTL of IterShifter is
  signal s_shiftReg : std_logic_vector(7 downto 0);
begin
  process(clk)
 begin
    if (rising edge(clk)) then
      if (loadEn = '1') then
        s shiftReg <= dataIn;
      elsif (dirLeft = '1') then
        s shiftReg <= s shiftReg(6 downto 0) & sInLeft;</pre>
      else
        s shiftReg <= sInRight & s shiftReg(7 downto 1);</pre>
      end if:
    end if:
  end process;
  dataOut <= s shiftReg;</pre>
```

end RTL:




loadEn	dirLeft	Operação		
1	-	Carregamento paralelo		
0	1	Deslocamento p/ a esquerda		
0	0	Deslocamento para a direita		

Exemplo com entradas série e também de carregamento paralelo de uma "palavra" e o seu deslocamento bit-a-bit de forma síncrona com o *clock*



Interface e Estrutura de um *Barrel*Exemplo de Shifter (Combinatório)

deslocamento lógico à direita e implementação com Muxs




Deslocamento realizado de forma combinatória (sem *clock*)

Entrada **shAmountR(i) = '1'** provoca um deslocamento de **2**ⁱ

Realiza o deslocamento de "qualquer" número de bits sem necessitar de um sinal de relógio (de forma combinatória)



Exemplo de Operação de um *Barrel Shifter* (Combinatório)



TPC:

Como adaptar o circuito para realizar deslocamentos aritméticos? Como estender o circuito para suportar também deslocamentos à esquerda?




Exemplo em VHDL de um Módulo Combinatório de Deslocamento

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
use IEEE.NUMERIC STD.all;
entity CombShifter is
                 : in std logic vector(7 downto 0);
  port(dataIn
       dirLeft : in std logic;
       shAmount : in std logic vector(2 downto 0);
                 : out std logic vector(7 downto 0));
       dataOut
end CombShifter:
architecture RTL of CombShifter is
   signal s shAmount : integer;
begin
  s shAmount <= to integer(unsigned(shAmount));</pre>
  process(dataIn, dirLeft, s shAmount)
  begin
    if (dirLeft = '1') then
      dataOut <= std logic vector(shift left(unsigned(dataIn), s shAmount));</pre>
    else
```

end if: end process;

end RTL;



Deslocamento Lógico

shift left(unsigned, integer) shift right(unsigned, integer) **Deslocamento Aritmético**


shift right (signed, integer)

```
dataOut <= std logic vector(shift right(unsigned(dataIn), s shAmount));</pre>
```

A síntese deste módulo resulta num Barrel Shifter




Simulação do Módulo Combinatório de Deslocamento



Sistematização da Estrutura Típica dos Processos

Processo relativo a um componente combinatório: codificador de prioridade 4→2



decodin			encodOut		validOut	
3	2	1	0	1	0	
1	-	-	-	1	1	1
0	1	-	-	1	0	1
0	0	1	-	0	1	1
0	0	0	1	0	0	1
0	0	0	0	-	-	0

```
process (decodIn)
begin
     if (\operatorname{decodIn}(3) = '1') then
          validOut <= '1';</pre>
          encodOut <= "11";</pre>
     elsif (decodIn(2) = '1') then
          validOut <= '1';</pre>
          encodOut <= "10";</pre>
     elsif (decodIn(1) = '1') then
          validOut <= '1';</pre>
          encodOut <= "01";</pre>
     elsif(decodIn(0) = '1') then
          validOut <= '1';</pre>
          encodOut <= "00";</pre>
     else
          validOut <= '0';</pre>
          encodOut <= "--";</pre>
     end if;
```

end process;


Estrutura Típica de Processos Combinatórios

Estrutura geral:

begin

<atribuições a sinais/portos saídas devem especificadas para
todas as combinações dos vetores
de entrada - mesmo que sejam
don't care (para evitar latches)>

end process;



Exemplo (Codificador de prioridade $4\rightarrow 2$):

process(decodIn)


```
begin
     if (decodIn(3) = '1') then
         validOut <= '1';</pre>
         encodOut <= "11";</pre>
    elsif(decodIn(2) = '1') then
         validOut <= '1';</pre>
         encodOut <= "10";</pre>
    elsif (decodIn(1) = '1') then
         validOut <= '1';</pre>
         encodOut <= "01";</pre>
    elsif (decodIn(0) = '1') then
         validOut <= '1';</pre>
         encodOut <= "00";</pre>
    else
         validOut <= '0';</pre>
         encodOut <= "--";</pre>
    end if:
end process;
```

Estrutura Típica de Processos Sequenciais

Estrutrura Geral:

begin

end process;



Exemplo (contador binário up/down com enable e reset assíncrono):

```
process(reset, clk)
begin
   if (reset = '1') then
      s cnt <= (others => '0'));
   elsif (rising edge(clk)) then
      if (enable = '1') then
         if (up = '1') then
            s cnt <= s cnt + 1;
         else
            s cnt <= s cnt - 1;
         end if:
      end if;
   end if:
end process;
```



Saídas não Completamente Especificadas (Inferência de Latches)

- Quando o valor de um sinal/porto não é especificado para um ou mais conjuntos de entradas
 - A ferramenta de síntese infere que esse sinal/porto deve corresponder à saída de um elemento de memória (porquê?)
 - Flip-flop
 - Latch
- Latches são pouco usados, MAS são frequentemente inferidos devido a "descrições combinatórias incompletas NÃO pretendidas"

Se a linha **encodOut<="--"** for removida, o sinal **encodOut** não está especificado para decodIn="0000", levando a ferramenta de síntese a inferir uma latch para este sinal!!!

```
Exemplo: Codificador de prioridade 4\rightarrow 2
process(decodIn)
begin
     if (\operatorname{decodIn}(3) = '1') then
          validOut <= '1';</pre>
          encodOut <= "11";</pre>
     elsif (decodIn(2) = '1') then
          validOut <= '1';</pre>
          encodOut <= "10";</pre>
     elsif (decodIn(1) = '1') then
          validOut <= '1';</pre>
          encodOut <= "01";</pre>
     elsif (decodIn(0) = '1') then
          validOut <= '1';</pre>
          encodOut <= "00";</pre>
     else
          validOut <= '0';</pre>
          encodOut <= "--";
     end if;
end process;
```

Múltiplas Atribuições a Sinais/Portos no Caminho de Execução de um Processo

- Boa prática
 - Realizar apenas uma atribuição a um sinal/porto ao longo do <u>caminho de</u> <u>execução</u> de um processo
- No entanto, se forem realizadas múltiplas atribuições, segundo a semântica de VHDL, prevalece a última
 - Utilizar esta facilidade para tornar o código mais compacto e se não afetar a legibilidade

Exemplo com o codificador de prioridade 4→2:

```
process (decodIn)
begin
    validOut <= '1';</pre>
     if (\operatorname{decodIn}(3) = '1') then
          encodOut <= "11";</pre>
     elsif(decodIn(2) = '1') then
         encodOut <= "10";</pre>
     elsif(decodIn(1) = '1') then
          encodOut <= "01";</pre>
     elsif(decodIn(0) = '1') then
          encodOut <= "00";</pre>
     else
         validOut <= '0';</pre>
         encodOut <= "--";</pre>
     end if;
end process;
```

Sobre as Atribuições a Sinais/Portos

Um sinal pode corresponder
à saída de um componente
combinatório ou sequencial
(depende da forma como
for feita a atribuição)

```
process(enable, dataIn)
begin
  if (enable = '1') then
    dataOut <= dataIn;
  end if;
end process;

Sequencial(latch)</pre>
```

```
process(sel, dataIn0, dataIn1)
begin
  if (sel = '0') then
    dataOut <= dataIn0;
  else
    dataOut <= dataIn1;
  end if;
end process;
    Combinatório (mux)</pre>
```

```
process(clk)
begin
  if (clk'event and clk = '1') then
    dataOut <= dataIn;
  end if;
end process;</pre>
```

Erro "Multiple Drivers" / "Multisource"

- Em geral, apenas 1
 processo/módulo pode
 controlar (to drive) um
 sinal/porto de saída
 - Não fazer atribuições a um dado sinal/porto em mais do que processo/atribuição concorrente
 e/ou
 - Não ligar um sinal/porto a mais do que um porto de saída
 - Exceção: sinais com múltiplos drivers com capacidade tri-state (alta impedância) – a abordar mais tarde...

Exemplo de um erro de "multiple / conflict drivers / multisource":

```
p1 : process(...)
begin
  dataOut <= ...;</pre>
end process;
p2 : process (...)
begin
  dataOut <= ...;
end process;
dataOut <= ...;</pre>
dataOut <= ...;</pre>
         port map(... => dataOut);
         port map(... => dataOut);
```

Comentários Finais

- No final desta aula e do trabalho prático 6 de LSDig, deverá ser capaz de:
 - Modelar em VHDL módulos de deslocamento
 - Sequenciais
 - Combinatórios
 - Usar (ainda melhor) um subconjunto das construções de VHDL juntamente com estilos de codificação adequados para simulação e implementação

(o trabalho prático 5 é sobre parametrização de componentes em VHDL – abordada nas aulas TP 3 e 4)

