Laboratório de Sistemas Digitais Aula Teórico-Prática 10

Ano Letivo 2016/17

Recomendações e boas práticas no projeto de sistemas digitais (baseado em VHDL e FPGAs)

Recomendações Gerais

- Em projetos que usem <u>componentes sequenciais</u> recomenda-se que:
 - não sejam implementados ciclos combinatórios
 - sejam evitadas *latches*
 - latches são muito pouco usadas mas frequente e involuntariamente sintetizadas
 - passem todos os sinais de entrada por registos
 - usem apenas um sinal de relógio
 - tenham o devido cuidado com a inicialização (reset) do sistema
 - definam restrições temporais (e.g. frequência mínima de operação)
 - detetem e corrijam violações temporais
- Em todos os projetos recomenda-se que:
 - prestem atenção aos avisos (warnings) reportados pelo "Altera Quartus"
 - organizem o código de uma maneira visualmente bem estruturada
 - indentação adequada do código
 - comentem as partes menos óbvias do código



Não Implementar Ciclos Combinatórios

Ciclo Combinatório - PROBLEMA!

É sintetizada uma *latch* com *feedback*entre a saída e a entrada –
comportamento imprevisível!

Código OK!

É sintetizado um contador *positive* edge triggered


```
process(sysClk)
begin
  if (rising_edge(sysClk)) then
    counter <= counter + 1;
  end if;
end process;</pre>
```



Evitar a Inferência (involuntária) de Latches

- Recomendação: não escrever código VHDL que origine a inferência (síntese) de latches
- Razão: latches podem criar problemas temporais ou comportamentos inesperados
- Causa frequente: descrições combinatórias incompletas (involuntariamente, por não especificação de saídas para certas combinações das entradas <u>e/ou</u> encadeamentos incorretos de if...then...elsif...else...)
- Como evitar: num processo combinatório, garantir que é realizada a atribuição dos sinais/portos que dele dependem em todos os casos possíveis das entradas do processo
- Vamos ver um exemplo baseado na componente combinatória de uma FSM (parte do circuito que determina o estado seguinte e as saídas)...

Detetor de Sequência "1001" (Modelo de *Moore*)




```
📤 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Mi
                                                A deteção da
File Edit View Project Processing Tools Window Help
                                                sequência é
     realizada com ou
   library IEEE;
                                            sem sobreposição?
  use IEEE.STD LOGIC 1164.all:
 ⊟entity SegDetector1001 is
      port(reset : in std_logic;
                : in std_logic:
           xIn : in std_logic;
           yOut : out std_logic);
  end SeqDetector1001;
 □architecture MooreArch of SeqDetector1001 is
      type TState is (ST_INIT, ST_1, ST_10, ST_100, ST_1001);
      signal s_currentState, s_nextState : TState;
 ⊟begin
      sync_proc : process(clk)
 begin
         if (rising_edge(clk)) then
  if (reset = '1') then
 s_currentState <= ST_INIT;</pre>
            else
                s_currentState <= s_nextState;</pre>
            end if:
         end if:
      end process;
III →
                                                               00:00:00
```


```
💠 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Mi... 😐 😐 🔀
            Project Processing Tools Window >> Search altera.com
      comb_proc : process(s_currentState, xIn)
 beain
          case (s_currentState) is
          when ST_INIT =>
             yOut <= '0':
             if (xIn = '1') then
                 s_nextState <= ST_1;</pre>
             end if;
          when ST_1 =>
             y0ut <= '0':
             if (xIn = '0') then
             s_nextState <= ST_10;
elsif (xIn = '1') then
                 s_nextState <= ST_1;
             end if:
          when ST 10 \Rightarrow
             v0ut <= '0':
             if (xIn = '1') then
                 s_nextState <= ST_1;</pre>
                 s_nextState <= ST_100;
             end if;
          when ST_100 =>
             y0ut <= '0';
             if (xIn = '1') then
                 s nextState <= ST 1001:
             else
                 s_nextState <= ST_INIT;</pre>
             end if:
          when ST_1001 =>
             yOut <= '1';
             if (xIn = '1') then
                 s_nextState <= ST_1:
                 s_nextState <= ST_10;</pre>
             end if:
          end case;
       end process;
  Lend MooreArch;
< _III
Ln 78 Col 1
                 VHDL File
                                                   00:00:00
                                              0%
```


Qual o problema do código apresentado? Inferência indevida de latches!



Avisos na Síntese de um Circuito com Latches









Configuração Recomendada do "Altera Quartus"

Forçar o "Altera Quartus" a reportar um erro (em vez de um aviso - warning) quando for sintetizada uma latch ou um ciclo combinatório



NOTA: É necessário acrescentar o ficheiro "master.sdc" ao projeto para garantir que, nestas condições, o projeto é compilado


Ficheiro "master.sdc"





Ficheiro "master.srf"

- Especifica os avisos (warnings) não críticos que não devem ser mostrados durante a compilação
 - Diminuição do número de avisos reportados para facilitar a visualização dos avisos críticos
 - Muitos deles devido a definições no ficheiro "DE2_115.qsf" que não são usadas no projeto
- Este ficheiro (como pode ler-se no seu cabeçalho) deve ter o seu nome alterado para ficar igual ao nome do projeto e deve residir na pasta do projeto



Ficheiro "master.srf" disponível no site de LSDig (deverá ser colocado na pasta do projeto e renomeado – nome igual ao projeto)



Registo de Todos os Sinais de Entrada da FPGA

- Recomendação: passar os sinais de entrada da FPGA por registos sincronizado pelo clock do sistema
- Razão: se isto não for feito e se um sinal de entrada mudar de nível lógico muito perto de uma transição ativa de relógio, então o estado do sistema pode ficar inconsistente (saídas de blocos combinatórios rápidos do circuito podem "ver" o novo valor lógico, mas saídas de partes mais lentas podem ainda "ver" o valor antigo)
- **Solução:** com o uso de registos à entrada, problemas deste tipo desaparecem, porque todos os blocos do circuito vêem o mesmo nível lógico durante (quase) todo o período do sinal de relógio
- Exemplo (em VHDL e assumindo que o clock do sistema é o CLOCK_50):

```
process(CLOCK_50)
begin
  if (rising_edge(CLOCK_50)) then
    s_key <= not KEY;
    s_sw <= SW;
  end if;
end process; (No resto do sistema devem ser usados os sinais s_key, s_sw, etc.)</pre>
```


• **Nota:** para evitar o esquecimento de algum sinal, é preferível que isto seja feito no *top-level* (em VHDL ou em diagrama lógico)

Utilização de Apenas um Sinal de Relógio

- **Problema:** a utilização de dois ou mais domínios de relógio num sistema pode levar a problemas temporais complexos
 - O domínio de um relógio é o subconjunto de componentes do sistema que é sincronizado por esse sinal de relógio
 - A abordagem, análise e resolução destes problemas está fora do âmbito de LSDig!
- Solução: em projetos de LSDig que usem componentes sequenciais recomenda-se a utilização de apenas um sinal de relógio
 - A complexidade típica e as interfaces dos projetos de LSDig não justificam a utilização de mais do que um sinal de relógio
 - Usar apenas um sinal de relógio (CLOCK_50 <u>ou</u> outro derivado deste a partir de um divisor de frequência)
 - Nos casos em que 50 MHz é uma frequência de operação demasiado elevada
 - Usar em conjunto com o sinal de relógio, pulsos de ativação (enables) para sincronizar e sequenciar ações mais lentas
 - Usar um gerador de pulsos em vez de divisores de frequência
 - Todos os componentes s\(\tilde{a}\) o sincronizados pelo mesmo sinal de rel\(\tilde{g}\)io e cada um possui o(s) seu(s) enable(s)
- Vamos analisar um exemplo de um gerador de pulsos...

```
🖟 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Miscellaneous/Miscellaneous - Miscellaneous - [PulseGenerator.... 🖃 🐵 📉
      View Project Processing Tools Window Help
                                                                          Search altera.com
                                                                    Cada uma das
   library IEEE:
                                                                   saídas pode ser
  use IEÉE.STD_LOGIC_1164.all;
  use IEEE.NUMERIC_STD.all;
                                                                     usada como
 ⊟entity PulseGenerator is
     port(reset
                   : in std_logic;
                                                                    enable de um
                   : in std_logic;
           pulseOut : out std_logic_vector(7 downto 0));
                                                                   componente do
  end PulseGenerator:
 □architecture Behavioral of PulseGenerator is
                                                                        circuito
     constant NUMBER_STEPS : positive := 6;
     subtype TCounter is natural range 0 to (NUMBER_STEPS - 1);
     signal s_counter: TCounter;
 ⊟begin
     count_proc : process(sysClk)
      begin
 if (rising_edge(sysClk)) then
if ((reset = '1') or
                 (s_counter >= (NUMBER_STEPS - 1))) then
                s_{counter} <= 0;
                                                                   Estrutura típica
                s_counter <= s_counter + 1;
                                                                     adaptável às
            end if:
         end if:
                                                                  necessidades de
      end process;
     pulseOut(0) \le '1' when (s_counter = 0) else '0';
                                                                   um sistema em
     pulseOut(1) <= '1' when (s_counter = 1) else '0';</pre>
                                                                       concreto
     pulseOut(2) <= '1' when (s_counter = 2) else '0';</pre>
     pulseOut(3) \leftarrow '1' when (s_counter = 3) else '0';
     pulseOut(4) \leftarrow '1' when (s_counter = 4) else '0';
     pulseOut(5) \ll '1' when (s\_counter = 5) else '0';
     pulseOut(6) \le '1' when ((s_counter\ rem\ 2) = 0) else '0';
     pulseOut(7) <= '1' when ((s_counter >= 2) and (s_counter <= 3)) else '0';</pre>
 Lend Behavioral;
                                                                                    00:00:00
                                    Ln 47
                                                    VHDL File
```

Exemplo de um Gerador de Pulsos (enables) com Saídas Combinatórias



Em hardware real as saídas podem apresentar *glitches* (também observável numa simulação temporal) – não crítico em muitas situações (o importante é o pulso estar estável na vizinhança do flanco ativo do sinal de relógio (cumprimento dos tempos de *setup* e de *hold*)



```
👺 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2016/Projects/Miscellaneous/Miscellaneous - Miscellaneous - [ReqPulseGenerato... 🗁 📮 🗪
<u>File Edit View Project Processing Tools Window Help</u>
   library IEEE;
use IEEE.STD_LOGIC_1164.all;
   use IEEE.NUMERIC_STD.all;
 ⊟entity RegPulseGenerator is
      port(reset : in std_logic;
    sysClk : in std_logic;
            pulseOut : out std_logic_vector(7 downto 0));
   end ReaPulseGenerator:
 Flarchitecture Behavioral of RegPulseGenerator is
      constant NUMBER_STEPS : positive := 6;
      subtype TCounter is natural range 0 to (NUMBER_STEPS - 1);
      signal s_counter: TCounter;
      signal s_pulseOut : std_logic_vector(7 downto 0);
 ⊟begin
      count_proc : process(sysClk)
 if (rising_edge(sysClk)) then
  if ((reset = '1') or
                   (s_counter >= (NUMBER_STEPS - 1))) then
                 s_counter <= 0:
                 s_counter <= s_counter + 1;</pre>
          end if:
      end process;
      s_pulseOut(0) \ll '1' when (s_counter = 0) else '0';
      s_pulseOut(1) \ll '1' when (s_counter = 1) else '0';
      s_pulseOut(2) <= '1' when (s_counter = 2) else '0';</pre>
      s_pulseOut(3) \ll '1' when (s_counter = 3) else '0':
      s_pulseOut(4) <= '1' when (s_counter = 4) else '0';</pre>
      s_pulseOut(5) <= '1' when (s_counter = 5) else '0';</pre>
      s_pulseOut(6) <= '1' when ((s_counter rem 2) = 0) else '0';</pre>
      s_pulseOut(7) \ll 1' when ((s_counter \gg 2) and (s_counter \ll 3)) else '0';
 out_reg_proc : process(sysClk)
      begin
          if (rising_edge(sysClk)) then
   if (reset = '1') then
    pulseOut <= (others => '0');
                 pulseOut <= s_pulseOut;
          end if:
      end process:
  Lend Behavioral:
```

Ln 60 Col 1 VHDL File


Gerador de Pulsos com Saídas Registadas (elimina os glitches)

- A colocação de um registo nas saídas do gerador de pulsos:
 - Garante que as saídas só comutam num instante bem definido, evitando alitches
 - Atrasa as saídas um ciclo de relógio, mas sem alterar a ordem relativa de ativação

Inclusão de um registo nas saídas do gerador de pulsos

00:00:00

Simulação do Gerador de Pulsos com Saídas Registadas




Precauções de Inicialização (Reset)


- A maior parte dos sistemas com componentes sequenciais requerem a inicialização dos seus elementos de memória (e.g. registo de estado de uma FSMs, contadores, acumuladores, etc.)
- A inicialização deve ser realizada
 - No arranque do sistema / após programação da FPGA
 - Sempre que for ativado um sinal de inicialização global (tipicamente uma entrada acessível externamente)
- Devem ser preferidos componentes com reset síncrono
- Vamos ver um exemplo de um módulo que gera um sinal de reset nestas circunstâncias...



Exemplo de um Módulo de Reset



Se após a programação da FPGA todos os FFs forem carregados com 0's, o módulo ativa inicialmente o reset de saída




Os componentes usados no circuito devem (preferencialmente) usar *resets* síncronos


O período do sinal de relógio e o número de *flip-flops* asseguram um tempo mínimo durante o qual o sinal de *reset* está garantidamente ativo




Exemplo de um Módulo de Reset



Simulação do Módulo de Reset





Outras Recomendações

- Recomendação: tomar em consideração os avisos emitidos pelo "Altera Quartus"
- Razão: alguns dos avisos (mensagens a azul ou violeta) assinalam problemas que devem ser corrigidos
- Quando fazer: deve-se "dar uma vista de olhos" pelas mensagens de aviso "de vez em quando", e deve-se certamente fazê-lo mesmo antes de dar um projeto como concluído
- Recomendação: organizar o código de uma maneira visualmente bem estruturada
- Razão: o código deve ser fácil de entender por terceiros (e pelo próprio alguns meses ou anos depois)
- Como fazer: indentar o código de uma maneira adequada e consistente
- Recomendação: comentar as partes menos óbvias do código
- Razão: o código deve ser fácil de entender por terceiros (e pelo próprio alguns meses ou anos depois)
- O que não fazer: comentar o óbvio

```
(e.g. count <= count + 1; -- incrementa "count")
```

Comentários Finais

- No final desta aula deverá ser capaz de aplicar as recomendações e boas práticas de projeto apresentadas e discutidas em LSDig
 - Fundamentais (sempre), incluindo o desenvolvimento e avaliação do projeto final!
 - Avaliada a sua aplicação no projeto final
- Ficheiros "master.sdc" e "master.srf" disponíveis no site da UC