Laboratório de Sistemas Digitais Aula Teórico-Prática 8

Ano Letivo 2016/17

Modelação de Máquinas de Estados Finitos

Modelo de Mealy

Sistemas Computacionais - Controlpath e Datapath

FSMs comunicantes




Conteúdo

- Abordagens de modelação de Máquinas de Estados Finitos (MEFs) / Finite State Machines (FSMs) baseadas em VHDL
 - Modelo de Mealy
 - Observação externa do estado
- Sistemas computacionais
 - Controlpath e datapath
 - FSMs comunicantes
 - Exemplo de um multiplicador/divisor iterativo
- Codificações de FSMs alternativas em VHDL



Máquinas de Mealy

- O estilo "2 processos" interdependentes pode facilmente adaptarse às máquinas de Mealy
 - Dependendo da forma como as saídas são atribuídas (no processo combinatório)
 - Moore (dependem apenas do estado)
 - Atribuídas diretamente nos when de um case
 - Mealy (dependem do estado e das entradas)
 - Atribuídas em if...then...else (dependentes das entradas) dentro dos when de um case
- Cuidado a ter com as saídas
 - Garantir sempre a atribuição (processo combinatório sem latches!!!)
 - Tal como já acontecia no caso de Moore!!!



Exemplo (Mealy) – Detetor de Sequência

case PS is

end process;

end Behav;

begin

comb proc : process(PS, xIn)

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity Seq1101Detector is
 port(reset : in std logic;
      clk : in std logic;
      xIn : in std logic;
       zOut : out std logic);
end Seq1101Detector;
architecture Behav of Seg1101Detector is
 type state is (A, B, C, D);
  signal PS, NS : state;
begin
  sync proc: process(clk)
 begin
    if (rising edge(clk)) then
      if (reset = '1') then
       PS <= A;
     else
      PS \le NS;
     end if;
    end if;
 end process;
Exemplo:
```

*In : 01101001011011010101101011010 zOut: 0000100000001001000010000010

```
when A =>
                                            xln
                                                   zOut
  if (xIn = '1') then NS \leq B;
                                            Detetor de
  else NS \leq A;
                                            Seguência
  end if:
when B =>
  if (xIn = '1') then NS <= C;
                                                  reset
  else NS \leq A:
  end if;
when C =>
                                          0/0
  if (xIn = '1') then NS <= C;
                                              1/0
  else NS <= D;</pre>
                              reset
  end if:
when D =>
                                        0/0
  if (xIn = '1') then
                                                        1/0
    NS \leq B;
    zOut <= '1'; -- Mealy output</pre>
  else NS <= A;
  end if:
when others => -- Catch all condition
  NS \le A:
end case:
```

zOut <= '0'; -- Frequent output value, could appear</pre>

-- in all "when" statements, but would require more code

(1101)


Output do Estado Interno

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity Seq1101 is
 port(reset : in std logic;
       clk : in std logic;
       xIn : in std logic;
       stout : out std logic vector(3 downto 0);
       zOut : out std logic);
end Seq1101;
architecture Behav of Seq1101 is
  type state is (A, B, C, D);
  signal PS, NS : state;
begin
  sync proc: process(clk)
 begin
    if (rising edge(clk)) then
      if (reset = '1') then
        PS \le A:
      else
        PS \le NS;
      end if;
    end if;
  end process;
comb proc : process(PS, xIn)
begin
    zOut <= '0'; -- Most frequent output value</pre>
```

```
case PS is
    when A =>
      if (xIn = '1') then NS <= B;
      else NS \leq A:
      end if:
    when D =>
      if (xIn = '1') then
        NS \leq B:
        zOut <= '1'; -- Mealy output</pre>
      else NS \leq A:
      end if:
    when others =>
                      -- Catch all condition
      NS \le A:
                           Atribuição concorrente
    end case:
                             com sync proce
  end process;
                                comb proc
  with PS select
                                         zOut
                                  xln
    stOut <= "0001" when A,
             "0010" when B,
                                   Detetor de
             "0100" when C,
                                   Seguência
             "1000" when D,
                                        stOut
             "0000" when others;
                                        reset
end Behav;
```

Sistema Computacional


- Datapath (unidade de execução)
 - Elementos



- Interligação entre controlpath e datapath
 - Sinais de controlo (unidade de controlo → unidade de execução)
 - Sinais de estado (unidade de controlo ← unidade de execução)

Máquinas de Estado Finitos Comunicantes

- Partição da funcionalidade do sistema em duas ou mais máquinas paralelas ou sequenciais
 - Decomposição visa facilitar o desenvolvimento e a validação
 - Partilha dos sinais de inicialização e sincronização
 - Frequentemente operam em diferentes flancos do mesmo sinal de *clock*
 - Sinais de entrada e de saída
 - Específicos de cada sub-máquina
 - Partilhados pelas sub-máquinas
 - Comunicação entre sub-máquinas



Exemplo de um Sistema Computacional Trivial

- Multiplicador/Divisor unsigned de <u>n</u> bits
 - Implementação combinatória/paralela (em VHDL)

```
multResult <= operand0 * operand1;
divQuotient <= operand0 / operand1;
divRemainder <= operand0 rem operand1;</pre>
```

- Implementação iterativa
 - Determinação do resultado em vários ciclos de relógio
 - Considera um sub-conjunto dos bits dos operandos de entrada em cada ciclo de relógio
- Implementação combinatória vs. iterativa
 - Compromisso entre desempenho/frequência de operação e recursos de implementação



Multiplicação de Quantidades *Unsigned*

- A arquitetura de um multiplicador utiliza, em grande parte, o algoritmo da multiplicação que todos aprendemos a usar na escola primária
- Uma multiplicação que envolva dois operandos de n bits carece de um espaço de armazenamento, para o resultado, de 2n bits



Multiplicação de Quantidades *Unsigned*


- Esse algoritmo tira partido da propriedade distributiva em relação à adição, permitindo que a multiplicação seja decomposta numa sucessão de somas de produtos parciais
- Considere-se o seguinte produto, em que M representa o multiplicando e m o multiplicador representados com 4 bits: R = M.m

```
 \begin{aligned} \mathbf{M} \cdot \mathbf{m} &= \mathbf{M} \cdot (\mathbf{m}_3.2^3 + \mathbf{m}_2.2^2 + \mathbf{m}_1.2^1 + \mathbf{m}_0.2^0) \\ \\ \mathbf{M} \cdot \mathbf{m} &= (\mathbf{M} \cdot 2^3 \cdot \mathbf{m}_3) + (\mathbf{M} \cdot 2^2 \cdot \mathbf{m}_2) + (\mathbf{M} \cdot 2^1 \cdot \mathbf{m}_1) + (\mathbf{M} \cdot 2^0 \cdot \mathbf{m}_0) \\ \\ \\ \mathbf{M} \cdot \mathbf{m} &= ((\mathbf{M} \cdot 2^3) \cdot \mathbf{m}_3) + ((\mathbf{M} \cdot 2^2) \cdot \mathbf{m}_2) + ((\mathbf{M} \cdot 2^1) \cdot \mathbf{m}_1) + ((\mathbf{M} \cdot 2^0) \cdot \mathbf{m}_0) \end{aligned}
```

Multiplicação de Quantidades *Unsigned*

$$M \cdot m = ((M \cdot 2^3) \cdot m_3) + ((M \cdot 2^2) \cdot m_2) + ((M \cdot 2^1) \cdot m_1) + ((M \cdot 2^0) \cdot m_0)$$

- Multiplicar por dois (ou por uma potência de dois) corresponde a deslocar o número multiplicado à esquerda (shift left) tantos bits quantos a potência de dois envolvida
- Por outro lado, se m_n for igual a "0", o produto parcial correspondente também será zero, e se for "1", o mesmo produto parcial será igual ao multiplicando deslocado à esquerda de n bits



Algoritmo Iterativo da Multiplicação de Inteiros *Unsigned* de **N** bits

Operandos: N bits

Resultado: 2N bits

True

Bit 0 do

M^{dor} = 1?

Resultado = Resultado + Multiplicando

Início


Resultado = 0

Multiplicando = Multiplicando << 1


Multiplicador = Multiplicador >> 1

Registos necessários:

- Resultado: 2N bits
- Multiplicador: N bits
- Multiplicando: <u>2N</u> bits (porquê?)



Arquitetura de um Multiplicador Unsigned Iterativo de **N** bits



- O Somador e os registos Multiplicando e Resultado operam com 2N bits
- O sinal de relógio não está representado (é implícito) e sincroniza
 - escritas nos registos multiplicando, multiplicador e resultado
 - transições de estado da unidade de controlo




Multiplicação Iterativa de Inteiros *Unsigned* Exemplo com 4 bits

- Com operandos de 4 bits, o resultado terá uma dimensão máxima de 8 bits
- Para a implementação de um multiplicador de 4 bits, que aplique o algoritmo do slide anterior, os registos necessários são:
 - resultado: registo de 8 bits
 - multiplicando: registo de 8 bits (inicialmente os bits mais significativos são colocados a 0000)
 - multiplicador: registo de 4 bits


```
Res. Inicial
0 0
             0.mdo.2<sup>0</sup>
0 1
              1.mdo.2<sup>1</sup>
              1.mdo.2<sup>2</sup>
0 0 0 0.mdo.2<sup>3</sup>
             Res. FINAL
```




Projeto Exemplo de um Multiplicador/Divisor Iterativo




Unidade de Controlo Principal




Unidade de Controlo da Multiplicação




Controlpath+Datapath do Multiplicador



MultCtrlUnit (FSM com 4 Processos VHDL)



MultCtrlUnit (FSM com 4 Processos VHDL)




252

Podem ser usadas expressões Booleanas,


aritméticas e relacionais nas condições

MultCtrlUnit (FSM com 4 Processos VHDL)



🌞 Text Editor - C:/Users/asroliveira/CloudStation/LSDig2017/SlidesTP/IterMultDiv... 🗕 🗆 🗙 Edit View Project Processing Tools Window Help Search altera.com 😝 🗗 🏗 🖺 🔥 🕦 ⊟architecture Behavioral of MainCtrlUnit is 18 19 type TState is (ST_IDLE, ST_MULT_START, ST_MULT_WAIT, 20 ST_DIV_START, ST_DIV_WAIT); 21 signal s_state : TState: 22 23 24 25 ⊟begin process(clk) begin 26 if (rising_edge(clk)) then 27 28 29 30 if (reset = '1') then s_state <= ST_IDLE;</pre> multStart <= '0': divStart <= '0': 31 multSel <= '1': 32 33 34 else case s_state is 35 when ST_IDLE 36 if (start = '1') then 37 if (multDiv_n = '1') then 38 s_state <= ST_MULT_START;</pre> multStart <= '1'; divStart <= '0'; 39 40 41 multSel <= '1': 42 else 43 s_state <= ST_DIV_START;</pre> 44 multStart <= '0': 45 divStart <= '1' 46 multSel <= '0'47 end if: 48 end if: 49 50 51 52 53 54 55 56 57 when ST_MULT_START => s_state <= ST_MULT_WAIT;</pre> multStart <= '0'; divStart <= '0' multSel <= '1' when ST_MULT_WAIT => if (multDone = '1') then 58 s_state <= ST_IDLE;</pre> 59 multStart <= '0': 60 divStart <= '0' multSel <= '1': 61 62 end if: 63 00:00:00

MainCtrlUnit (FSM codificada com 1 Processo VHDL)



Comentários Finais

- No final desta aula e do trabalho prático 9 de LSDig, deverá ser capaz de:
 - Conhecer os passos necessários para a modelação, simulação e síntese de máquinas de estados finitos
 - Recorrer a descrições comportamentais VHDL próximas do diagrama de estados saídas
 - Modelo de Mealy
 - Modelo de *Moore*
 - Conceber testbenches para a simulação funcional das FSMs
 - Desenvolver sistemas computacionais constituidos por um controlpath (com uma ou mais FSMs) e um datapath
- ... bom trabalho prático 9, disponível no site da UC
 - elearning.ua.pt

