ARM Šalabahter

Skraćenice	
{cond}	Pogledaj Tablicu Polje uvjeta (cond)
<oprnd2></oprnd2>	Pogledaj Tablicu Operand 2
<fields></fields>	Pogledaj Tablicu PSR polja
{S}	Ako postoji, naredba osvježava zastavice
C*, V*	Zastavica je nepredvidiva nakon izvođenja naredbe kod arhitekture ARM v4 i ranijih arhitektura
<immed_8r></immed_8r>	32-bitna konstanta, dobije se rotacijom u desno 8-bitne vrijednosti za paran bro bitova
<immed 8*4=""></immed>	10-bitna konstanta, dobije se lijevim posmakom 8-bitne vrijednosti za dva bita

1	laćini adresiranja
<a_mode2></a_mode2>	Pogledaj Tablicu Načini adresiranja 2
<a_mode2p></a_mode2p>	Pogledaj Tablicu Načini adresiranja 2 (Post-indeks)
<a_mode3></a_mode3>	Pogledaj Tablicu Načini adresiranja 3
<a_mode4l></a_mode4l>	Pogledaj Tablicu Načini adresiranja 4 (Block load or Stack pop)
<a_mode4s></a_mode4s>	Pogledaj Tablicu Načini adresiranja 4 (Block store or Stack push)
<a_mode5></a_mode5>	Pogledaj Tablicu Načini adresiranja 5
<reglist></reglist>	Lista registara, odvojeni zarezima a unutar vitičastih zagrada
{!}	Ako je napisan !, tada se bazni registar osvježava nakon prijenosa podatka
§	ARM arhitektura

Polje uvjeta {cond}	
Oznaka	Opis
EQ	Equal
NE	Not equal
CS/HS	Carry Set / Unsigned higher or same
CC/LO	Carry Clear / Unsigned lower
MI	Negative
PL	Positive or zero
VS	Overflow
VC	No overflow
HI	Unsigned higher
LS	Unsigned lower or same
GE	Signed greater than or equal
LT	Signed less than
GT	Signed greater than
LE	Signed less than or equal
AL	Always (normally omitted)

PSR polja (barem jedan sufiks)				
Sufiks	Značenje			
С	Control field mask byte	PSR[7:0]		
f	Flags field mask byte	PSR[31:24]		
S	Status field mask byte	PSR[23:16]		
X	Extension field mask byte	PSR[15:8]		

Način adresira	nja 2 - Word a	and Unsigned Byte Data Tra	insfer			
Pre-indexed	Immediate	[Rn, #+/- <immed_12>]{!}</immed_12>				
	offset					
	Zero offset	[Rn]	Equivalent to [Rn,#0]			
	Register offset	[Rn, +/-Rm]{!}				
	Scaled register	[Rn, +/-Rm, LSL # <immed_5>]{!}</immed_5>	Allowed shifts 0-31			
	offset					
		[Rn, +/-Rm, LSR # <immed_5>]{!}</immed_5>	Allowed shifts 1-32			
		[Rn, +/-Rm, ASR # <immed_5>]{!}</immed_5>	Allowed shifts 1-32			
		[Rn, +/-Rm, ROR # <immed_5>]{!}</immed_5>	Allowed shifts 1-31			
		[Rn, +/-Rm, RRX]{!}				
Post-indexed	Immediate	[Rn], #+/- <immed_12></immed_12>				
	offset					
	Register offset	[Rn], +/-Rm				
	Scaled register	[Rn], +/-Rm, LSL # <immed_5></immed_5>	Allowed shifts 0-31			
	offset					
		[Rn], +/-Rm, LSR # <immed_5></immed_5>	Allowed shifts 1-32			
		[Rn], +/-Rm, ASR # <immed_5></immed_5>	Allowed shifts 1-32			
		[Rn], +/-Rm, ROR # <immed_5></immed_5>	Allowed shifts 1-31			
	·	[Rn] +/-Rm RRX				

Način adresiranja 3 - Halfword and Signed Byte Data Transfer					
Pre-indexed	Immediate offset	[Rn, #+/- <immed_8>]{!}</immed_8>			
	Zero offset	[Rn]	Equivalent to [Rn,#0]		
	Register	[Rn, +/-Rm]{!}			
Post-indexed	Immediate offset	[Rn], #+/- <immed_8></immed_8>			
	Register	[Rn] +/-Rm			

Način adresiranja 4 - Multiple Data Transfer					
Block load		Stack pop			
IA	Increment After	FD Full Descending			
IB	Increment Before	ED Empty Descending			
DA	Decrement After	FA Full Ascending			
DB	Decrement Before	EA Empty Ascending			
Block store		Stack push			
IA	Increment After	EA Empty Ascending			
IB	Increment Before	FA Full Ascending			
DA	Decrement After	ED Empty Descending			
DB	Decrement Before	FD Full Descending			

Operand 2		
Immediate value	# <immed_8r></immed_8r>	
Logical shift left immediate	Rm, LSL # <immed_5></immed_5>	Allowed shifts 0-31
Logical shift right immediate	Rm, LSR # <immed_5></immed_5>	Allowed shifts 1-32
Arithmetic shift right immediate	Rm, ASR # <immed_5></immed_5>	Allowed shifts 1-32
Rotate right immediate	Rm, ROR # <immed_5></immed_5>	Allowed shifts 1-31
Register	Rm	
Rotate right extended	Rm, RRX	
Logical shift left register	Rm, LSL Rs	
Logical shift right register	Rm, LSR Rs	
Arithmetic shift right register	Rm, ASR Rs	
Rotate right register	Rm ROR Rs	

Operand	Adresiranje	Objašnjenje
# <immediate></immediate>	Neposredno	<pre><immediate> = <immed_8> rotirano udesno za (2 * <rotate_imm>)</rotate_imm></immed_8></immediate></pre>
<rm></rm>	Registarsko	
<pre><rm>, LSL #<shift_imm> LSL = ASL</shift_imm></rm></pre>	Registarsko s neposrednim logičkim posmakom u lijevo	C S Rm 0
<rm>, LSL <rs> LSL = ASL</rs></rm>	Registarsko s registarskim logičkim posmakom u lijevo	C S Rm 0
<rm>, LSR #<shift_imm></shift_imm></rm>	Registarsko s neposrednim logičkim posmakom u desno	0 → Rm ····· S' C shift_imm
Operand	Adresiranje	Objašnjenje
<rm>, LSR <rs></rs></rm>	Registarsko s registarskim logičkim posmakom u desno	0 → Rm 'S' C Rs
<pre><rm>, ASR #<shift_imm></shift_imm></rm></pre>	Registarsko s neposrednim artmetičkim posmakom u desno	Rm[31] Rm 'S' C shift imm
<rm>, ASR <rs></rs></rm>	Registarsko s registarskim aritmetičkim posmakom u desno	Rm[31] Rm 'S' C
<rm>, ROR #<shift_imm></shift_imm></rm>	Registarsko s neposrednim rotiranjem u desno	Shift imm
<rm>, ROR <rs></rs></rm>	Registarsko s registarskim rotiranjem u desno	Rm 'S' C
<rm>, RRX</rm>	Registarsko s proširenim rotiranjem u desno	Rm ····································

ARM Šalabahter

NAREDBE PROCESORA ARM

Operacija	Opis (engl.)	3	Kod naredbe		Za	stav	ice	Djelovanje
Move	Move		MOV{cond}{S} Rd, <oprnd2></oprnd2>	N	ΙZ	. C	П	Rd := Oprnd2
	NOT	İ	MVN(cond)(S) Rd, <oprnd2></oprnd2>	N	Z	C	1	Rd := 0xFFFFFFFF EOR Oprnd2
	SPSR to register	3	MVN{cond}{S} Rd, <oprnd2> MRS(cond) Rd, SPSR</oprnd2>					Rd := SPSR
	CPSR to register	3	MPC(cond) Pd CDCP	1	Ï	Ī	1	Rd := CPSR SPSR := Rm (selected bytes only)
	CPSR to register register to SPSR	3	MSR{cond} SPSR_ <fields>, Rm</fields>	1	Τ.	1	1	SPSR := Rm (selected bytes only)
	register to CPSR	3	MSR{cond} CPSR <fields>, Rm MSR{cond} SPSR <fields>, #<immed 87=""></immed></fields></fields>	1	Π.	1	1	CPSR := Rm (selected bytes only)
	immediate to SPSR	3	MSR{cond} SPSR_ <fields>, #<immed_8r></immed_8r></fields>]			J	SPSR := immed_8r (selected bytes only) CPSR := immed_8r (selected bytes only)
	immediate to CPSR	3	MSR{cond} CPSR <fields>, #<immed 8r=""></immed></fields>	1			1	CPSR := immed_8r (selected bytes only)
Arithmetic	Add	į	ADD(cond)(S) Rd, Rn, <oprnd2></oprnd2>	N	Z	C	٧	Rd := Rn + Oprnd2 Rd := Rn + Oprnd2 + Carry Rd := Rn - Oprnd2 Rd := Rn - Oprnd2 - NOT(Carry)
	with carry	l	ADC(cond)(S) Rd, Rn, <oprnd2></oprnd2>	N	Z	C	٧	Rd := Rn + Oprnd2 + Carry
	Subtract		SUB{cond}{S} Rd, Rn, <oprnd2></oprnd2>	N	Z	C	V	Rd := Rn - Oprnd2
	with carry	l	SBC{cond}{S} Rd, Rn, <oprnd2> RSB{cond}{S} Rd, Rn, <oprnd2></oprnd2></oprnd2>	N N	Z	C	٧	Rd := Rn - Oprnd2 - NOT(Carry)
	reverse subtract		RSB{cond}{S} Rd, Rn, <oprnd2></oprnd2>	N	Z	C	٧	Rd := Oprnd2 - Rn Rd := Oprnd2 - Rn - NOT(Carry)
	reverse subtract with carry	İ	RSC(cond)(S) Rd, Rn, <oprnd2> MUL(cond)(S) Rd, Rm, Rs</oprnd2>	N	Z	C'	٧	Rd := Oprnd2 - Rn - NOT(Carry)
	Multiply accumulate	2	MUL{cond}{S} Rd, Rm, Rs	N	Z	C'	1	Rd := (Rm * Rs)(31:0)
		2	MLA{cond}{S} Rd, Rm, Rs, Rn	N	Z	C'		Rd := ((Rm * Rs) + Rn)(31:0)
	unsigned long	М	UMULL{cond}{S} RdLo, RdHi, Rm, Rs	N	Z	C'	V*	RdHi,RdLo := unsigned(Rm * Rs) RdHi,RdLo := unsigned(RdHi,RdLo + Rm * Rs)
	unsigned long unsigned accumulate long	М	UMULL(cond){S} RdLo, RdHi, Rm, Rs UMLAL(cond){S} RdLo, RdHi, Rm, Rs	N	Z	C'	V*	RdHi,RdLo := unsigned(RdHi,RdLo + Rm * Rs)
	signed long	М	SMULL(cona)(S) Kalo, Kahi, Km, Ks	N	:7	" "	·· V*	RdHi RdI o = signed(Rm * Rs)
	signed accumulate long	М	SMLAL(cond){S} RdLo, RdHi, Rm, Rs	N	Z	C'	٧×	RdHi,RdLo := signed(RdHi,RdLo + Rm * Rs)
	Count leading zeroes	5	CLZ{cond} Rd, Rm			_	1	Rd := number of leading zeroes in Rm
Logical	Test	ļ	TST{cond} Rn, <0prnd2>	N N	Z	C	J	Update CPSR flags on Rn AND Oprnd2 Update CPSR flags on Rn EOR Oprnd2
	Test equivalence	<u>.</u>	TEQ(cond) Rn, <oprnd2> AND(cond) (S) Rd, Rn, <oprnd2></oprnd2></oprnd2>	N	Z	C	ļ	Update CPSR flags on Rn EOR Oprnd2
	AND	į	AND{cond}{S} Rd, Rn, <oprnd2></oprnd2>	N	7			Rd := Rn AND Oprnd2
	EOR	ļ	EOR{cond}{S} Rd, Rn, <oprnd2> ORR{cond}{S} Rd, Rn, <oprnd2></oprnd2></oprnd2>	N	Z	C	J	Rd := Rn AND Oprnd2 Rd := Rn EOR Oprnd2 Rd := Rn OR Oprnd2
	ORR		ORR(cond)(S) Rd, Rn, <oprnd2></oprnd2>	N	Z	C	ļ	Rd := Kn OR Oprnd2
	Bit Clear	ļ	BIC{cond}{S} Rd, Rn, <oprnd2> NOP</oprnd2>	N	Z	C	ļ	Rd := Rn AND NOT Oprnd2 R0 := R0
Compare	No operation Compare			M	+	C	v	
Compare	negative	į	CMP{cond} Rn, <oprnd2></oprnd2>	, IN		Č		Update CPSR flags on Rn - Oprnd2

Operacija	Opis (engl.)	1 8	Kod naredbe	Djelovanje	Napomene
Branch	Branch	Т	B(cond) label	R15 := label	label must be within
					±32Mb of current
					instruction.
	with link	1	BL{cond} label	R14 := R15-4, R15 := label	label must be within
					±32Mb of current
					instruction.
Load	Word		LDR{cond} Rd, <a_mode2></a_mode2>	Rd := [address]	
	branch (and exchange)	Ī	LDR{cond} R15, <a_mode2></a_mode2>	R15 := [address][31:1]	
	Byte	I	LDR{cond} R15, <a_mode2> LDR{cond}B Rd, <a_mode2></a_mode2></a_mode2>	R15 := [address][31:1] Rd := ZeroExtend[byte from address]	
	signed	4	LDR{cond}SB Rd, <a_mode3> LDR{cond}H Rd, <a_mode3> LDR{cond}SH Rd, <a_mode3></a_mode3></a_mode3></a_mode3>	Rd := SignExtend[byte from address] Rd := ZeroExtent[halfword from address] Rd := SignExtend[halfword from address]	
	Halfword	4	LDR{cond}H Rd, <a_mode3></a_mode3>	Rd := ZeroExtent[halfword from address]	
	signed	4	LDR{cond}SH Rd, <a_mode3></a_mode3>	Rd := SignExtend[halfword from address]	
Load multiple	Pop, or Block data load		LDM{cond} <a_mode4l> Rd{!}, <reglist-pc></reglist-pc></a_mode4l>	Load list of registers from [Rd]	
	return (and exchange)	I	LDM{cond} <a_mode4l> Rd{!}, <reglist+pc></reglist+pc></a_mode4l>	Load registers, R15 := [address][31:1]	
	and restore CPSR	T	LDM{cond} <a_mode4l> Rd{!}, <reglist+pc>^</reglist+pc></a_mode4l>	Load registers, branch,	Use from exception
				CPSR := SPSR	modes only.
Store	Word		STR{cond} Rd, <a_mode2></a_mode2>	[address] := Rd	
	Byte	Ī	STR{cond}B Rd, <a_mode2></a_mode2>	[address][7:0] := Rd[7:0]	i .
	Halfword	4	STR{cond}H Rd, <a_mode3></a_mode3>	[address][15:0] := Rd[15:0]	
Store multiple	Push, or Block data store		STM{cond} <a_mode4s> Rd{!}, <reglist></reglist></a_mode4s>	Store list of registers to [Rd]	
	User mode registers	Ï	STM{cond} <a_mode4s> Rd{!}, <reglist>^</reglist></a_mode4s>	Store list of User mode registers to [Rd]	Use from privileged
					modes only.
Software interrupt			SWI{cond} <immed_24></immed_24>	Software interrupt processor exception	24-bit value encoded
		\perp	_		in instruction.

ARM Šalabahter

GPIO

Adresa	Naziv registra	Opis
GPIO_bazna_adr	GPIOPADR	8-bitni registar podataka, vrata A
GPIO_bazna_adr + 0x4	GPIOPBDR	8-bitni registar podataka, vrata B
GPIO_bazna_adr + 0x8	GPIOPADDR	8-bitni registar smjera podataka za vrata A
GPIO_bazna_adr + 0xC	GPIOPBDDR	8-bitni registar smjera podataka za vrata B

Opis registara

GPIOPADR (GPIO Port A Data Register)

GPIOPADR je 8-bitni registar podataka za vrata A. Podatci upisani u ovaj registar postavljeni su na izlazne priključke ako je pripadni bit u registru smjera podataka (GPIOPADDR) postavljen u logičku jedinicu. Čitanje ovog registra vraća trenutačno stanje priključaka koji su programirani kao ulazni. Za priključke programirane kao izlazne, vraća se vrijednost zadnjeg podatka upisanog u ovaj registar.

GPIOPBDR (GPIO Port B Data Register)

GPIOPBDR je 8-bitni registar podataka za vrata B. Podatci upisani u ovaj registar postavljeni su na izlazne priključke ako je pripadni bit u registru smjera podataka (GPIOPBDDR) postavljen u logičku nulu (ovo je suprotno od vrata A). Čitanje ovog registra vraća trenutačno stanje priključaka koji su programirani kao ulazni. Za priključke programirane kao izlazne, vraća se vrijednost zadnjeg podatka upisanog u ovaj registar.

GPIOPADDR (GPIO Port A Data Direction Register)

GPIOPADDR je 8-bitni registar smjera podataka za vrata A. Bit postavljen u logičku jedinicu u ovom registru konfigurira odgovarajući priključak od vrata A kao izlazni. Postavljanje bita u nulu konfigurira odgovarajući priključak vrata A kao ulazni.

GPIOPBDDR (GPIO Port B Data Direction Register)

GPIOPBDDR je 8-bitni registar smjera podataka za vrata B. Bit postavljen u logičku nulu u ovom registru konfigurira odgovarajući priključak od vrata B kao izlazni. Postavljanje bita u jedinicu konfigurira odgovarajući priključak vrata B kao ulazni.

Početna vrijednost registara

Svi registri unutar GPIO nakon inicijalizacije (resetiranja) postavljaju se u logičku nulu. Ovime se inicijalno vrata A postavljaju kao ulazna, a vrata B kao izlazna. Sadržaji obaju registara podataka su nula.

RTC

Adresa	Naziv registra	Opis
RTC_bazna_adr	RTCDR	32-bitni registar podataka (može se samo čitati)
RTC_bazna_adr + 0x4	RTCMR	32-bitni registar usporedbe
RTC_bazna_adr + 0x8	RTCSTAT/RTCE OI	1-bitni registar stanja prekida (ako se čita) / 0-bitni registar za brisanje prekida (ako se piše)
RTC_bazna_adr + 0xC	RTCCLR	32-bitni registar za punjenje brojila
RTC_bazna_adr + 0x10	RTCCR	1-bitni upravljački registar

Opis registara

RTCDR (Real Time Clock Data Register)

RTCDR je 32-bitni registar podataka. Čitanjem ovog registra dobiva se trenutačna vrijednost brojila. Pisanje u ovaj registar nije dozvoljeno.

RTCMR (Real Time Clock Match Register)

RTCMR je 32-bitni registar usporedbe. Upisivanjem podatka u ovaj registar postavlja se nova vrijednost koja služi za usporedbu s brojilom. Čitanjem ovog registra dobiva se zadnja vrijednost upisana u registar usporedbe.

RTCSTAT/RTCEOI (Real Time Clock Interrupt STATus Register/Real Time Clock Interrupt Clear Register)

RTCSTAT/RTCEOI je virtualni registar bez fizičkog sklopovlja za pohranjivanje podataka. Pisanjem bilo kojeg podatka na ovu adresu čisti se prekidni signal RTCINTR i pripadni registar. Čitanjem s ove adrese dobiva se podatak koji na bitu 0 (najniži bit) ima trenutačnu vrijednost RTCINTR. Ako je bit 0 postavljen na jedinicu, to znači da je prekidni signal aktivan.

RTCLR (Real Time Clock Load Register)

RTCLR je 32-bitni registar koji služi za upis vrijednosti brojila ili čitanje zadnje vrijednosti koja je upisana. Pisanjem u ovaj registar započinje proces pisanja nove vrijednosti u brojilo. Pisanje se ne izvodi trenutačno nego na prvi sljedeći rastući brid na ulazu CLK1HZ.

RTCCR (Real Time Clock Control Register)

RTCCR je 1-bitni upravljački registar kojim programer može omogućiti ili onemogućiti generiranje prekida. Ako se na bit 0 (najniži bit) ovog registra upiše logička nula, tada se RTC-u onemogućuje generiranje prekida. Ako se upiše jedinica, tada se omogućuje generiranje prekida. Čitanjem ovog registra na bitu 0 dobiva se zadnja upisana vrijednost prekidnog bita. Ostali bitovi u ovom registru ne postoje.

Početna vrijednost registara

Svi registri unutar sklopa RTC nakon inicijalizacije (resetiranja) postavljaju se u logičku nulu.

Jambrek